專利名稱：一種利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及一種雙核SOC技術(shù)，特別是涉及一種內(nèi)部處理器可以互相通信的SOC芯片。
背景技術(shù)：
隨著集成電路技術(shù)的快速發(fā)展，以平板電腦，智能手機(jī)為代表的電子消費(fèi)類產(chǎn)品快速普及，基于深亞微米的超大規(guī)模片上系統(tǒng)(System on Chip, SOC)技術(shù)已經(jīng)成為21世紀(jì)最受矚目的關(guān)鍵技術(shù)之一，用戶對(duì)此類產(chǎn)品的各項(xiàng)性能要求越來越高。許多過去必須在高性能PC (Personal Computer)上處理的復(fù)雜任務(wù),諸如電子郵件、網(wǎng)頁(yè)瀏覽、攝像照像、媒體播放等應(yīng)用功能都可以在移動(dòng)終端上進(jìn)行。目前，高性能SoC產(chǎn)品在市場(chǎng)上層出不窮，雙核產(chǎn)品也是多不勝舉，大多數(shù)采取的是共享固定內(nèi)存單位進(jìn)行通訊，來進(jìn)行協(xié)調(diào)完成各種操作。

發(fā)明內(nèi)容
技術(shù)問題:本發(fā)明的目的是在于針對(duì)現(xiàn)有的雙核通信芯片的不足，提出一種能夠進(jìn)行雙核之間的通信，并在雙核通信時(shí)具有更高的效率的利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通
信的裝置。技術(shù)方案:本發(fā)明的利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，包括處理器模塊，總線模塊，郵件收發(fā)箱模塊和中斷處理模塊；處理器模塊在工作模式用于接收和發(fā)送指令及數(shù)據(jù)并對(duì)指令及數(shù)據(jù)進(jìn)行處理；總線模塊用于各個(gè)模塊之間的數(shù)據(jù)指令傳輸；郵件收發(fā)箱模塊用于暫時(shí)性存儲(chǔ)從處理器模塊發(fā)送出的郵件，便于不同處理器之間的指令數(shù)據(jù)交換；中斷處理模塊負(fù)責(zé)喚醒某個(gè)處理器，使其進(jìn)入雙核通信模式并讀取郵件收發(fā)箱模塊中的郵件。本發(fā)明中，郵件收發(fā)箱模塊包含兩個(gè)單獨(dú)的郵件收發(fā)箱，每個(gè)郵件收發(fā)箱接受并存儲(chǔ)來自任意一個(gè)處理器模塊的郵件，每一個(gè)處理器模塊通過總線模塊對(duì)郵件收發(fā)箱進(jìn)行郵件讀取；郵件收發(fā)箱中的郵件分為郵件頭和郵件內(nèi)容，郵件頭為處理器模塊發(fā)送數(shù)據(jù)所代表的操作類型，郵件內(nèi)容為當(dāng)前操作的操作內(nèi)容。本發(fā)明中，處理器模塊包含兩個(gè)可單獨(dú)工作的處理器，處理器控制其他模塊的工作，每個(gè)處理器都有一個(gè)與之相對(duì)應(yīng)的郵件收發(fā)箱，處理器可以將數(shù)據(jù)編碼形成郵件并發(fā)送到郵件收發(fā)箱。本發(fā)明中，總線模塊是所有模塊的連接裝置，其遵循高級(jí)微控制器總線體系總線規(guī)范。本發(fā)明中，中斷處理模塊包含一個(gè)向量中斷處理器，向量中斷處理器通過向某個(gè)處理器發(fā)送軟中斷的方式來控制目的處理器，同時(shí)向?qū)?yīng)的郵件收發(fā)箱讀取指令或數(shù)據(jù)，從而完成兩個(gè)處理器之間的數(shù)據(jù)指令交互通信。有益效果:本發(fā)明現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn):當(dāng)今雙核通信主要利用的是將內(nèi)存中某一固定大小的部分分割出來用來當(dāng)做雙核信息的交互區(qū)域，兩塊處理器通過在這段公共區(qū)域讀取或者寄存某條指令或者某個(gè)數(shù)據(jù)，并通過某一個(gè)軟件中斷處理函數(shù)將這份指令或者數(shù)據(jù)讀取到另外一個(gè)處理器中去。這部分空間是固定大小，固定位置，并且只能存放特定格式的數(shù)據(jù)，不能做到靈活運(yùn)用，而且，這部分空間有可能因?yàn)槠渌麛?shù)據(jù)的混入而造成原數(shù)據(jù)的丟失或者錯(cuò)亂，從而造成系統(tǒng)的錯(cuò)舌L。本發(fā)明的核心思想是處理器將需要通信的數(shù)據(jù)進(jìn)行編碼，以郵件形式發(fā)送到郵件收發(fā)箱中去，當(dāng)需要雙核通信的時(shí)候，當(dāng)前工作處理器通過向量中斷處理器向另外一個(gè)處理器發(fā)送中斷信號(hào)，使另外一個(gè)處理器進(jìn)入中斷處理函數(shù)，向郵件收發(fā)箱讀取郵件并解碼得到原始數(shù)據(jù)并進(jìn)行操作，從而實(shí)現(xiàn)并優(yōu)化了雙核通信的功能。由于處理器收到的并不是原始的數(shù)據(jù)，而是通過處理器編碼形成的郵件，并且指令有專門的寄存器，也就是郵件收發(fā)箱，可以確保數(shù)據(jù)不被其他外來的數(shù)據(jù)混淆，保證了通信的高效性和有效性。


圖1為SoC整體框架結(jié)構(gòu)圖；圖2為MailBox的示意圖；圖3為雙核通信數(shù)據(jù)流向的示意具體實(shí)施例方式下面結(jié)合附圖，對(duì)本發(fā)明作進(jìn)一步說明。本發(fā)明方案針對(duì)現(xiàn)有的片上系統(tǒng)芯片的雙核通信問題，創(chuàng)作性的提出了一種利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置。參考圖1，本發(fā)明將核心芯片劃分為處理器模塊，總線模塊，郵件收發(fā)箱模塊和中斷處理模塊。參考圖2，下面就MailBox進(jìn)行進(jìn)一步說明。每個(gè)Mail Box中包含一個(gè)32bitX8的先入先出寄存器，可以保存8封Mail。每個(gè)Mail由一個(gè)Mail Head (郵件頭)和一個(gè)Mail Body (郵件內(nèi)容)組成。郵件頭為操作類型，例如跳轉(zhuǎn)，運(yùn)算，中斷處理等等；郵件內(nèi)容即為操作內(nèi)容，例如跳轉(zhuǎn)的地址，中斷向量入口地址，運(yùn)算的內(nèi)容等等。通信源處理器將需要通信的數(shù)據(jù)通過編碼分別形成郵件頭和郵件內(nèi)容并發(fā)送到MailBox中，等待另外一個(gè)處理器的讀取。參考圖3，對(duì)通信機(jī)制進(jìn)行進(jìn)一步說明。當(dāng)處理器I需要處理器2參與到數(shù)據(jù)處理和指令執(zhí)行時(shí):第一步，處理器I將外部模塊通過總線模塊傳遞來的機(jī)器碼(即為操作指令)進(jìn)行編碼，形成一封郵件，發(fā)送到郵件收發(fā)箱#2中；第二步，處理器I對(duì)中斷處理模塊中的軟件強(qiáng)制中斷寄存器寫入一定的值，觸發(fā)VIC模塊的軟中斷；第三步；VIC模塊將軟中斷輸入到處理器2中，控制處理器2進(jìn)入中斷處理函數(shù)；第四步，處理器2通過運(yùn)行中斷處理函數(shù)將郵件收發(fā)箱#2中的郵件讀取出來，解碼得到操作類型和操作內(nèi)容，執(zhí)行此操作。以上所述僅為本發(fā)明的較佳實(shí)施方式，本發(fā)明的保護(hù)范圍并不以上述實(shí)施方式為限，但凡本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應(yīng)納入權(quán)利要求書中記載的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，其特征在于，該裝置包括處理器模塊，總線模塊，郵件收發(fā)箱模塊和中斷處理模塊； 所述處理器模塊在工作模式用于接收和發(fā)送指令及數(shù)據(jù)并對(duì)所述指令及數(shù)據(jù)進(jìn)行處理； 所述總線模塊用于各個(gè)模塊之間的數(shù)據(jù)指令傳輸； 所述郵件收發(fā)箱模塊用于暫時(shí)性存儲(chǔ)從處理器模塊發(fā)送出的郵件，便于不同處理器之間的指令數(shù)據(jù)交換； 所述中斷處理模塊負(fù)責(zé)喚醒某個(gè)處理器，使其進(jìn)入雙核通信模式并讀取郵件收發(fā)箱模塊中的郵件。
2.根據(jù)權(quán)利要求1所述的利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，其特征在于，所述的郵件收發(fā)箱模塊包含兩個(gè)單獨(dú)的郵件收發(fā)箱，每個(gè)郵件收發(fā)箱接受并存儲(chǔ)來自任意一個(gè)處理器模塊的郵件，每一個(gè)處理器模塊通過總線模塊對(duì)郵件收發(fā)箱進(jìn)行郵件讀??；郵件收發(fā)箱中的郵件分為郵件頭和郵件內(nèi)容，所述郵件頭為處理器模塊發(fā)送數(shù)據(jù)所代表的操作類型，所述郵件內(nèi)容為當(dāng)前操作的操作內(nèi)容。
3.根據(jù)權(quán)利要求1所述的利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，其特征在于，所述的處理器模塊包含兩個(gè)可單獨(dú)工作的處理器，所述處理器控制其他模塊的工作，每個(gè)處理器都有一個(gè)與之相對(duì)應(yīng)的郵件收發(fā)箱，處理器可以將數(shù)據(jù)編碼形成郵件并發(fā)送到郵件收發(fā)箱。
4.根據(jù)權(quán)利要求1所述的利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，其特征在于，所述總線模塊是所有模塊的連接裝置，其遵循高級(jí)微控制器總線體系總線規(guī)范。
5.根據(jù)權(quán)利要求1所述的利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，其特征在于，所述中斷處理模塊包含一個(gè)向量中斷處理器，所述向量中斷處理器通過向某個(gè)處理器發(fā)送軟中斷的方式來控制目的處理器，同時(shí)向?qū)?yīng)的郵件收發(fā)箱讀取指令或數(shù)據(jù)，從而完成兩個(gè)處理器之間的數(shù)據(jù)指令交互通信。
全文摘要
本發(fā)明公開了一種利用郵件收發(fā)箱實(shí)現(xiàn)雙核之間通信的裝置，包括處理器模塊，總線模塊，郵件收發(fā)箱步驟和中斷處理步驟，處理器模塊在工作模式用于接收和發(fā)送指令及數(shù)據(jù)并對(duì)指令及數(shù)據(jù)進(jìn)行處理；總線模塊用于各個(gè)模塊之間的數(shù)據(jù)指令傳輸；郵件收發(fā)箱模塊用于暫時(shí)性存儲(chǔ)從處理器模塊發(fā)送出的郵件，便于不同處理器之間的指令數(shù)據(jù)交換；中斷處理模塊負(fù)責(zé)喚醒某個(gè)處理器，使其進(jìn)入雙核通信模式并讀取郵件收發(fā)箱模塊中的郵件。本發(fā)明實(shí)現(xiàn)并優(yōu)化了雙核通信的功能，可以確保數(shù)據(jù)不被其他外來的數(shù)據(jù)混淆，保證了通信的高效性和有效性。
文檔編號(hào)H04L12/58GK103116566SQ201310017928
公開日2013年5月22日 申請(qǐng)日期2013年1月17日 優(yōu)先權(quán)日2013年1月17日
發(fā)明者戚隆寧, 黃少珉, 郭浩杰, 戴晨, 王政, 胥月 申請(qǐng)人:東南大學(xué)