專利名稱：一種epon onu長發(fā)光檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及檢測電路技術(shù)領(lǐng)域，尤其涉及一種EPON ONU長發(fā)光檢測電路。
背景技術(shù)：
基于以太網(wǎng)的無源光網(wǎng)絡(luò)，簡稱EPON (Ethernet Passive Optical Network)是一種一點對多點的光纖接入技術(shù)。所謂無源指的是光配線網(wǎng)絡(luò)中不含有任何電子器件及電子電源，光分配網(wǎng)ODN (Optical Distribution Network)全部由光分路器(Splitter)等無源器件組成，不需要貴重的有源電子設(shè)備。無源光網(wǎng)絡(luò)(PON)是一種純介質(zhì)網(wǎng)絡(luò)，避免了外部設(shè)備的電磁干擾和雷電影響，減少了線路和外部設(shè)備的故障率，提高了系統(tǒng)可靠性，同時節(jié)省了維護成本，是電信維護部門長期期待的技術(shù)。而EPON是將以太網(wǎng)和PON技術(shù)相結(jié)合，在無源光網(wǎng)絡(luò)體系架構(gòu)的基礎(chǔ)上，定義了一種新的、應(yīng)用于EPON系統(tǒng)的物理層(主要是光接口)規(guī)范和擴展的以太網(wǎng)數(shù)據(jù)鏈路層協(xié)議，以實現(xiàn)一點到多點的PON中以太網(wǎng)幀的TDM接入。在EPON網(wǎng)絡(luò)中，光線路終端OLT (Optical Line Terminal)通過光分配網(wǎng)ODN可以連接很多臺ONlXOptical Network Unit),OLT與這多臺ONU之間的數(shù)據(jù)傳輸下行采用廣播方式，上行采用時分復(fù)用技術(shù)給不同的ONU分配不同的上行時隙，所以在某一時刻上行只能有一臺ONU進行數(shù)據(jù)上傳，如果這時有某個ONU發(fā)生故障出現(xiàn)長發(fā)光現(xiàn)象，就會占據(jù)其他ONU的上行通信時隙使其上行數(shù)據(jù)不通，而引起其他ONU被OLT解注冊，這樣ONU與OLT之間不能正常通信，則會引起用戶投訴。所以，對EPON ONU光模塊進行長發(fā)光檢測并及時關(guān)斷光模塊的TX_VCC從而阻止該ONU再發(fā)光的功能就變得特別重要。

發(fā)明內(nèi)容
針對上述存在的問題，本發(fā)明的目的是提供一種EPON ONU長發(fā)光檢測電路，使用基于邏輯器件的數(shù)字方式進行ONU光模塊長發(fā)光的檢測，克服了模擬電路的多種不足。本發(fā)明的目的是通過下述技術(shù)方案實現(xiàn)的:一種EPON ONU長發(fā)光檢測電路，用于檢測光模塊，其中，包括具有預(yù)置和清除端的雙上升沿D觸發(fā)器和CPU芯片，所述CPU芯片的GP103腳連接所述雙上升沿D觸發(fā)器的CLK腳，所述雙上升沿D觸發(fā)器的TX_SD腳連接所述CPU芯片的GP101腳，所述CPU芯片的GP102腳通過一控制電路連接所述光模塊的TX_VCC腳，所述雙上升沿D觸發(fā)器連接所述光模塊的P0N_TX_SD腳；所述光模塊的RX_VCC腳和所述控制電路分別接3.3V電壓；所述CPU芯片通過所述雙上升沿D觸發(fā)器的輸出TX_SD信號判斷是否發(fā)生長發(fā)光現(xiàn)象，如果TX_SD為高電平，則判斷為發(fā)生長發(fā)光現(xiàn)象，并通過所述控制電路關(guān)斷所述光模塊的TX_VCC電源。上述EPON ONU長發(fā)光檢測電路，其中，所述雙上升沿D觸發(fā)器的14腳連接工作電壓，并通過電容接地，所述雙上升沿D觸發(fā)器的2腳數(shù)據(jù)輸入端、4腳置位端和10腳分別通過上拉電阻連接工作電壓，均保持高電平輸入，I腳清零端接所述光模塊的P0N_TX_SD腳，5腳的輸出波形接12腳數(shù)據(jù)輸入端，13腳接系統(tǒng)的復(fù)位信號，9腳的輸出TX_SD信號接所述CPU芯片的GPIOl腳，所述雙上升沿D觸發(fā)器的3腳和11腳均由所述CPU芯片的GP103提供時鐘信號；所述上拉電阻均為4.7ΚΩ，所述電容選取0.1 μ F。上述EPON ONU長發(fā)光檢測電路，其中，當(dāng)光模塊發(fā)送數(shù)據(jù)時，P0N_TX_SD腳出現(xiàn)高電平，此時所述雙上升沿D觸發(fā)器的5腳的輸出保持原來的電平不變；當(dāng)光模塊不發(fā)送數(shù)據(jù)時，P0N_TX_SD為低電平，所述雙上升沿D觸發(fā)器的5腳的輸出為低電平。上述EPON ONU長發(fā)光檢測電路，其中，當(dāng)所述光模塊發(fā)光信號超出長發(fā)光時鐘檢測的時間設(shè)定值時，所述雙上升沿D觸發(fā)器的9腳的輸出信號TX_SD為高電平，所述CPU芯片判定所述光模塊長發(fā)光，并通過所述控制電路關(guān)斷所述光模塊的TX_VCC電源。上述EPON ONU長發(fā)光檢測電路，其中，還包括一 FLASH芯片，所述FLASH芯片與所述CPU芯片連接，如果所述CPU芯片判斷發(fā)生長發(fā)光現(xiàn)象，所述CPU芯片將長發(fā)光時間寫入至所述FLASH芯片，并通過GP103提供給所述雙上升沿D觸發(fā)器。與已有技術(shù)相比，本發(fā)明的有益效果在于:省去了模擬電路的多種分立器件使電路變得簡潔高效，同時可以通過軟件進行ONU光模塊長發(fā)光時間的控制，且不受流量的限制，與溫度等的變化無關(guān)，這樣可以滿足不同用戶對長發(fā)光保護時間的要求，更具人性化。


圖1示出了本發(fā)明EPON ONU長發(fā)光檢測電路的結(jié)構(gòu)示意框圖；圖2示出了本發(fā)明EPON ONU長發(fā)光檢測電路的檢測原理圖；圖3示出了本發(fā)明EPON ONU長發(fā)光檢測電路的當(dāng)ONU處于長發(fā)光狀態(tài)時的Ρ0Ν_TX_SD端和TX_SD端的輸出電平示意圖；圖4示出了本發(fā)明EPON ONU長發(fā)光檢測電路的當(dāng)ONU處于正常發(fā)光狀態(tài)時Ρ0Ν_TX_SD端和TX_SD端的輸出電平示意圖。
具體實施例方式下面結(jié)合原理圖和具體操作實施例對本發(fā)明作進一步說明。如圖1所示，本發(fā)明EPON ONU長發(fā)光檢測電路包括具有預(yù)置和清除端的雙上升沿D觸發(fā)器和CPU芯片，CPU芯片的GP103腳連接雙上升沿D觸發(fā)器的CLK腳，雙上升沿D觸發(fā)器的TX_SD腳連接CPU芯片的GPIOl腳，CPU芯片的GP102腳通過一控制電路連接光模塊的TX_VCC腳，雙上升沿D觸發(fā)器連接光模塊的P0N_TX_SD腳；光模塊的RX_VCC腳和控制電路分別接3.3V電壓。在本發(fā)明的優(yōu)選實施例中，圖1中的光模塊可以選取型號為FP4342033-HC6SH1的光模塊，雙上升沿D觸發(fā)器芯片可以選取型號為SN74AHC74D的雙D觸發(fā)器，CPU芯片ICl可以選擇CS8032。以上當(dāng)然可以選取其他芯片，并不僅僅局限于上述具體型號。TX_SD的信號輸出給CPU芯片的GPIOl，此時CPU芯片通過判斷TX_SD的電平狀態(tài)來判斷是否發(fā)生長發(fā)光現(xiàn)象，進而來控制光模塊的電源TX_VCC的開關(guān)，若TX_SD為低電平則不是長發(fā)光，反之則認(rèn)為是長發(fā)光，需要關(guān)斷光模塊的電源TX_vcc。光模塊的VCC_RX直接接3.3v電壓，不受CPU芯片的控制，而TX_VCC則由CPU芯片的GP102通過控制電路來開啟或者關(guān)閉，進而控制光模塊的開關(guān)。光模塊的第20腳PON_TX_SD輸出信號的高低電平來反應(yīng)光模塊是否發(fā)光,例如光模塊20腳輸出高電平表不光模塊發(fā)光，低電平表示光模塊不發(fā)光。雙上升沿D觸發(fā)器芯片接收光模塊P0N_TX_SD信號，并對P0N_TX_SD信號進行處理，如圖3所示，當(dāng)ONU處于長發(fā)光狀態(tài)時，P0N_TX_SD會一直為高電平狀態(tài)，經(jīng)過雙上升沿D觸發(fā)器芯片處理后的輸出信號TX_SD仍為高電平，此信號會通過GPIOl輸入給CPU芯片，CPU芯片進而作出進一步處理；如圖4所示，當(dāng)ONU處于正常發(fā)光狀態(tài)時，雙上升沿D觸發(fā)器芯片處理后的輸出信號TX_SD始終為低電平，此時CPU芯片就不會判斷有長發(fā)光現(xiàn)象發(fā)生。繼續(xù)參看圖1所示，VCC_TX控制電路用于接收CPU芯片所發(fā)出的控制信號來決定是否給光模塊供電。當(dāng)光模塊正常發(fā)光時，CPU芯片通過GP102輸出高電平，給光模塊供電；反之，GP102輸出低電平，切斷光模塊的電源，使之不工作。如圖2所示，雙上升沿D觸發(fā)器的14腳連接工作電壓，并通過電容接地，雙上升沿D觸發(fā)器的2腳數(shù)據(jù)輸入端、4腳置位端和10腳分別通過上拉電阻連接工作電壓，均保持高電平輸入，I腳清零端接光模塊的P0N_TX_SD腳，5腳的輸出波形接12腳數(shù)據(jù)輸入端，13腳接系統(tǒng)的復(fù)位信號，9腳的輸出TX_SD信號接CPU芯片的GPIOl腳，雙上升沿D觸發(fā)器的3腳和11腳均由CPU芯片的GP103提供時鐘信號。優(yōu)選的，上拉電阻均為4.7ΚΩ，所述電容選取0.1 μ F。繼續(xù)參看圖1和圖2所示，雙上升沿D觸發(fā)器芯片的第2腳數(shù)據(jù)輸入端和第4腳置位端保持高電平輸入，第I腳清零端接光模塊的第20腳P0N_TX_SD，雙上升沿D觸發(fā)器芯片第5腳IQ的輸出波形接到第12腳(即另一個觸發(fā)器的)數(shù)據(jù)輸入端，同時雙上升沿D觸發(fā)器芯片的第10腳保持高電平輸入，第13腳接系統(tǒng)的復(fù)位信號，故此觸發(fā)器在系統(tǒng)上電或者復(fù)位時才會清零，而第9腳2Q的輸出TX_SD信號接到CPU芯片的GPIOl上，CPU芯片通過判斷TX_SD的電平狀態(tài)而確定是否有長發(fā)光現(xiàn)象發(fā)生。雙D觸發(fā)器的第3腳ICLK和第11腳2CLK這兩個時鐘信號相同且均是由軟件寫入并通過CPU芯片的GP103提供。當(dāng)光模塊正常工作時，光模塊的第20腳P0N_TX_SD信號輸出為周期性的脈沖波形，其占空比由實際分配的上行時隙決定，分配的時隙越大，P0N_TX_SD信號高電平的寬度越寬。如圖4所示，光模塊進行數(shù)據(jù)發(fā)送時，P0N_TX_SD出現(xiàn)高電平，此時雙上升沿D觸發(fā)器芯片的第5腳IQ的輸出保持原來的電平不變；光模塊沒有數(shù)據(jù)發(fā)送時，P0N_TX_SD為低電平，此時雙D觸發(fā)器中的ID觸發(fā)器被清零，因而第5腳IQ的輸出為低電平。由于2D觸發(fā)器在系統(tǒng)上電和復(fù)位時才會出現(xiàn)清零現(xiàn)象，所以非上電和復(fù)位時雙上升沿D觸發(fā)器芯片的2D觸發(fā)器的輸出信號TX_SD始終輸出低電平。根據(jù)D觸發(fā)器的觸發(fā)特性，在每個時鐘脈沖上升沿到來時數(shù)據(jù)輸出端才會保持時鐘脈沖上升沿到來之前D觸發(fā)器數(shù)據(jù)輸入端的狀態(tài)。正常發(fā)光的光模塊時鐘信號上升沿到來之前ID觸發(fā)器的數(shù)據(jù)輸入始終為低電平，所以TX_SD輸出為低電平，此時光模塊TX_VCC打開，光模塊正常工作。當(dāng)光模塊發(fā)光信號超出長發(fā)光時鐘檢測的時間設(shè)定值時，則雙上升沿D觸發(fā)器芯片第9腳的輸出信號TX_SD為高電平，此時CPU芯片判定光模塊長發(fā)光，從而會關(guān)斷光模塊電源TX_VCC，阻斷此ONU的通信工作，保證其他ONU的正常工作。同時長發(fā)光的時間需要寫入到一個與CPU芯片連接的FLASH芯片中，并通過CPU芯片的GP103提供給雙上升沿D觸發(fā)器芯片。本發(fā)明省去了模擬電路的多種分立器件，使電路變得簡潔高效，同時可以通過軟件進行ONU光模塊長發(fā)光時間的控制，且不受流量的限制，與溫度等的變化無關(guān)，這樣可以滿足不同用戶對長發(fā)光保護時間的要求，更具人性化。以上對本發(fā)明的具體實施例進行了詳細(xì)描述，但本發(fā)明并不限制于以上描述的具體實施例，其只是作為范例。對于本領(lǐng)域技術(shù)人員而言，任何等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作出的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種EPON ONU長發(fā)光檢測電路，用于檢測光模塊，其特征在于，包括具有預(yù)置和清除端的雙上升沿D觸發(fā)器和CPU芯片，所述CPU芯片的GP103腳連接所述雙上升沿D觸發(fā)器的CLK腳，所述雙上升沿D觸發(fā)器的TX_SD腳連接所述CPU芯片的GPIOl腳，所述CPU芯片的GP102腳通過一控制電路連接所述光模塊的TX_VCC腳，所述雙上升沿D觸發(fā)器連接所述光模塊的P0N_TX_SD腳；所述光模塊的RX_VCC腳和所述控制電路分別接3.3V電壓； 所述CPU芯片通過所述雙上升沿D觸發(fā)器的輸出TX_SD信號判斷是否發(fā)生長發(fā)光現(xiàn)象，如果TX_SD為高電平，則判斷為發(fā)生長發(fā)光現(xiàn)象，并通過所述控制電路關(guān)斷所述光模塊的TX_VCC電源。
2.如權(quán)利要求1所述EPONONU長發(fā)光檢測電路，其特征在于，所述雙上升沿D觸發(fā)器的14腳連接工作電壓，并通過電容接地，所述雙上升沿D觸發(fā)器的2腳數(shù)據(jù)輸入端、4腳置位端和10腳分別通過上拉電阻連接工作電壓，均保持高電平輸入，I腳清零端接所述光模塊的P0N_TX_SD腳，5腳的輸出波形接12腳數(shù)據(jù)輸入端，13腳接系統(tǒng)的復(fù)位信號，9腳的輸出TX_SD信號接所述CPU芯片的GPIOl腳，所述雙上升沿D觸發(fā)器的3腳和11腳均由所述CPU芯片的GP103提供時鐘信號；所述上拉電阻均為4.7ΚΩ，所述電容選取0.1 μ F。
3.如權(quán)利要求2所述EPONONU長發(fā)光檢測電路，其特征在于，當(dāng)光模塊發(fā)送數(shù)據(jù)時，P0N_TX_SD腳出現(xiàn)高電平，此時所述雙上升沿D觸發(fā)器的5腳的輸出保持原來的電平不變；當(dāng)光模塊不發(fā)送數(shù)據(jù)時，P0N_TX_SD為低電平，所述雙上升沿D觸發(fā)器的5腳的輸出為低電平。
4.如權(quán)利要求3所述EPONONU長發(fā)光檢測電路，其特征在于，當(dāng)所述光模塊發(fā)光信號超出長發(fā)光時鐘檢測的時間設(shè)定值時，所述雙上升沿D觸發(fā)器的9腳的輸出信號TX_SD為高電平，所述CPU芯片判定所述光模塊長發(fā)光，并通過所述控制電路關(guān)斷所述光模塊的TX_VCC電源。
5.如權(quán)利要求4所述EPONONU長發(fā)光檢測電路，其特征在于，還包括一 FLASH芯片，所述FLASH芯片與所述CPU芯片連接，如果所述CPU芯片判斷發(fā)生長發(fā)光現(xiàn)象，所述CPU芯片將長發(fā)光時間寫入至所述FLASH芯片，并通過GP103提供給所述雙上升沿D觸發(fā)器。
全文摘要
本發(fā)明公開了一種EPON ONU長發(fā)光檢測電路，包括具有預(yù)置和清除端的雙上升沿D觸發(fā)器和CPU芯片，CPU芯片的GPI03腳連接雙上升沿D觸發(fā)器的CLK腳，雙上升沿D觸發(fā)器的TX_SD腳連接CPU芯片的GPI01腳，CPU芯片的GPI02腳通過一控制電路連接光模塊的TX_VCC腳，雙上升沿D觸發(fā)器連接所述光模塊的PON_TX_SD腳；光模塊的RX_VCC腳和所述控制電路分別接3.3V電壓。本發(fā)明省去了模擬電路的多種分立器件使電路變得簡潔高效，同時可以通過軟件進行ONU光模塊長發(fā)光時間的控制，且不受流量的限制，與溫度等的變化無關(guān)，可以滿足不同用戶對長發(fā)光保護時間的要求，更具人性化。
文檔編號H04B10/073GK103199921SQ20131010066
公開日2013年7月10日 申請日期2013年3月26日 優(yōu)先權(quán)日2013年3月26日
發(fā)明者魯燦, 王玉娟 申請人:上海斐訊數(shù)據(jù)通信技術(shù)有限公司