專(zhuān)利名稱：無(wú)線與有線網(wǎng)絡(luò)橋接芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種無(wú)線與有線網(wǎng)絡(luò)橋接芯片，特別是涉及一種橋接有線網(wǎng)絡(luò)和無(wú)線網(wǎng)絡(luò)的網(wǎng)絡(luò)橋接芯片。
背景技術(shù)：
網(wǎng)絡(luò)是現(xiàn)代辦公、居家和差旅中均不可缺少的一個(gè)組成部分，但有線網(wǎng)絡(luò)在布線和改動(dòng)方面存在弱點(diǎn)，使一些需要經(jīng)常變動(dòng)網(wǎng)絡(luò)的辦公室感到不便，有線網(wǎng)絡(luò)也使得便攜設(shè)備聯(lián)網(wǎng)受到限制。在這樣的情況下我們可以以無(wú)線網(wǎng)絡(luò)替代有線網(wǎng)絡(luò)。通常，把有線網(wǎng)絡(luò)轉(zhuǎn)換為無(wú)線網(wǎng)絡(luò)，或者說(shuō)，實(shí)現(xiàn)有線網(wǎng)絡(luò)和無(wú)線網(wǎng)絡(luò)之間橋接的方法是通過(guò)無(wú)線上網(wǎng)接入設(shè)備?，F(xiàn)有的無(wú)線上網(wǎng)接入設(shè)備的主要部件包括如無(wú)線模組(射頻、功放和基帶處理器)、控制器芯片、Flash芯片和SDRAM芯片等4個(gè)部分，其中Flash芯片用于控制器程序的存儲(chǔ)；SDRAM芯片用于控制器程序運(yùn)行以及數(shù)據(jù)存儲(chǔ)；控制器芯片用于實(shí)現(xiàn)對(duì)無(wú)線模組進(jìn)行配置和數(shù)據(jù)傳輸控制，并對(duì)有線網(wǎng)絡(luò)進(jìn)行數(shù)據(jù)傳輸控制，從而實(shí)現(xiàn)有線網(wǎng)絡(luò)和無(wú)線模組的橋接。然而，現(xiàn)有的無(wú)線上網(wǎng)接入設(shè)備的控制器芯片與Flash和SDRAM芯片(以下如非特別指明，統(tǒng)稱為存儲(chǔ)芯片)是獨(dú)立的幾個(gè)芯片，有其諸多不足之處。其一，存儲(chǔ)芯片與控制器芯片分別安裝在印制電路板(PCB)上，存儲(chǔ)芯片與控制器芯片之間的數(shù)據(jù)及電連接是通過(guò)印制電路板上的線路實(shí)現(xiàn)，數(shù)據(jù)傳輸?shù)姆€(wěn)定性及可靠比較難以得到保證。其二，存儲(chǔ)芯片和控制器芯片獨(dú)立封裝制得的無(wú)線上網(wǎng)接入設(shè)備，其內(nèi)部元件數(shù)量的增加，使得整個(gè)無(wú)線上網(wǎng)接入設(shè)備的體積較難降低，難以達(dá)到便攜的要求，同時(shí)增加了系統(tǒng)電路設(shè)計(jì)的復(fù)雜性及SMT工藝的難度。其三，分離設(shè)計(jì)對(duì)于設(shè)備廠商的程序代碼是不安全的，通過(guò)對(duì)Flash芯片中二進(jìn)制代碼的分析，較易獲得其算法及數(shù)據(jù)結(jié)構(gòu)，存在不安全的隱患。其四，多芯片帶來(lái)的成本的增加，以及額外的封裝測(cè)試費(fèi)用。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種具有程序和數(shù)據(jù)存儲(chǔ)安全并且具有連接有線網(wǎng)絡(luò)和無(wú)線網(wǎng)絡(luò)功能的網(wǎng)絡(luò)橋接芯片為此，本發(fā)明解決技術(shù)問(wèn)題的技術(shù)方案是:提供一種無(wú)線與有線網(wǎng)絡(luò)橋接芯片，包括微處理器，作為整個(gè)芯片的控制器，主要控制網(wǎng)絡(luò)數(shù)據(jù)的收發(fā)和參數(shù)的設(shè)置；DMA控制器，接收微處理器的控制，對(duì)網(wǎng)絡(luò)數(shù)據(jù)執(zhí)行快速存??；有線網(wǎng)絡(luò)收發(fā)器單元，用于有線網(wǎng)絡(luò)數(shù)據(jù)的傳輸；有線網(wǎng)絡(luò)介質(zhì)存取控制器，用于有線網(wǎng)絡(luò)存取控制；無(wú)線網(wǎng)絡(luò)射頻收發(fā)器，用于無(wú)線網(wǎng)絡(luò)基帶信號(hào)和無(wú)線網(wǎng)絡(luò)射頻信號(hào)之間的轉(zhuǎn)換；無(wú)線網(wǎng)絡(luò)基帶處理器，用于無(wú)線網(wǎng)絡(luò)基帶信號(hào)處理；無(wú)線網(wǎng)絡(luò)介質(zhì)存期控制器，用于無(wú)線網(wǎng)絡(luò)存取控制；數(shù)據(jù)幀格式轉(zhuǎn)換器，用于有線網(wǎng)絡(luò)數(shù)據(jù)幀格式和無(wú)線 模組數(shù)據(jù)幀格式之間的轉(zhuǎn)換；數(shù)據(jù)和程序存儲(chǔ)單元，用于數(shù)據(jù)和微處理器程序的存儲(chǔ)。與現(xiàn)有技術(shù)相比，本發(fā)明提供的無(wú)線與有線網(wǎng)絡(luò)橋接芯片同時(shí)具有芯片內(nèi)部程序和數(shù)據(jù)存儲(chǔ)器，芯片內(nèi)部集成無(wú)線網(wǎng)絡(luò)射頻、基帶和介質(zhì)存取控制器，以及有線網(wǎng)絡(luò)介質(zhì)存取控制器和有線網(wǎng)絡(luò)收發(fā)器，從而可以很大程度提高芯片的集成度，并且增加程序和數(shù)據(jù)的安全性，此外，通過(guò)內(nèi)部DMA控制器，實(shí)現(xiàn)數(shù)據(jù)的DMA傳輸，更進(jìn)一步的提高了網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)乃俣取?br>

在本發(fā)明專(zhuān)利申請(qǐng)的權(quán)利要求書(shū)中，具體地指出了本發(fā)明的主題，并清楚地對(duì)其提出了專(zhuān)利保護(hù)。然而參照說(shuō)明和附圖，可以更好的理解本發(fā)明的有關(guān)結(jié)構(gòu)和實(shí)現(xiàn)方法以及其目的、特征和優(yōu)勢(shì)。圖1是本發(fā)明實(shí)現(xiàn)的無(wú)線與有線網(wǎng)絡(luò)橋接芯片的原理方框圖；圖2是利用圖1所示的無(wú)線與有線網(wǎng)絡(luò)橋接芯片制成的無(wú)線上網(wǎng)接入設(shè)備原理方框圖；雖然此處說(shuō)明描述了本發(fā)明的某些特征及一種實(shí)現(xiàn)方法，但是對(duì)于本專(zhuān)業(yè)的技術(shù)人員來(lái)說(shuō)，將會(huì)出現(xiàn)許多修改、替換、變化和等效代換。因此，本發(fā)明的保護(hù)范圍以所附的權(quán)利要求的范圍為準(zhǔn)。
具體實(shí)施例方式以下以具體實(shí)施的方式說(shuō)明本發(fā)明實(shí)現(xiàn)的無(wú)線與有線網(wǎng)絡(luò)橋接芯片，結(jié)合附圖及說(shuō)明可以得到更好的理解。請(qǐng)參閱圖1，是本發(fā)明無(wú)線與有線網(wǎng)絡(luò)橋接芯片2的原理方框圖，為了更好地實(shí)現(xiàn)對(duì)本發(fā)明無(wú)線與有線網(wǎng)絡(luò)橋接芯片2的理解，現(xiàn)從原理上對(duì)無(wú)線與有線網(wǎng)絡(luò)橋接芯片2劃分模塊，包括內(nèi)部存儲(chǔ)單元20、微處理器(CPU) 21、通過(guò)總線與微處理器相連接的DMA控制器22、有線網(wǎng)絡(luò)收發(fā)器單元23、有線網(wǎng)絡(luò)介質(zhì)存取控制器24、無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制器25、無(wú)線網(wǎng)絡(luò)基帶處理器26、無(wú)線網(wǎng)絡(luò)射頻收發(fā)器27、寄存器組28和數(shù)據(jù)幀格式轉(zhuǎn)換器29。所述微處理器21作為本發(fā)明無(wú)線與有線網(wǎng)絡(luò)橋接芯片的核心，接收和執(zhí)行外部指令，控制和協(xié)調(diào)其他各單元操作。在本發(fā)明的無(wú)線與有線網(wǎng)絡(luò)橋接芯片2中，所述的微處理器21連接有一內(nèi)部存儲(chǔ)單元20，其中內(nèi)部存儲(chǔ)單元20包括R0M201和RAM202這兩個(gè)部分，其中R0M201主要存儲(chǔ)提供微處理器21運(yùn)行的、控制整個(gè)芯片操作的系統(tǒng)程序和/或應(yīng)用程序，而RAM202則作為應(yīng)用程序運(yùn)行的數(shù)據(jù)和/或代碼的緩存，所述的ROM可以選用但不限于掩模R0M、EPR0M、EEPR0M、0TP、MTP、FLASH的介質(zhì)，所述的RAM可以選用但不限于FIFO、觸發(fā)器組成RAM、異步RAM、SRAM、DRAM、SDRAM、EEPROM、FLASH、MRAM、FRAM 等介質(zhì)。所述微處理器21通過(guò)總線200與其他各單元建立數(shù)據(jù)連接，對(duì)無(wú)線與有線網(wǎng)絡(luò)橋接芯片2中其他各單元的參數(shù)進(jìn)行配置，包括對(duì)DMA控制器22、有線網(wǎng)絡(luò)收發(fā)器單元23、有線網(wǎng)絡(luò)介質(zhì)存取控制 器24、無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制器25、無(wú)線網(wǎng)絡(luò)基帶處理器26、無(wú)線網(wǎng)絡(luò)射頻收發(fā)器27、寄存器組28和數(shù)據(jù)幀格式轉(zhuǎn)換器29、以及對(duì)芯片外部功率放大器4的參數(shù)配置和控制，以及根據(jù)指令的要求實(shí)現(xiàn)數(shù)據(jù)操作。
所述DMA控制器22連接并受微處理器21控制，通過(guò)接受微處理器21指令實(shí)現(xiàn)對(duì)有線網(wǎng)絡(luò)介質(zhì)存取控制器24和無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制器25的數(shù)據(jù)進(jìn)行快速存取，DMA控制器22進(jìn)行數(shù)據(jù)存取主要通過(guò)調(diào)用相關(guān)的寄存器的參數(shù)建立DMA數(shù)據(jù)傳輸通道，完成不同DMA傳輸類(lèi)型的數(shù)據(jù)快速傳輸功能。在DMA控制器22輔助存取下，微處理器21對(duì)有線網(wǎng)絡(luò)和無(wú)線網(wǎng)絡(luò)的數(shù)據(jù)收發(fā)速度均有很大的提高。所述DMA控制器22調(diào)用的相關(guān)參數(shù)的寄存器包括DMA控制寄存器、RAM地址寄存器、數(shù)據(jù)長(zhǎng)度計(jì)數(shù)寄存器等參數(shù)值來(lái)完成不同類(lèi)型的DMA數(shù)據(jù)傳輸。所述相關(guān)寄存器均設(shè)置于寄存器組28中，除前述相關(guān)寄存器之外，寄存器組28進(jìn)一步包括處理器控制寄存器、處理器狀態(tài)寄存器、處理器地址寄存器、有線網(wǎng)絡(luò)控制寄存器、有線網(wǎng)絡(luò)狀態(tài)寄存器、無(wú)線網(wǎng)絡(luò)控制寄存器、無(wú)線網(wǎng)絡(luò)狀態(tài)寄存器等；所述的寄存器組28可能以獨(dú)立模塊電路的形式存在于無(wú)線與有線網(wǎng)絡(luò)橋接芯片2中，也可能分布式存在于無(wú)線與有線網(wǎng)絡(luò)橋接芯片的各功能模塊電路中。所述的DMA數(shù)據(jù)傳輸類(lèi)型包括但不限于:在有線網(wǎng)絡(luò)收發(fā)器單元23與無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制25之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)收發(fā)器單元23與R0M201之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)收發(fā)器單元23與RAM202之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)介質(zhì)存取控制器24與R0M201之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)介質(zhì)存取控制器24與RAM202之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制25與R0M201之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制25與RAM202之間實(shí)現(xiàn)數(shù)據(jù)傳輸。所述的有線網(wǎng)絡(luò)收發(fā)器單元23包括以數(shù)字電路和/或模擬電路方式實(shí)現(xiàn)的有線網(wǎng)絡(luò)基帶處理電路，具體而言，包括濾波電路、AGC放大電路、編解碼電路以及其他信號(hào)處理電路。所述的有線網(wǎng)絡(luò)介質(zhì)存取控制器24用于有線網(wǎng)絡(luò)數(shù)據(jù)幀的收發(fā)控制以及對(duì)有線網(wǎng)絡(luò)收發(fā)器單元23的控制和 操作，所述有線網(wǎng)絡(luò)可以是基于光纖的以太網(wǎng)、基于雙絞線的以太網(wǎng)、基于同軸電纜的以太網(wǎng)、令牌環(huán)網(wǎng)、ADSL、VDSL等；所述有線網(wǎng)絡(luò)介質(zhì)存取控制器24可以是單獨(dú)存在，也可與微處理器21合二為一，或可直接通過(guò)微處理器21實(shí)現(xiàn)。所述的無(wú)線網(wǎng)絡(luò)類(lèi)型包括但不限于WLAN、WIF1、Zigbee、IrDA、GPRS、WCDMA、TDSCDMA、CDMA、CDMA2000、藍(lán)牙、UWB或WiMAX所述無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制器25可以是單獨(dú)存在，也可與微處理器21合二為一，或可直接通過(guò)微處理器21實(shí)現(xiàn)。所述的數(shù)據(jù)幀格式轉(zhuǎn)換器29完成有線網(wǎng)絡(luò)數(shù)據(jù)幀格式和無(wú)線網(wǎng)絡(luò)數(shù)據(jù)幀格式之間的轉(zhuǎn)換。數(shù)據(jù)幀格式轉(zhuǎn)換可以在DMA傳輸過(guò)程中完成，也可以在數(shù)據(jù)幀暫存至RAM202之后，通過(guò)微處理器和/或硬件電路對(duì)RAM202的讀寫(xiě)操作來(lái)完成。所述數(shù)據(jù)幀格式轉(zhuǎn)換器29可以是單獨(dú)存在，也可與微處理器21合二為一，或可直接通過(guò)微處理器21實(shí)現(xiàn)。在本發(fā)明的無(wú)線與有線網(wǎng)絡(luò)橋接芯片2中包括微處理器21及DMA控制器22，因而本發(fā)明的無(wú)線與有線網(wǎng)絡(luò)橋接芯片2的數(shù)據(jù)傳輸有兩種工作模式，微處理器模式和DMA傳輸模式，其默認(rèn)模式是微處理器模式，在此模式下，所需的數(shù)據(jù)和地址總線均由微處理器21直接控制，實(shí)現(xiàn)對(duì)其他各模塊單元的控制和數(shù)據(jù)操作。在DMA傳輸模式，所需的數(shù)據(jù)和地址總線均受DMA控制器22控制，實(shí)現(xiàn)DMA控制器22與其他各模塊單元之間的數(shù)據(jù)直接傳輸。所述的兩種工作模式的切換是通過(guò)微處理器21設(shè)置DMA控制寄存器的相應(yīng)參數(shù)來(lái)實(shí)現(xiàn)，該相應(yīng)的參數(shù)主要包括DMA_EN、DMA_TYPE、DMA_STATUS，其功能和設(shè)置詳細(xì)描述如下:參數(shù)DMA_EN主要用于切換操作模式，本發(fā)明無(wú)線與有線網(wǎng)絡(luò)橋接芯片2默認(rèn)的操作模式，即微處理器模式，由微處理器21對(duì)該無(wú)線與有線網(wǎng)絡(luò)橋接芯片2的數(shù)據(jù)線和地址線進(jìn)行控制，對(duì)數(shù)據(jù)進(jìn)行操作；通過(guò)改變參數(shù)DMA_EN的值可以切換到DMA模式，即由DMA控制器22對(duì)該無(wú)線與有線網(wǎng)絡(luò)橋接芯片2的數(shù)據(jù)線和地址線進(jìn)行控制，在數(shù)據(jù)完成DMA傳輸后，可以由所述DMA控制器22或微處理器21將該參數(shù)值再次設(shè)置為默認(rèn)值，使得無(wú)線與有線網(wǎng)絡(luò)橋接芯片2處于微處理器模式下。參數(shù)DMA_TYPE主要用于定義DMA數(shù)據(jù)傳輸?shù)念?lèi)型，其數(shù)據(jù)傳輸類(lèi)型可以為多種類(lèi)型，例如:在有線網(wǎng)絡(luò)收發(fā)器單元23與無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制25之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)收發(fā)器單元23與R0M201之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)收發(fā)器單元23與RAM202之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)介質(zhì)存取控制器24與R0M201之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在有線網(wǎng)絡(luò)介質(zhì)存取控制器24與RAM202之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制25與R0M201之間實(shí)現(xiàn)數(shù)據(jù)傳輸、在無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制25與RAM202之間實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)鹊?。參?shù)DMA_STATUS指示當(dāng)前DMA狀態(tài)，用不同的值表示DMA傳輸空閑和DMA傳輸忙；參數(shù)DMA_STATUS可以用于產(chǎn)生微處理器21輸入端口的中斷信號(hào)，在微處理器21使能該中斷時(shí)，該參數(shù)可以根據(jù)微處理器21的設(shè)置以邊沿方式或電平方式來(lái)觸發(fā)中斷；參數(shù)DMA_STATUS的值可以設(shè)置成由DMA控制器22自動(dòng)重置，也可以設(shè)置成由微處理器21來(lái)重置該參數(shù)到默認(rèn)值。本發(fā)明的無(wú)線與有線網(wǎng)絡(luò)橋接芯片2中具有芯片內(nèi)部程序和數(shù)據(jù)存儲(chǔ)器，可以很大程度提高芯片的集成度，增加程序和數(shù)據(jù)的安全性，且通過(guò)內(nèi)部DMA控制器，實(shí)現(xiàn)數(shù)據(jù)的DMA傳輸，更進(jìn)一步的提高了網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)乃俣取４送?，所述無(wú)線與有線網(wǎng)絡(luò)橋接芯片2通過(guò)內(nèi)部集成程序和數(shù)據(jù)存儲(chǔ)器，省去外部FLASH和SDRAM芯片，同時(shí)也減少了用于FLASH和SDRAM芯片的相應(yīng)管腳，使得所述無(wú)線與有線網(wǎng)絡(luò)橋接芯片2具有更少的管腳數(shù)，更有利于封裝形式選擇以及小型化應(yīng)用。請(qǐng)參閱圖2，是利用本發(fā)明無(wú)線與有線網(wǎng)絡(luò)橋接芯片2制成的無(wú)線上網(wǎng)接入設(shè)備I的主要組件示意框圖，無(wú)線上網(wǎng)接入設(shè)備I包括無(wú)線與有線網(wǎng)絡(luò)橋接芯片2、有線網(wǎng)絡(luò)接口元件3和功率放大器4，該有線網(wǎng)絡(luò)接口元件3用于外部有線網(wǎng)絡(luò)與無(wú)線與有線網(wǎng)絡(luò)橋接芯片2之間建立物理電氣連接，無(wú)線與有線網(wǎng)絡(luò)橋接芯片2用于實(shí)現(xiàn)外部有線網(wǎng)絡(luò)和無(wú)線模組之間的網(wǎng)絡(luò)橋接，無(wú)線模組用于實(shí)現(xiàn)無(wú)線網(wǎng)絡(luò)的物理連接。所述的有線網(wǎng)絡(luò)接口元件3所采用的接口元件類(lèi)型不限于光纖接口、RJ-45、RJ-11、USB線纜接口、SATA接口、串口、并口或排針等接插件。所述的功率放大器4可能包括內(nèi)置或外置的天線開(kāi)關(guān)。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的技術(shù)人員來(lái)說(shuō)，在不脫離不發(fā)明原理的前提下，還可以做出 若干改進(jìn)和修飾，這些改進(jìn)和修飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種無(wú)線與有線網(wǎng)絡(luò)橋接芯片，包括:微處理器(21)，作為整個(gè)芯片的控制器，主要控制數(shù)據(jù)的存取、傳輸和參數(shù)的設(shè)置；DMA控制器(22)，接受微處理器的控制，對(duì)數(shù)據(jù)執(zhí)行快速傳輸；有線網(wǎng)絡(luò)收發(fā)器單元(23)，用于有線網(wǎng)絡(luò)數(shù)據(jù)的傳輸；有線網(wǎng)絡(luò)介質(zhì)存取控制器(24)，用于有線網(wǎng)絡(luò)存取控制；無(wú)線網(wǎng)絡(luò)介質(zhì)存期控制器(25)，用于無(wú)線網(wǎng)絡(luò)存取控制；無(wú)線網(wǎng)絡(luò)基帶處理器(26)，用于無(wú)線網(wǎng)絡(luò)基帶信號(hào)處理；無(wú)線網(wǎng)絡(luò)射頻收發(fā)器(27)，用于無(wú)線網(wǎng)絡(luò)基帶信號(hào)和無(wú)線網(wǎng)絡(luò)射頻信號(hào)之間的轉(zhuǎn)換；數(shù)據(jù)幀格式轉(zhuǎn)換器(29)，用于有線網(wǎng)絡(luò)數(shù)據(jù)幀格式和無(wú)線模組數(shù)據(jù)幀格式之間的轉(zhuǎn)換。
2.根據(jù)權(quán)利要求1所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片，其特征在于，工作時(shí)不需要外掛Flash芯片和/或SDRAM芯片。
3.根據(jù)權(quán)利要求1所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片，其特征在于，可工作于處理器模式和/或DMA模式。
4.根據(jù)權(quán)利要求1所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片，其特征在于，所述有線網(wǎng)絡(luò)收發(fā)器單元(23)的有線網(wǎng)絡(luò)協(xié)議類(lèi)型包括但不限于IEEE802.3系列。
5.根據(jù)權(quán)利要求1所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片，其特征在于，所述有線網(wǎng)絡(luò)收發(fā)器單元(23)的介質(zhì)接口類(lèi)型包括但不限于雙絞線、同軸電纜、光纖或電話線。
6.根據(jù)權(quán)利要求1所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片，其特征在于，所述無(wú)線網(wǎng)絡(luò)類(lèi)型包括但不限于 WLAN、Zigbee, IrDA, GSM、GPRS, WCDMA, TDSCDMA、CDMA、CDMA2000、藍(lán)牙、UffB或 WiMAX。
全文摘要
本發(fā)明公開(kāi)了一種無(wú)線與有線網(wǎng)絡(luò)橋接芯片的結(jié)構(gòu)和原理，所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片包括微處理器、與微處理器相連接的DMA控制器、寄存器、有線網(wǎng)絡(luò)收發(fā)器單元、有線網(wǎng)絡(luò)介質(zhì)存取控制器、無(wú)線網(wǎng)絡(luò)射頻收發(fā)器、無(wú)線網(wǎng)絡(luò)基帶處理器、無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制器，以及通過(guò)有線網(wǎng)絡(luò)介質(zhì)存取控制器或無(wú)線網(wǎng)絡(luò)介質(zhì)存取控制器與前述各單元建立數(shù)據(jù)連接的數(shù)據(jù)存儲(chǔ)單元，所述的無(wú)線與有線網(wǎng)絡(luò)橋接芯片包括其他控制網(wǎng)絡(luò)數(shù)據(jù)處理的功能部件，使用該芯片的網(wǎng)絡(luò)設(shè)備，增加了網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)姆秶蛿U(kuò)展性，并且簡(jiǎn)化了外部的硬件電路設(shè)計(jì)，同時(shí)降低了整個(gè)網(wǎng)絡(luò)設(shè)備的體積。
文檔編號(hào)H04L12/46GK103227743SQ201310150548
公開(kāi)日2013年7月31日 申請(qǐng)日期2013年4月27日 優(yōu)先權(quán)日2013年4月27日
發(fā)明者朱小茅, 吳俊輝 申請(qǐng)人:蘇州超銳微電子有限公司