接收器、用于接收器的主動終端電路以及用于操作電路的方法
【專利摘要】本發(fā)明涉及一種接收器、用于接收器的主動終端電路以及用于操作電路的方法。用于差分接收器的主動終端電路包含經(jīng)配置以接收差分信號的第一分量的第一接收器元件、經(jīng)配置以接收差分信號的第二分量的第二接收器元件、經(jīng)配置以接收所述差分信號且產(chǎn)生表示所述差分信號的平均值的發(fā)射共模信號Vcm的共模測量元件以及接收器RX共模信號節(jié)點。所述終端電路還包括：經(jīng)配置以接收所述發(fā)射共模信號Vcm且給所述接收器共模信號節(jié)點提供輸出的主動元件，所述輸出經(jīng)配置以將所述接收器共模信號節(jié)點處的信號值驅(qū)動為所述發(fā)射共模信號Vcm的值；以及與所述主動元件并聯(lián)耦合到所述接收器共模信號節(jié)點的電容元件。
【專利說明】接收器、用于接收器的主動終端電路以及用于操作電路的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及接收器、用于接收器的主動終端電路以及用于操作電路的方法。
【背景技術(shù)】
[0002]現(xiàn)代的專用集成電路(ASIC)必須滿足極其嚴格的設(shè)計與性能規(guī)格。ASIC的一個實例是被稱為串行化器/解串行化器(SERDES)的電路元件。正如其名字所暗示，SERDES將并行位流轉(zhuǎn)換成高速串行位流、使其穿過信道進行發(fā)射、隨后再將所述串行位流轉(zhuǎn)換成并行位流。典型SERDES會被組織成具有數(shù)/模轉(zhuǎn)換(DAC)功能性及模/數(shù)轉(zhuǎn)換(ADC)功能性的發(fā)射器與接收器的塊。一般來說，接收器與發(fā)射器處理差分信號。差分信號是由不同導(dǎo)體上的兩個互補信號所表示的那些信號，其中術(shù)語“差分”表示所述兩個互補信號之間的差異。全部差分信號還具有被稱為“共?！钡谋硎舅鰞蓚€差分信號的平均值的部分。高速差分信號提供許多優(yōu)點，例如低噪聲及低功率，同時提供穩(wěn)健而高速的數(shù)據(jù)傳輸。
[0003]通常來說，高速差分輸入/輸出電路(也被稱為輸入/輸出緩沖器、接收器/發(fā)射器電路或接收器/驅(qū)動器電路)使用某一形式的差分及共模終端(例如電阻負載)來與傳輸介質(zhì)(或信道)的差分阻抗相匹配是符合需要的。傳輸介質(zhì)(例如印刷電路板跡線、傳輸線、底板、差分線對或電纜)將輸出電路耦合到輸入電路且提供預(yù)定信息沿著其行進的路徑。
[0004]由于接收器僅響應(yīng)于差分電壓，所以共模調(diào)制一般會被接收器抑制。然而，共模信號通常會使差分信號系統(tǒng)產(chǎn)生某些問題。舉例來說，共模信號若不進行端接，就可能會消耗接收器一大部分的有限共模電壓范圍，或者如果共模信號被驅(qū)動為諧振，其就會超過接收器的共模范圍。共模信號可能會干擾或削弱所需要的信息的通信。
[0005]圖1是說明常規(guī)發(fā)射驅(qū)動器與接收器終端網(wǎng)絡(luò)的示意圖。網(wǎng)絡(luò)I包括通過傳輸介質(zhì)17及18相連的發(fā)射(TX)部分2與接收(RX)部分4。發(fā)射部分2包括發(fā)射驅(qū)動器6及發(fā)射驅(qū)動器8。發(fā)射驅(qū)動器6及8分別將差分發(fā)射信號遞送給電阻器7及9。流經(jīng)每一電阻器的DC電流由Icm=Vcm / Rt給出，其中Icm為共模發(fā)射電流，Vcm為差分信號的共模電壓，且Rt為電阻器7及9的值。
[0006]信號INP為正的發(fā)射信號(也被稱為輸入信號)，其被提供給接收器13。信號INN為負的發(fā)射信號(也被稱為輸入信號)，其被提供給接收器14。術(shù)語“正”及“負”是相對的，因為信號INP及INN表示存在于共模電壓Vcm周圍的差分信號的分量。信號INP及INN可具有相同或不同的極性。接收器終端電阻器11及接收器終端電阻器12分別將INP及INN信號端接于電路接地。分別選擇電阻器11及12的值來表示傳輸介質(zhì)17及18的阻抗，其在虛線中進行展示以指示發(fā)射部分2與接收部分4隔開一段距離。在實施例中，每一電阻器11及12的標稱值為50歐姆。
[0007]圖2是說明圖1的發(fā)射器驅(qū)動器的輸出信號的圖式。來自發(fā)射驅(qū)動器6及8的輸出信號的共模電壓是Vcm，且在接收器輸入處測得Vcm為:
【權(quán)利要求】
1.一種用于差分接收器的主動終端電路，其包括: 第一接收器元件，其經(jīng)配置以接收差分信號的第一分量； 第二接收器元件，其經(jīng)配置以接收差分信號的第二分量； 共模測量元件，其經(jīng)配置以接收所述差分信號且產(chǎn)生表示所述差分信號的平均值的發(fā)射共模信號Vcm ； 接收器RX共模信號節(jié)點； 主動元件，其經(jīng)配置以接收所述發(fā)射共模信號Vcm且給所述接收器共模信號節(jié)點提供輸出，所述輸出經(jīng)配置以將所述接收器共模信號節(jié)點處的信號值驅(qū)動為所述發(fā)射共模信號Vcm的值；及 電容元件，其與所述主動元件并聯(lián)耦合到所述接收器共模信號節(jié)點。
2.根據(jù)權(quán)利要求1所述的電路，其進一步包括: 第一電阻器，其耦合到所述差分信號的第一分量；及 第二電阻器，其耦合到所述差分信號的第二分量，其中所述主動元件的所述輸出引起所述第一電阻器及所述第二電阻器中的電流接近零。
3.根據(jù)權(quán)利要求1所述 的電路，其中所述共模測量元件是低通濾波器且所述主動元件是運算放大器。
4.根據(jù)權(quán)利要求3所述的電路，其中所述運算放大器是允許所述電路提供約200MHz以下頻率的約_6dB的共模抑制的低功率裝置。
5.根據(jù)權(quán)利要求3所述的電路，其中所述電容元件是允許所述電路提供約200MHz以上頻率的約_6dB的共模抑制的電容器。
6.一種用于操作電路的方法，其包括: 在接收器中接收差分信號； 測量所述接收的差分信號以產(chǎn)生表示所述差分信號的平均值的發(fā)射共模信號Vcm: 緩沖所述發(fā)射共模信號Vcm ； 將所述經(jīng)緩沖的發(fā)射共模信號Vcm提供給接收器共模信號節(jié)點，所述經(jīng)緩沖的發(fā)射共模信號Vcm經(jīng)配置以將所述接收器共模信號節(jié)點處的信號值驅(qū)動為所述發(fā)射共模信號Vcm的值；及 將所述接收器共模信號節(jié)點電容耦合到接地。
7.根據(jù)權(quán)利要求6所述的方法，其進一步包括: 將第一電阻器耦合到所述差分信號的第一分量；及 將第二電阻器耦合到所述差分信號的第二分量，其中所述經(jīng)緩沖的發(fā)射共模信號Vcm引起所述第一電阻器及所述第二電阻器中的電流接近零。
8.根據(jù)權(quán)利要求6所述的方法，其中所述測量包括低通濾波且所述緩沖包括使用運算放大器。
9.根據(jù)權(quán)利要求8所述的方法，其中所述運算放大器是提供約200MHz以下頻率的約_6dB的共模抑制的低功率裝置。
10.根據(jù)權(quán)利要求8所述的方法，其中所述電容耦合提供約200MHz以上頻率的約_6dB的共模抑制。
11.一種用于串行化器/解串行化器SERDES的接收器，其包括:第一接收器元件，其經(jīng)配置以接收差分信號的第一分量； 第二接收器元件，其經(jīng)配置以接收差分信號的第二分量； 共模測量元件，其經(jīng)配置以接收所述差分信號且產(chǎn)生表示所述差分信號的平均值的發(fā)射共模信號Vcm ； 接收器共模信號節(jié)點； 主動元件(運算放大器)，其經(jīng)配置以接收所述發(fā)射共模信號Vcm且給所述接收器共模信號節(jié)點提供輸出，所述輸出經(jīng)配置以將所述接收器共模信號節(jié)點處的信號值驅(qū)動為所述發(fā)射共模信號Vcm的值；及 電容元件，其與所述主動元件并聯(lián)耦合到所述接收器共模信號節(jié)點。
12.根據(jù)權(quán)利要求11所述的接收器，其進一步包括: 第一電阻器，其耦合到所述差分信號的第一分量；及第二電阻器，其耦合到所述差分信號的第二分量，其中所述主動元件的所述輸出引起所述第一電阻器及所述第二電阻器中的電流接近零。
13.根據(jù)權(quán)利要求11所述的接收器，其中所述共模測量元件是低通濾波器且所述主動元件是運算放大器。
14.根據(jù)權(quán)利要求13所述的接收器，其中所述運算放大器是允許所述電路提供約200MHz以下頻率的約_6dB的共模抑制的低功率裝置。
15.根據(jù)權(quán)利要求13所述的接收器，其中所述電容元件是允許所述電路提供約200MHz以上頻率的約_6dB的共模抑制的電容器。
【文檔編號】H04B1/10GK103684488SQ201310409660
【公開日】2014年3月26日 申請日期:2013年9月10日 優(yōu)先權(quán)日:2012年9月14日
【發(fā)明者】羅伯特·西倫, 邁克爾·法默, 賈德·金澤爾 申請人:安華高科技通用Ip(新加坡)公司