低速率的采集器光強的監(jiān)測系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及低速率的采集器光強的監(jiān)測系統(tǒng)，包括主控制器和一個FPGA，該FPGA的輸出端連接所述主控制器的輸入端，F(xiàn)PGA的輸入端連接有AD芯片，該AD芯片的輸入端連接有光電轉換接口，用于采集器光強信號的采集及光電轉換；本發(fā)明通過光電轉換接口進行采集器光強信號的采集及光電轉換，并經AD芯片進行模數(shù)轉換后輸入FPGA中進行處理，并通過特定的管腳將光強數(shù)據上傳給主控制器，實現(xiàn)對采集器光強數(shù)據的實時監(jiān)測，能夠通過光強數(shù)據準確定位故障位置，便于現(xiàn)場人員的設備檢修及維護；該監(jiān)測系統(tǒng)實現(xiàn)故障定位時無需全站停電來逐步查找定位，減少了現(xiàn)場運行人員、檢修人員、設備廠商的檢修工作強度，將損失降低到最低。
【專利說明】低速率的采集器光強的監(jiān)測系統(tǒng)
【技術領域】
[0001]本發(fā)明屬于電力系統(tǒng)變電站自動化【技術領域】，涉及智能變電站電子式互感器與過程層IED光纖通訊的一種可靠性監(jiān)測系統(tǒng)。
【背景技術】
[0002]智能變電站中采集器或電子式互感器與合并單元采用光纖通信服務，滿足《DL/T282-2012合并單元技術條件》中的4種報文格式或“支持通道可配置的擴展IEC60044-8協(xié)議”的報文格式進行點對點數(shù)據通訊。
[0003]在智能的變電站的光纖通信中，經常會出現(xiàn)采集器或電子式互感器的發(fā)送器件老化，光纖老化，光纖接口損壞情況，導致光功率減弱。當發(fā)送到合并單元接口的光功率低于-30dbm時，合并單元就會出現(xiàn)內部丟幀、序號錯、CRC錯等現(xiàn)象，數(shù)據處理后會出現(xiàn)波形失真及其品質異常，直接導致間隔層設備出現(xiàn)誤動、告警等。
[0004]在智能變電站運行當中，設備層次多，環(huán)節(jié)復雜，根據異?，F(xiàn)象判斷定位到根本原因的難度增大。最終徹底解決問題，往往通過全站停電，來逐步查找定位問題，讓現(xiàn)場運行人員、檢修人員、設備廠商疲憊不堪，甚至會造成一定的經濟損失。

【發(fā)明內容】

[0005]本發(fā)明的目的是提供一種低速率的采集器光強的監(jiān)測系統(tǒng)，以解決現(xiàn)有智能變電站中故障定位難度大的問題。
[0006]為實現(xiàn)上述目的，本發(fā)明的低速率的采集器光強的監(jiān)測系統(tǒng)包括主控制器，還包括一個FPGA，該FPGA的輸出端連接所述主控制器的輸入端，F(xiàn)PGA的輸入端連接有AD芯片，該AD芯片的輸入端連接有光電轉換接口，用于采集器光強信號的采集及光電轉換。
[0007]所述光電轉換接口還輸出連接FPGA的輸入端。
[0008]所述光電轉換接口為HFBR-2412或AFBR-2419。
[0009]所述FPGA的輸入端通過I2C總線與AD芯片相連。
[0010]所述AD 芯片為 LTC2405。
[0011]本發(fā)明的低速率的采集器光強的監(jiān)測系統(tǒng)，通過光電轉換接口進行采集器光強信號的采集及光電轉換，并經AD芯片進行模數(shù)轉換后輸入FPGA中進行處理，并通過特定的管腳將光強數(shù)據上傳給主控制器，實現(xiàn)對采集器光強數(shù)據的實時監(jiān)測，能夠通過光強數(shù)據準確定位故障位置，便于現(xiàn)場人員的設備檢修及維護；該監(jiān)測系統(tǒng)實現(xiàn)故障定位時無需全站停電來逐步查找定位，減少了現(xiàn)場運行人員、檢修人員、設備廠商的檢修工作強度，將損失降低到最低。利用FPGA豐富的I/O資源，F(xiàn)PGA芯片可以和各路采集器的接收管腳、主控制器的采集器接收管腳、ADC芯片的時鐘線管腳和數(shù)據線管腳、光強數(shù)據發(fā)送管腳直接相連，并利用其自身并行處理數(shù)據的優(yōu)勢，完成實時高精度數(shù)據的收發(fā)控制。
【專利附圖】

【附圖說明】[0012]圖1是系統(tǒng)實施例的硬件架構示意圖；
[0013]圖2是FPGA總體框架示意圖；
[0014]圖3是FPGA王程序處理流程圖；
[0015]圖4是FPGA操作I2C光強采集流程圖；
[0016]圖5是FPGA操作串口發(fā)送流程圖。
【具體實施方式】
[0017]低速率的采集器光強的監(jiān)測系統(tǒng)根據現(xiàn)場問題及其工程需求，通過直接增加一塊硬件，利用FPGA編程完成9路采集器數(shù)據透傳和采集各路采集器的光強，并按相同時間間隔上送各路光強數(shù)據，CPU實時處理采集器數(shù)據和光強數(shù)據，達到實時監(jiān)測的目的，便于實時監(jiān)測9組硬件鏈路的光強信息，便于現(xiàn)場人員的設備檢修及維護。
[0018]如圖1所示，低速率的采集器光強的監(jiān)測系統(tǒng)包括由CPU+FPGA構成的主控制器，還包括一個增加的FPGA，該FPGA的輸入端連接光電轉換回路的輸出端，F(xiàn)PGA的輸出端連接主控制器的輸入端，實現(xiàn)數(shù)據的透傳上送；FPGA的輸入端通過I2C總線連接有AD芯片，該AD芯片的輸入端連接有光電轉換接口的特定回路輸出端，用于采集器光強信號的采集。圖1中SR開頭表示傳輸采集器中采集數(shù)據，通過FPGA數(shù)據透傳后上傳給主控制器；采集器發(fā)送的光強信息通過光電轉換接口、AD轉換后的輸出到FPGA，F(xiàn)PGA進行處理后，通過特定的管腳傳入主控制器，如RSSI_TX表示的采集器光強數(shù)據。能夠通過FPGA完成多路采集器報文的透傳和多路光強信息采集，實現(xiàn)對采集器的數(shù)據傳輸和對各路光強的監(jiān)視。
[0019]通過采用安華高(Avago)公司的HFBR-2412或AFBR-2419和凌力爾特(Linear)公司的AD芯片LTC2405進行硬件設計出PCEKPrinted Circuit Board,印刷電路板)，通過FPGA編程采用飛利浦(Philips)公司的I2C總線協(xié)議對凌力爾特LTC2305進行光強采集、上送，同時實現(xiàn)9路采集器的透傳。
[0020]利用FPGA豐富的I/O資源，F(xiàn)PGA芯片可以和主控制器的采集器接收管腳、采集器的發(fā)送管腳、ADC芯片的時鐘線管腳和數(shù)據線管腳、光強數(shù)據發(fā)送管腳直接相連，并利用其自身并行處理數(shù)據的優(yōu)勢，完成實時高精度的收發(fā)控制；采集器的數(shù)據是滿足《DL/T282-2012合并單元技術條件》的4種報文格式或“支持通道可配置的擴展IEC60044-8協(xié)議”的報文格式進行點對點數(shù)據通訊；光強數(shù)據是滿足《DL/T282-2012合并單元技術條件》的0x04報文格式進行數(shù)據傳輸。
[0021]光強采集采用凌力爾特的LTC2305進行采集，其光強采集精度可以達到(212_1)，數(shù)據上送采用《DL/T282-2012合并單元技術條件》中的0x04報文，利用9個數(shù)據通道分別裝載9路光強數(shù)據，CPU針對0x04報文進行實時解碼、處理、監(jiān)測。
[0022]1、硬件構成
[0023]采用安華高(Avago)公司的HFBR-2412或AFBR-2419特有的RSSI管腳，實時監(jiān)測光強強弱，設計硬件回路將其轉換為電壓信號，通過凌力爾特(Linear)公司的AD芯片LTC2405的I2C進行實時采集該電壓信號，利用賽靈思(xilinx)的FPGA芯片控制I2C實時對光強進行采集，指定特定的管腳作為數(shù)據上送；另外利用FPGA豐富的I/O管腳，通過FPGA的硬件布線實現(xiàn)采集數(shù)據的透傳。根據上述原理完成硬件PCB的設計。
[0024]2、軟件實現(xiàn)[0025]如圖2所不,FPGA中包括主程序模塊、DCM (Digital Clock Management數(shù)字時鐘管理)模塊、CRC校驗(Cyclic Redundancy Check循環(huán)冗余校驗碼)模塊、I2C采集模塊、串口發(fā)送模塊。具體的處理流程如圖3、4、5所示。
[0026]DCM模塊主要將硬件晶振處理為50M的時鐘；在時鐘的激勵下，I2C采集模塊控制LTC2305進行讀寫設備信息完成光強信號采集，采集完成后，將數(shù)據進行組幀，然后將數(shù)據包丟給主程序進行處理；主程序模塊對采集器數(shù)據進行透傳，并對I2C采集的數(shù)據、其他參數(shù)數(shù)據處理完善，并進行CRC計算；串口發(fā)送模塊在接收到主程序發(fā)送使能信號，開始按照異步傳輸方式0x04報文按字節(jié)發(fā)送到指定管腳。光強數(shù)據發(fā)送時的組幀方式如下:
【權利要求】
1.低速率的采集器光強的監(jiān)測系統(tǒng)，包括主控制器，其特征在于，還包括一個FPGA，該FPGA的輸出端連接所述主控制器的輸入端，F(xiàn)PGA的輸入端連接有AD芯片，該AD芯片的輸入端連接有光電轉換接口，用于采集器光強信號的采集及光電轉換。
2.根據權利要求1所述的低速率的采集器光強的監(jiān)測系統(tǒng)，其特征在于:所述光電轉換接口還輸出連接FPGA的輸入端。
3.根據權利要求1所述的低速率的采集器光強的監(jiān)測系統(tǒng)，其特征在于:所述光電轉換接口為 HFBR-2412 或 AFBR-2419。
4.根據權利要求1所述的低速率的采集器光強的監(jiān)測系統(tǒng)，其特征在于:所述FPGA的輸入端通過I2C總線與AD芯片相連。
5.根據權利要求1-4中任一項所述的低速率的采集器光強的監(jiān)測系統(tǒng)，其特征在于:所述AD芯片為LTC2405。
【文檔編號】H04B10/079GK103683497SQ201310603691
【公開日】2014年3月26日 申請日期:2013年11月25日 優(yōu)先權日:2013年11月25日
【發(fā)明者】朱建斌, 趙應兵, 曹昆, 周水斌, 牟濤, 鄭拓夫, 馬儀成 申請人:許繼電氣股份有限公司, 許昌許繼軟件技術有限公司