用于均衡器適配的裝置和方法
【專利摘要】一個(gè)實(shí)施例涉及用于數(shù)據(jù)鏈路的均衡器電路。該均衡器電路包括連續(xù)時(shí)間線性均衡器、第一電路回路和第二電路回路。該連續(xù)時(shí)間線性均衡器接收被接收的信號，并且輸出被均衡的信號。第一電路回路確定第一平均信號幅度。第一平均信號幅度可以是被均衡的信號的平均信號幅度。第二電路回路確定第二平均信號幅度。第二平均信號幅度可以是被均衡的信號的高頻部分的平均信號幅度。其他實(shí)施例和特征也被公開。
【專利說明】用于均衡器適配的裝置和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及數(shù)據(jù)通信。更具體地，本發(fā)明涉及用于數(shù)據(jù)通信的均衡電路。
【背景技術(shù)】
[0002]高速數(shù)據(jù)鏈路被用于在系統(tǒng)中在設(shè)備之間傳遞數(shù)據(jù)。已經(jīng)針對用于這樣的高速鏈路的越來越快的數(shù)據(jù)速率開發(fā)了串行接口協(xié)議。用于串行接口的工業(yè)標(biāo)準(zhǔn)協(xié)議的示例包括
PClExpressw (快速外設(shè)部件互連總線)、χαπ (X連接單元接口)、sRio (串行快速10)
坐寸ο
[0003]傳統(tǒng)的均衡技術(shù)包括連續(xù)時(shí)間線性均衡(CTLE)。由于高速數(shù)據(jù)鏈路的操作速度增加到每秒數(shù)十千兆比特(Gbps)或者更高的速率，為了補(bǔ)償高頻信號的損失，諸如判決反饋均衡(DFE)的復(fù)雜的均衡器方案已經(jīng)被更廣泛地使用。然而，這種復(fù)雜的技術(shù)通常需要消耗大量功率的電路，并且在滿足各種類型的應(yīng)用方面可能不那么靈活。
[0004]非常期望改善數(shù)據(jù)通信。特別是，非常期望改善均衡技術(shù)以支持高速數(shù)據(jù)通信。

【發(fā)明內(nèi)容】

[0005]一個(gè)實(shí)施例涉及用于數(shù)據(jù)鏈路的均衡器電路。該均衡器電路包括連續(xù)時(shí)間線性均衡器、第一電路回路和第二電路回路。連續(xù)時(shí)間線性均衡器接收被接收的信號，并且輸出被均衡的信號。第一電路回路確定第一平均信號幅度。第一平均信號幅度可以是被均衡的信號的平均信號幅度。第二電路回路確定第二平均信號幅度。第二平均信號幅度可以是該被均衡的信號高頻部分的平均信號幅度。
[0006]另一個(gè)實(shí)施例涉及用于數(shù)據(jù)鏈路的均衡器電路。該均衡器電路包括用于接收被接收的信號并且輸出被均衡的信號的連續(xù)時(shí)間線性均衡器，，并且進(jìn)一步包括數(shù)據(jù)感測放大器鎖存器，該數(shù)據(jù)感測放大器鎖存器使用時(shí)鐘信號鎖存被均衡的信號并且輸出數(shù)據(jù)信號。均衡器電路進(jìn)一步包括誤差感測放大器鎖存器，該誤差感測放大器鎖存器比較被均衡的信號和參考電壓信號之間的幅度，并且如果被均衡的信號的幅度大于參考電壓信號的幅度，則以正數(shù)差狀態(tài)輸出誤差信號，否則以負(fù)數(shù)差狀態(tài)輸出誤差信號。第一控制電路接收被均衡的信號，并且確定第一平均信號幅度以控制參考電平信號。第二控制電路接收被均衡的信號，并且確定第二平均信號幅度以控制連續(xù)時(shí)間線性均衡器。第一平均信號幅度包括被均衡的信號中第一數(shù)據(jù)模式集合的平均信號幅度，并且第二平均信號幅度包括被均衡的信號中第二數(shù)據(jù)模式集合的平均信號幅度。
[0007]另一個(gè)實(shí)施例涉及接收機(jī)均衡的方法。被接收的信號由連續(xù)時(shí)間線性均衡器所接收，該連續(xù)時(shí)間線性均衡器輸出被均衡的信號。被均衡的信號由輸出數(shù)據(jù)信號的數(shù)據(jù)感測放大器鎖存器鎖存。被均衡的信號和參考電壓信號之間的幅度由誤差感測放大器鎖存器進(jìn)行比較，如果被均衡的信號的幅度大于參考電壓信號的幅度，該誤差感測放大器鎖存器以正數(shù)差狀態(tài)輸出誤差信號，否則以負(fù)數(shù)差狀態(tài)輸出誤差信號。第一平均信號幅度被確定以控制參考電平信號。第二平均信號幅度被確定來控制連續(xù)時(shí)間線性均衡器。第一平均信號幅度包括被均衡的信號中第一數(shù)據(jù)模式集合的平均信號幅度，并且第二平均信號幅度包括被均衡的信號中第二數(shù)據(jù)模式集合的平均信號幅度。
[0008]其他實(shí)施例和特征也被公開。
【專利附圖】

【附圖說明】
[0009]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例用于均衡器適配的電路的方框圖，
[0010]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例使用圖1的電路的均衡器適配方法的流程圖，
[0011]圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例用于均衡器適配的替代電路的方框圖，
[0012]圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例使用圖3的電路的均衡器適配方法的流程圖，
[0013]圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例用于同時(shí)使用CTLE和DFE的均衡器的適配的電路的方框圖，
[0014]圖6是根據(jù)本發(fā)明的另一個(gè)實(shí)施例用于同時(shí)使用CTLE和DFE的均衡器的適配的替代電路的方框圖，
[0015]圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例所配置的高頻數(shù)據(jù)模式識別器的門級電路圖，
[0016]圖8示出根據(jù)本發(fā)明的一個(gè)實(shí)施例可能在均衡之前被接收的示例差分信號，
[0017]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施例在背板之后的示例接收信號的眼圖，
[0018]圖10示出根據(jù)本發(fā)明的一個(gè)實(shí)施例差分參考電壓信號和均衡控制信號的使用第一配置的適配設(shè)置，
[0019]圖11是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第一配置適配之后的示例接收信號的眼圖，
[0020]圖12示出根據(jù)本發(fā)明的一個(gè)實(shí)施例差分參考電壓信號和均衡控制信號的使用第二配置的適配設(shè)置，
[0021]圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第二配置適配之后的示例接收信號的眼圖，
[0022]圖14示出根據(jù)本發(fā)明的一個(gè)實(shí)施例差分參考電壓信號和均衡控制信號的使用第三配置的適配設(shè)置，
[0023]圖15是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第三配置適配之后的示例接收信號的眼圖，
[0024]圖16示出根據(jù)本發(fā)明的一個(gè)實(shí)施例差分參考電壓信號、均衡控制信號和DFE抽頭值的使用第一 CTLE/DFE配置的適配設(shè)置，
[0025]圖17是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第一 CTLE/DFE配置適配之后的示例接收信號的眼圖，
[0026]圖18示出根據(jù)本發(fā)明的一個(gè)實(shí)施例差分參考電壓信號、均衡控制信號和DFE抽頭值的使用第二 CTLE/DFE配置的適配設(shè)置，
[0027]圖19是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第二 CTLE/DFE配置適配之后的示例接收信號的眼圖，
[0028]圖20是可以包括本發(fā)明的方面的現(xiàn)場可編程門陣列(FPGA)的簡化的局部方框圖，以及
[0029]圖21是可以使用本發(fā)明技術(shù)的示例性數(shù)字系統(tǒng)的方框圖?！揪唧w實(shí)施方式】
[0030]本公開內(nèi)容提供了用于均衡的數(shù)字適配方案，該方案可以用最小的附加硬件電路來實(shí)施。如下面所描述的，方案的性能可以依賴于選擇由高頻數(shù)據(jù)模式識別器電路所識別的數(shù)據(jù)模式或多種數(shù)據(jù)模式。適配方案可以用CTLE進(jìn)行實(shí)施，或者同時(shí)用CTLE和DFE 二者進(jìn)行實(shí)施。通過調(diào)整CTLE和DFE的循環(huán)計(jì)數(shù)器，可以在它們之間分配均衡能力。
[0031]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例用于均衡器適配的電路100的方框圖，并且圖2是使用圖1的電路100的均衡器適配方法200的流程圖。如圖1所示，均衡器適配電路100包括連續(xù)時(shí)間線性均衡(CTLE)電路102、感測放大器(SA)鎖存器112、誤差SA鎖存器114、高頻數(shù)據(jù)模式識別器122、高頻(HF)計(jì)數(shù)器132、參考計(jì)數(shù)器134和數(shù)模轉(zhuǎn)換器(D/A) 142。
[0032]對于圖2中的框202，CTLE電路102可以從串行通信信道接收差分信號(接收信號或RX信號)，并且CTLE電路102可以對RX信號應(yīng)用均衡，并且輸出被均衡的信號給SA鎖存器112和誤差SA鎖存器114。被均衡的信號也可以是差分信號。注意，根據(jù)本發(fā)明的一個(gè)實(shí)施例，CTLE電路102被數(shù)字地控制。
[0033]對于圖2中的框204，誤差SA鎖存器114可以起到比較器電路的作用，該誤差SA鎖存器對CTLE電路102輸出的被均衡的信號的幅度和D/A轉(zhuǎn)換器142輸出的參考電壓(Vref)信號的幅度進(jìn)行比較。如果被均衡的信號是差分信號，那么Vref信號也是差分信號。誤差SA鎖存器114的輸出是指示比較結(jié)果的符號位的數(shù)字信號。例如，如果被均衡的信號的幅度大于Vref的幅度，則誤差SA鎖存器114可以輸出邏輯I (指示被均衡的信號的幅度更大)；否則，誤差SA鎖存器114可以輸出邏輯O (指示均衡信號的幅度不是更大)。誤差SA鎖存器114的數(shù)字輸出被提供給HF計(jì)數(shù)器132和參考計(jì)數(shù)器134。
[0034]對于圖2中的框214，如果由誤差SA鎖存器114輸出的誤差信號指示被均衡的信號的幅度大于Vref的幅度，則參考計(jì)數(shù)器134可以被加1，如模塊216所示。否則，如果誤差信號指示被均衡的信號的幅度并非大于Vref的幅度，則參考計(jì)數(shù)器134可以減1，如模塊218所示。
[0035]無論哪種情況，對于框220，D/A轉(zhuǎn)換器142將來自參考計(jì)數(shù)器134的數(shù)字輸出轉(zhuǎn)換成模擬參考電壓(Vref )。Vref是從D/A轉(zhuǎn)換器142到誤差SA鎖存器114的輸出。這樣，第一電路回路完成。這一電路回路有效地平均了被均衡的信號的幅度以產(chǎn)生Vref。換句話說，圖1中的Vref是被均衡的信號的平均信號幅度。
[0036]對于圖2中的框206, SA鎖存器112根據(jù)輸入信號是否大于或者小于閾值,有效地將被均衡的信號”切”成邏輯I或邏輯O。換句話說，SA鎖存器112將被均衡的信號轉(zhuǎn)換成數(shù)字信號。SA鎖存器112的輸出是被提供給HF數(shù)據(jù)模式識別器122的數(shù)字信號。
[0037]對于框222，HF數(shù)據(jù)模式識別器122可以被配置為識別一個(gè)或多個(gè)“振蕩的”數(shù)據(jù)模式(指定的高頻數(shù)據(jù)模式)。下面結(jié)合圖7描述了用于HF數(shù)據(jù)模式識別器122的示例電路 700。
[0038]在指定的高頻數(shù)據(jù)模式未被識別時(shí)，HF數(shù)據(jù)模式識別器122可以撤銷對HF計(jì)數(shù)器132的啟用信號(參見框222和226之間的箭頭)。在這種情況下，沒有對框226中的HF計(jì)數(shù)做出改變。換句話說，HF計(jì)數(shù)器132的值保持不變。
[0039]另一方面，在指定的高頻數(shù)據(jù)模式被識別時(shí)，HF數(shù)據(jù)模式識別器122可以斷言對HF計(jì)數(shù)器132的啟用信號(參見框222和228之間的箭頭)。在這種情況下，對于模塊228，可以關(guān)于由誤差SA鎖存器114輸出的誤差信號是否指示被均衡的信號的幅度大于Vref的幅度做出決定。如果由誤差SA鎖存器114輸出的誤差信號指示在所識別的高頻模式期間，被均衡的信號的幅度大于Vref的幅度，則HF計(jì)數(shù)可以減1，如模塊230所示。否則，如果誤差信號指示被均衡的信號的幅度并非大于Vref的幅度，則HF計(jì)數(shù)可以加1，如模塊232所
/Jn ο
[0040]無論哪種情況，對于框234，HF計(jì)數(shù)器132輸出HF計(jì)數(shù)以直接地驅(qū)動CTLE電路102的數(shù)字控制輸入，其控制應(yīng)用于CTLE電路102的高頻增益。對于框234，CTLE電路102基于HF計(jì)數(shù)調(diào)整其高頻增益。這樣，第二電路回路完成。這一電路回路有效地平均了所選擇的均衡信號的高頻部分的幅度。這一平均幅度(由HF計(jì)數(shù)來表示)被用于調(diào)整CTLE電路102的高頻增益。
[0041]圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例用于均衡器適配的替代電路300的方框圖，并且圖4是使用圖3的電路300的均衡器適配方法400的流程圖。類似于圖1的電路100，圖3的電路300包括CTLE電路102、SA鎖存器112、誤差SA鎖存器114、高頻數(shù)據(jù)模式識別器122、HF計(jì)數(shù)器132、參考計(jì)數(shù)器134和數(shù)模轉(zhuǎn)換器(D/A) 142。類似于圖2的方法200，圖4的方法 400 包括框 202、204、206、214、216、218、220、222、224、226、228、230、232 和 234。
[0042]此外，圖3的電路300包括低頻(LF)數(shù)據(jù)模式識別器324，其用于啟用/禁用參考計(jì)數(shù)器134。參考計(jì)數(shù)器134的啟用/禁用在下面結(jié)合圖4中的框408到412進(jìn)行描述。
[0043]LF數(shù)據(jù)模式識別器324從SA鎖存器112接收數(shù)字信號。對于框408，LF數(shù)據(jù)模式識別器324識別數(shù)字信號中的一個(gè)或多個(gè)長串行比特模式(指定的低頻數(shù)據(jù)模式)。
[0044]在指定的低頻數(shù)據(jù)模式未被識別時(shí)，LF數(shù)據(jù)模式識別器324可以撤銷對參考計(jì)數(shù)器134的啟用信號(參見框410和412之間的箭頭)。在這種情況下，不對框412中的參考計(jì)數(shù)做出改變。換句話說，參考計(jì)數(shù)器134的數(shù)值保持不變。
[0045]另一方面，在指定的低頻數(shù)據(jù)模式被識別時(shí)，LF數(shù)據(jù)模式識別器324可以斷言對參考計(jì)數(shù)器134的啟用信號(參見框塊410和214之間的箭頭)。在這種情況下，方法400繼續(xù)執(zhí)行由框214到220所指示的過程以調(diào)整Vref，并且完成第一電路回路。
[0046]在圖1的電路100中(沒有LF數(shù)據(jù)模式識別器)，參考計(jì)數(shù)器監(jiān)測所有的信號模式幅度。因此，圖1中的Vref表示整體平均信號幅度，并且第一電路回路將把高頻數(shù)據(jù)模式調(diào)整到信號的整體平均。
[0047]在圖3的電路300中(含有LF數(shù)據(jù)模式識別器)，參考計(jì)數(shù)器只針對指定的低頻數(shù)據(jù)模式監(jiān)測信號模式幅度。因此，圖3中的Vref表示用于指定的低頻數(shù)據(jù)模式的平均信號幅度，并且第一電路回路將把高頻數(shù)據(jù)模式有效地調(diào)整到信號包絡(luò)的最大值。
[0048]圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例用于同時(shí)采用CTLE和DFE的均衡器適配的電路500的方框圖。類似于圖1的電路100，圖5的電路500包括CTLE電路102、SA鎖存器112、誤差SA鎖存器114、高頻數(shù)據(jù)模式識別器122、HF計(jì)數(shù)器132、參考計(jì)數(shù)器134和數(shù)模轉(zhuǎn)換器(D/A)142。
[0049]此外，圖5的電路500包括DFE適配電路502、信號乘法器(X) 504和信號加法器(+ ) 506。DFE適配電路502從SA鎖存器112接收數(shù)字信號，并且還從誤差SA鎖存器114接收誤差信號。在DFE適配電路502中，先前決定的比特被使用加權(quán)的抽頭系數(shù)反饋。DFE適配電路502可以生成和輸出增益信號。正如所示，DFE適配電路502可以包括平均和跟蹤DFE的運(yùn)動方向的DFE計(jì)數(shù)器503。
[0050]信號乘法器504可以從SA鎖存器112接收數(shù)字信號，并且還從DFE適配電路502接收增益信號。信號乘法器504將均衡信號與增益信號相乘，并且把反饋信號提供給信號加法器506。
[0051]信號加法器506可以從CTLE電路102接收被均衡的信號，并且還從信號乘法器504接收反饋信號。信號加法器506將反饋信號和被均衡的信號相加以生成反饋均衡信號。反饋均衡信號從信號加法器506輸出到SA鎖存器112和誤差SA鎖存器114中。
[0052]圖6是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的用于采用CTLE和DFE的均衡器適配的替代電路600的方框圖。類似于圖3的電路300，圖6的電路600包括CTLE電路102、SA鎖存器112、誤差SA鎖存器114、高頻數(shù)據(jù)模式識別器122、低頻數(shù)據(jù)模式識別器324、HF計(jì)數(shù)器132、參考計(jì)數(shù)器134，和數(shù)模轉(zhuǎn)換器(D/A) 142。類似于圖5的電路500，圖6的電路600包括DFE適配電路502、信號乘法器(X) 504和信號加法器(+ ) 506。
[0053]圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例所配置的示例高頻數(shù)據(jù)模式識別器700的門級電路圖。高頻數(shù)據(jù)模式識別器700可以在例如圖1、3、5或6的任一電路中被使用。
[0054]正如所示，模式識別器電路700的輸入包括P極化輸入數(shù)據(jù)信號和η極化輸入數(shù)據(jù)信號(in_p和in_n)，它們可以從SA鎖存器112和對應(yīng)的p極化時(shí)鐘信號和η極化時(shí)鐘信號(ck_p和ck_n)中接收到。高頻模式識別器電路700的輸出包括P極化輸出數(shù)據(jù)信號和η極化輸出數(shù)據(jù)信號(out_p和out_n)。
[0055]在圖7所描繪的示例中，高頻數(shù)據(jù)模式識別器700包括四個(gè)D類觸發(fā)電路(DFF702、DFF704、DFF706 和 DFF708)、兩個(gè) XNOR 門(712 和 718)、兩個(gè) XOR 門(714 和 716)和兩個(gè)AND門(720和722)。在所描繪的示例中，該觸發(fā)器和該邏輯門被配置為識別110/001模式(即110模式或001模式)。通過重新配置電路，高頻數(shù)據(jù)模式識別器700可以被配置為識別其他數(shù)據(jù)模式。
[0056]圖8示出根據(jù)本發(fā)明的一個(gè)實(shí)施例可以在均衡之前被接收的示例差分信號。如在圖8可看到的，相較于高頻數(shù)據(jù)模式，低頻模式通常具有更高的幅度。
[0057]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施例在背板之后(且在均衡之前)的示例接收信號的眼圖。在這個(gè)示例中的接收信號是基于偽隨機(jī)二進(jìn)制序列、尤其是基于PRBS-7生成的。正如可看到的，圖9中的眼圖指示信號的質(zhì)量是不好。
[0058]101/010和第三比特
[0059]在第一配置中，高頻模式識別器被設(shè)置為識別101和010模式，并且HF計(jì)數(shù)器被設(shè)置為根據(jù)針對識別模式的第三比特的誤差信號而變化。換句話說，第一配置識別101和010模式，并且監(jiān)測第三比特。
[0060]圖10示出在使用第一配置的仿真期間的適配設(shè)置。特別地，參考電壓信號(vrefp和vrefn)和均衡控制信號(CTLE控制)的設(shè)置被示出為時(shí)間的函數(shù)。正如所看到的，參考電壓信號(vrefp和vrefn之間的差)和均衡控制信號都增加，直到達(dá)到穩(wěn)定的狀態(tài)。
[0061]圖11是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第一配置的適配之后的示例接收信號的眼圖。雖然和圖9相比信號質(zhì)量被改善，但是使用第一配置，信號未被充分均衡。
[0062]101/010 和第二比特[0063]在第二配置中，高頻模式識別器被設(shè)置為識別101和010模式，并且HF計(jì)數(shù)器被設(shè)置為根據(jù)針對識別模式的第二比特的誤差信號而變化。換句話說，第二配置識別101/010模式并且監(jiān)測第二比特。
[0064]圖12示出在使用第二配置的仿真期間的適配設(shè)置。特別地，參考電壓信號(vrefp和vrefn)和均衡控制信號(CTLE控制)的設(shè)置被示出為時(shí)間的函數(shù)。正如所看到的，參考電壓信號(vrefp和vrefn之間的差)和均衡控制信號都增加，直到達(dá)到穩(wěn)定的狀態(tài)。
[0065]圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第二配置適配之后的示例接收信號的眼圖。雖然和圖9相比信號質(zhì)量被改善，但是使用第二配置，信號被過度均衡。
[0066]110/001和第三比特
[0067]在第三配置中，高頻模式識別器被設(shè)置為識別110和001模式，并且HF計(jì)數(shù)器被設(shè)置為根據(jù)針對識別模式的第三比特的誤差信號而變化。換句話說，第三配置識別110/001模式，并且監(jiān)測第三比特。[0068]圖14示出在使用第三配置的仿真期間的適配安排。特別地，參考電壓信號(vrefp和vrefn)和均衡控制信號(CTLE控制)的設(shè)置被示出為時(shí)間的函數(shù)。正如所看到的，參考電壓信號(vrefp和vrefn的差別)和均衡控制信號都增加，直到達(dá)到穩(wěn)定的狀態(tài)。
[0069]圖15是根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第三配置適配之后的示例接收信號的眼圖。正如所看到的，和圖9相比信號質(zhì)量被改善很多，而且與圖11和13相比信號質(zhì)量也被改善。在這種配置下，信號被很好地均衡。
[0070]現(xiàn)在討論為什么第三配置提供改善的均衡結(jié)果的解釋。為了解釋不同的數(shù)據(jù)模式給出不同均衡結(jié)果的原因，讓我們假設(shè)在當(dāng)前時(shí)刻t=0時(shí)接收信號為:
[0071]R(t)t=0=D_1*K_1+D0*K0+D1*K1+D2*K2+ Σ (Di^Ki)(等式 I)
[0072]其中I1是將被接收的下一個(gè)比特，D0是當(dāng)前比特辦是i比特之前接收的數(shù)據(jù)。IC1是第一前標(biāo)記權(quán)重屯是第i個(gè)后標(biāo)記權(quán)重。如果通信數(shù)據(jù)是偽隨機(jī)信號，則Σ (DjKi)的平均應(yīng)該等于零。
[0073]考慮識別“101/010”數(shù)據(jù)模式并且監(jiān)測第三比特。在這種情況下，在第三比特上幅度的平均等于
[0074]AVG (R(t)t=。)=AVG(DfKc^DfKJDdK2)(等式 2)
[0075]=KcrK-KjK2)當(dāng) D0|, D11, D2I=I (等式 3)
[0076]沒有ISI的情況下，接收信號幅度的平均應(yīng)該等于I。所以，適配引擎盡力降低(-K^K2) =O0這意味著它只移除了第一前標(biāo)記ISI (符號間干擾)，減去第二后標(biāo)記ISI。如圖11所示，這將不能充分均衡信號。
[0077]現(xiàn)在考慮識別“101/010”數(shù)據(jù)模式并且監(jiān)測第二比特。經(jīng)過平均以后，接收信號
幅度是:
[0078]AVG (R (t) t=0) =AVG (Dc^KdDJK-ADfK1)(等式 4 )
[0079]=K0+(-1LfK1)(等式 5)
[0080]這意味著適配引擎盡力消除第一前標(biāo)記ISI和第一后標(biāo)記ISI。然而，CTLE的當(dāng)前結(jié)構(gòu)不能減少前標(biāo)記ISI。這將使得引擎過度估計(jì)第一后標(biāo)記ISI，并且導(dǎo)致如圖13所示的過度均衡。
[0081]最后考慮識別“110/001”數(shù)據(jù)模式并且監(jiān)測第三比特。在這種情況下，經(jīng)過平均以后，接收信號的幅度是:
[0082]AVG (R (t) t=0) =AVG (Dc^K-JDfKJDdK2)
[0083]=K0+ (-K1-K2)
[0084]因此，在這種情況下，該引擎將消除第一和第二后標(biāo)記ISI。正如上面在圖15中所示，這提供了最優(yōu)均衡
[0085]CTLE和DFE兩者的適配
[0086]根據(jù)本發(fā)明的一個(gè)實(shí)施例，CTLE適配和DFE適配二者可以同時(shí)都工作。上面結(jié)合圖5和圖6給出了具有CTLE適配和DFE適配兩者的示例電路。
[0087]通過改變相關(guān)的帶寬，我們能夠設(shè)置是否CTLE或者DFE在均衡中承擔(dān)更重的角色?？梢酝ㄟ^設(shè)置針對回路的計(jì)數(shù)器數(shù)，完成CTLE和DFE適配回路的相關(guān)帶寬的設(shè)置。如果DFE計(jì)數(shù)器503被設(shè)置得更低，或者CTLE計(jì)數(shù)器(即HF計(jì)數(shù)器132)被設(shè)置得更高，則相對于DFE，CTLE在均衡中承擔(dān)更重的角色。另一方面，如果DFE計(jì)數(shù)器503被設(shè)置得更高，或者CTLE計(jì)數(shù)器(即HF計(jì)數(shù)器132)被設(shè)置得更低，則相對于DFE，CTLE在均衡中承擔(dān)更輕的角色。這是因?yàn)樵跀?shù)字適配回路中，計(jì)數(shù)器擔(dān)當(dāng)環(huán)路濾波器的角色。降低計(jì)數(shù)器的值導(dǎo)致回路帶寬的增加。
[0088]DFE計(jì)數(shù)器設(shè)置為256 ；CTLE計(jì)數(shù)器設(shè)置為32
[0089]在圖5所描繪的電路500的第一 CTLE/DFE配置中，DFE計(jì)數(shù)器503可以被設(shè)置為256，并且CTLE計(jì)數(shù)器(即HF計(jì)數(shù)器132)可以被設(shè)置為32。同時(shí)，CTLE適配電路可以被配置使高頻模式識別器被設(shè)置為識別110和001模式、以及HF計(jì)數(shù)器132被設(shè)置為為根據(jù)針對識別的模式的第三比特的誤差信號而變化。
[0090]圖16示出根據(jù)本發(fā)明的一個(gè)實(shí)施例在使用第一 CTLE/DFE配置的仿真期間的適配設(shè)置。特別地，參考電壓信號(vrefp和vrefn)、均衡控制信號(CTLE控制)和DFE抽頭值的設(shè)置被示出為時(shí)間的函數(shù)。正如所看到的，參考電壓信號(vrefp和vrefn之間的差),均衡控制和DFE抽頭值中的每項(xiàng)隨著時(shí)間穩(wěn)定到穩(wěn)定的狀態(tài)。在這個(gè)例子中，DFE第一抽頭被示出為穩(wěn)定到為二進(jìn)制1010，并且DFE第二抽頭被示出為穩(wěn)定到二進(jìn)制011。圖17示出了在使用第一 CTLE/DFE配置適配之后的示例接收信號的眼圖。
[0091]DFE計(jì)數(shù)器設(shè)置為1024 ；CTLE計(jì)數(shù)器設(shè)置32
[0092]在圖5所描繪的電路500的第二 CTLE/DFE配置中，DFE計(jì)數(shù)器503可以被設(shè)置為1024，并且CTLE計(jì)數(shù)器(即HF計(jì)數(shù)器132)可以被設(shè)置為32。同時(shí)，CTLE適配電路可以被配置使高頻模式識別器被設(shè)置為識別110和001模式，以及HF計(jì)數(shù)器132被設(shè)置為根據(jù)針對識別的模式的第三比特的誤差信號而變化。
[0093]圖18示出根據(jù)本發(fā)明的一個(gè)實(shí)施例使用第二 CTLE/DFE配置的參考電壓信號、均衡控制信號和DFE抽頭值的時(shí)間演進(jìn)。特別地，參考電壓信號(vrefp和vrefn)、均衡控制信號(CTLE控制)和DFE抽頭值的設(shè)置被示出為時(shí)間的函數(shù)。正如所看到的，參考電壓信號(vrefp和vrefn之間的差)、均衡控制信號(CTLE控制)和DFE抽頭值中的每項(xiàng)隨著時(shí)間穩(wěn)定到穩(wěn)定的狀態(tài)。在這個(gè)例子中，DFE第一抽頭被示出穩(wěn)定到二進(jìn)制0100，以及DFE第二抽頭被示出穩(wěn)定到二進(jìn)制010。圖19示出在使用第二 CTLE/DFE配置適配之后的示例接收信號的眼圖。
[0094]示例FPGA和數(shù)字系統(tǒng)[0095]圖20是可以包括本發(fā)明多個(gè)方面的現(xiàn)場可編程門陣(FPGA) 10的簡化的局部方框圖。將理解，本發(fā)明的實(shí)施例能夠被用于各種類型的集成電路，諸如現(xiàn)場可編程門陣(FPGA)、可編程邏輯設(shè)備(PLD)、復(fù)雜可編程邏輯設(shè)備(CPLD)、可編程邏輯陣列(PLA)、數(shù)字信號處理器(DSP)和專用集成電路(ASIC)。
[0096]FPGAlO在其“核”中包括可編程邏輯陣列塊(或者LAB) 12的兩維陣列，該兩維陣列通過列互連導(dǎo)體與行互連導(dǎo)體的網(wǎng)絡(luò)互連，該互連導(dǎo)體是可變長度和速度的。LAB12包括多個(gè)(例如，十個(gè))邏輯元件(或者多個(gè)LE)。
[0097]LE是提供用于用戶定義的邏輯功能的有效實(shí)施的可編程邏輯塊。FPGA具有許多邏輯元件，其能夠被配置為實(shí)施各種組合的和串行的功能。邏輯元件可以使用可編程互連結(jié)構(gòu)?？删幊袒ミB結(jié)構(gòu)能夠被編程為以幾乎任何期望的配置來互連邏輯元件。
[0098]FPGAlO還可以包括分布式存儲器結(jié)構(gòu)，其包括在整個(gè)陣列中提供的可變大小的隨機(jī)存取存儲器(RAM)塊。RAM塊包括，例如，塊14、塊16和塊18。這些存儲器塊還能夠包括移位寄存器和FIFO緩沖器。
[0099]FPGAlO可以進(jìn)一步包括數(shù)字信號處理(DSP)塊20，該DSP塊能夠?qū)嵤?，例如，具有加法或減法特征的乘法器。在這個(gè)例子中，位于圍繞在芯片外圍的輸入/輸出元件(Ι0Ε)22支持許多單端型和差分輸入/輸出標(biāo)準(zhǔn)。每個(gè)10E22被聯(lián)結(jié)到FPGAlO的外部接線端子(即引腳)上。收發(fā)機(jī)(TX/RX)信道陣列可以被如所示布置，例如，使每個(gè)TX/RX信道電路30聯(lián)結(jié)到幾個(gè)LAB。除了其他電路，TX/RX信道電路30可以包括本文中所描述的接收機(jī)均衡電路。
[0100]將理解，F(xiàn)PGAlO在本文中只為示意性目的被描述，并且本發(fā)明可以在許多不同類型的PLD、FPGA和ASIC上實(shí)施。此外，本發(fā)明可以在具有FPGA作為幾個(gè)部件之一的系統(tǒng)上實(shí)施。
[0101]圖21示出可使用本發(fā)明技術(shù)的示例性數(shù)字系統(tǒng)的方框圖。系統(tǒng)50可以是編程的數(shù)字計(jì)算機(jī)系統(tǒng)、數(shù)字信號處理系統(tǒng)、專門的數(shù)字切換網(wǎng)絡(luò)或者其他處理系統(tǒng)。另外，這樣的系統(tǒng)能夠被設(shè)計(jì)用于各種各樣的應(yīng)用，諸如電信系統(tǒng)、自動化系統(tǒng)、控制系統(tǒng)、消費(fèi)電子、個(gè)人計(jì)算機(jī)、互聯(lián)網(wǎng)通信和網(wǎng)絡(luò)等。進(jìn)一步，系統(tǒng)50可以在單板上，多板上，或者在多種附件之內(nèi)被提供。
[0102]系統(tǒng)50包括通過一個(gè)或多個(gè)總線互連在一起的處理單元52、存儲單元54和輸入/輸出(I/O)單元56。根據(jù)這個(gè)示例性實(shí)施例，F(xiàn)PGA58被嵌入在處理單元52中。FPGA58能夠服務(wù)在系統(tǒng)50內(nèi)的多種不同目的。例如，F(xiàn)PGA58能夠是支持處理單元52的內(nèi)部和外部操作的邏輯構(gòu)造塊。FPGA58被編程以實(shí)施必要的邏輯功能，從而進(jìn)行它在系統(tǒng)操作中特定的角色。FPGA58能夠通過連接60被特定地聯(lián)結(jié)到存儲器54上，以及通過連接62被特定地聯(lián)結(jié)到I/O單元56上。
[0103]處理單元52可以將數(shù)據(jù)引導(dǎo)到合適的系統(tǒng)部件用于處理或存儲、執(zhí)行在存儲器54上存儲的程序，通過I/O單元56接收和發(fā)送數(shù)據(jù)，或者其他類似的功能。處理單元52可以是中心處理單元(CPU)、微處理器、浮點(diǎn)協(xié)處理器、圖形協(xié)處理器、硬件控制器、微控制器、被編程作為控制器使用的現(xiàn)場可編程門陣列、網(wǎng)絡(luò)控制器或者任何類型的處理器或控制器。此外，在多種實(shí)施例中，常常不需要CPU。
[0104]例如，替代CPU，一個(gè)或多個(gè)FPGA58可以控制系統(tǒng)的邏輯操作。作為另一個(gè)示例，F(xiàn)PGA58充當(dāng)可重新配置的處理器的角色，其可以根據(jù)需要被重新編程以處理特定的計(jì)算任務(wù)。替代地，F(xiàn)PGA58本身可以包括嵌入的微處理器。存儲單元54可以是隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、固定磁盤或軟盤介質(zhì)、閃存、磁帶，或者任何其他存儲方式，或者這些存儲方式的任何組合。
[0105]在以上的描述中，給出了各種特定細(xì)節(jié)以提供本發(fā)明實(shí)施例的全面理解。但是，本發(fā)明的示例的實(shí)施例的以上描述不旨在于詳盡說明或者是將本發(fā)明限制到所公開的精確形式。相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識到，本發(fā)明能夠在沒有這些特定的細(xì)節(jié)中的一個(gè)或多個(gè)特定細(xì)節(jié)的情況下被應(yīng)用，或者使用其他的方法、部件等被應(yīng)用。
[0106]在其他的實(shí)例中，熟知的結(jié)構(gòu)或操作沒有被詳細(xì)的示出或描述，以避免模糊了本發(fā)明的方面。雖然本發(fā)明的特定實(shí)施例和示例為示例的目的被描述，正如相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識到的，在本發(fā)明的范圍內(nèi)各種等效的修改是可能的。，這些修改是可以根據(jù)以上詳細(xì)的描述針對本發(fā)明進(jìn)行的。
【權(quán)利要求】
1.一種用于數(shù)據(jù)鏈路的均衡器電路，所述均衡器電路包括: 連續(xù)時(shí)間線性均衡器，用于接收被接收的信號并且輸出被均衡的信號； 第一電路回路，所述第一電路回路接收所述被均衡的信號并且確定第一平均信號幅度，其中所述第一平均信號幅度包括所述被均衡的信號的平均信號幅度；以及 第二電路回路，所述第二電路回路接收所述被均衡的信號并且確定第二平均信號幅度，其中所述第二平均信號幅度包括所述被均衡的信號的高頻部分的平均信號幅度。
2.根據(jù)權(quán)利要求1所述的均衡器電路，其中所述第一電路回路包括: 誤差感測放大器鎖存器，所述誤差感測放大器鎖存器比較所述被均衡的信號和參考電壓信號之間的幅度，并且如果所述被均衡的信號的幅度大于所述參考電壓信號的幅度，則所述誤差感測放大器鎖存器以正數(shù)差狀態(tài)輸出誤差信號，否則以負(fù)數(shù)差狀態(tài)輸出所述誤差信號; 第一計(jì)數(shù)器，所述第一計(jì)數(shù)器輸出第一數(shù)字計(jì)數(shù)，如果所述誤差信號是處于所述正數(shù)差狀態(tài)，則所述第一數(shù)字計(jì)數(shù)被增加，并且如果所述誤差信號是處于所述負(fù)數(shù)差狀態(tài)，所述第一數(shù)字計(jì)數(shù)被減?。灰约? 數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器將所述第一數(shù)字計(jì)數(shù)轉(zhuǎn)換成所述參考電壓信號。
3.根據(jù)權(quán)利要求2所述的均衡器電路`，其中所述第二電路回路包括: 數(shù)據(jù)感測放大器鎖存器，所述數(shù)據(jù)感測放大器鎖存器使用時(shí)鐘信號鎖存所述被均衡的信號，并且輸出數(shù)據(jù)信號； 數(shù)據(jù)模式識別器，所述數(shù)據(jù)模式識別器接收數(shù)據(jù)信號，并且在高頻數(shù)據(jù)模式被識別時(shí)斷言計(jì)數(shù)器啟用信號； 第二計(jì)數(shù)器，所述第二計(jì)數(shù)器輸出第二數(shù)字計(jì)數(shù)，并且在所述計(jì)數(shù)器啟用信號被斷言時(shí)，如果所述誤差信號處于所述正數(shù)差狀態(tài)，所述第二計(jì)數(shù)器被減小，并且如果所述誤差信號處于所述負(fù)數(shù)差狀態(tài)，所述第二計(jì)數(shù)器被增加；以及 控制電路，所述控制電路接收所述第二數(shù)字計(jì)數(shù)，并且使用所述第二數(shù)字計(jì)數(shù)以控制所述連續(xù)時(shí)間線性均衡器的高頻增益。
4.根據(jù)權(quán)利要求2所述的均衡器電路，其中所述高頻數(shù)據(jù)模式包括來自于包含110和001的一組數(shù)據(jù)模式中的數(shù)據(jù)模式，以及其中在確定所述誤差信號時(shí)，所述誤差感測放大器鎖存器比較針對所述數(shù)據(jù)模式的第三比特的所述被均衡的信號和所述參考電平信號之間的幅度。
5.根據(jù)權(quán)利要求1到4中任一權(quán)利要求所述的均衡器電路，進(jìn)一步包括: 判決反饋均衡(DFE)適配電路，所述DFE適配電路從所述數(shù)據(jù)感測放大器鎖存器接收所述數(shù)據(jù)信號并且從所述誤差感測放大器鎖存器接收所述誤差信號，并且輸出DFE增益信號。
6.根據(jù)權(quán)利要求5所述的均衡器電路，進(jìn)一步包括: 信號乘法器，所述信號乘法器將來自所述數(shù)據(jù)感測放大器鎖存器的所述數(shù)據(jù)信號與所述DFE增益信號相乘以生成調(diào)整信號；以及 信號加法器，所述信號加法器將所述調(diào)整信號與來自所述連續(xù)時(shí)間線性均衡器的所述被均衡的信號相加。
7.一種接收機(jī)均衡方法，所述方法包括:通過輸出被均衡的信號的連續(xù)時(shí)間線性均衡器接收被接收的信號； 通過輸出數(shù)據(jù)信號的數(shù)據(jù)感測放大器鎖存器鎖存被均衡的信號； 通過誤差感測放大器鎖存器比較所述被均衡的信號和參考電壓信號之間的幅度，如果所述被均衡的信號的幅度大于所述參考電壓信號的幅度，則所述誤差感測放大器鎖存器以正數(shù)差狀態(tài)輸出誤差信號，否則以負(fù)數(shù)差狀態(tài)輸出所述誤差信號； 確定第一平均信號幅度以控制所述參考電壓信號，其中所述第一平均信號幅度包括所述被均衡的信號中的第一數(shù)據(jù)模式集合的平均信號幅度；以及 確定第二平均信號幅度以控制所述連續(xù)時(shí)間線性均衡器，其中所述第二平均信號幅度包括所述被均衡的信號中的第二數(shù)據(jù)模式集合的平均信號幅度。
8.根據(jù)權(quán)利要求7所述的方法，其中確定所述第一平均信號幅度包括: 在所述第一數(shù)據(jù)模式集合中的數(shù)據(jù)模式被識別時(shí)，斷言第一計(jì)數(shù)器啟用信號； 在所述第一計(jì)數(shù)器啟用信號被斷言并且所述誤差信號處于所述正數(shù)差狀態(tài)時(shí)，使得輸出第一數(shù)字計(jì)數(shù)的第一計(jì)數(shù)器增加； 在所述第一計(jì)數(shù)器啟用信號被斷言并且所述誤差信號處于所述負(fù)數(shù)差狀態(tài)時(shí)，使得所述第一計(jì)數(shù)器減小； 將所述第一數(shù)字計(jì)數(shù)轉(zhuǎn)換成所述參考電平信號。
9.根據(jù)權(quán)利要求8所述的方法，其中確定所述第二平均信號幅度包括: 在所述第二數(shù)據(jù)模式集合`中的數(shù)據(jù)模式被識別時(shí)，斷言第二計(jì)數(shù)器啟用信號； 在所述第二計(jì)數(shù)器啟用信號被斷言時(shí)，如果所述誤差信號處于所述正數(shù)差狀態(tài)，則使得輸出第二數(shù)字計(jì)數(shù)的第二計(jì)數(shù)器減??； 在所述第二計(jì)數(shù)器啟用信號被斷言時(shí)，如果所述誤差信號處于所述負(fù)數(shù)差狀態(tài)，則使得所述第二計(jì)數(shù)器增加； 使用所述第二數(shù)字計(jì)數(shù)以控制連續(xù)時(shí)間線性均衡器。
10.根據(jù)權(quán)利要求9所述的方法，其中所述第一數(shù)據(jù)模式集合包括低頻數(shù)據(jù)模式。
11.根據(jù)權(quán)利要求10所述的方法，其中所述第二數(shù)據(jù)模式集合包括高頻數(shù)據(jù)模式，并且其中所述第二數(shù)字計(jì)數(shù)被用于控制所述連續(xù)時(shí)間線性均衡器的高頻增益。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第二數(shù)據(jù)模式集合包括110數(shù)據(jù)模式和001數(shù)據(jù)模式，并且其中所述誤差感測放大器鎖存器在確定所述誤差信號時(shí)比較針對所述數(shù)據(jù)模式的第三比特的所述被均衡的信號和參考電平信號之間的幅度。
13.根據(jù)權(quán)利要求7到12中任一權(quán)利要求所述的方法，進(jìn)一步包括: 通過判決反饋均衡(DFE)適配電路接收所述數(shù)據(jù)信號和所述誤差信號；以及 通過所述DFE適配電路，基于所述數(shù)據(jù)信號和所述誤差信號生成DFE增益信號。
14.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括: 將來自所述數(shù)據(jù)感測放大器鎖存器的所述數(shù)據(jù)信號和所述DFE增益信號相乘以生成調(diào)整信號；以及 將所述調(diào)整信號和來自所述連續(xù)時(shí)間線性均衡器的所述被均衡的信號相加。
【文檔編號】H04L25/03GK103873403SQ201310680888
【公開日】2014年6月18日 申請日期:2013年12月12日 優(yōu)先權(quán)日:2012年12月14日
【發(fā)明者】W·劉 申請人:阿爾特拉公司