一種數(shù)據(jù)傳輸方法和裝置制造方法
【專利摘要】本發(fā)明公開了一種數(shù)據(jù)傳輸裝置，該裝置包括：N個DCC匯聚單元、ECC解析單元、存儲器接口單元、存儲單元和以太網(wǎng)成幀單元；通過DCC匯聚單元和ECC解析單元二級結(jié)構(gòu)將M×N通道DCC數(shù)據(jù)分時復(fù)用為一路DCC數(shù)據(jù)，并解析出ECC數(shù)據(jù)進(jìn)行存儲；所述以太網(wǎng)成幀單元將存儲的ECC數(shù)據(jù)，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器，基于同樣的發(fā)明構(gòu)思，本發(fā)明還提出一種數(shù)據(jù)傳輸方法，能夠低成本實現(xiàn)多通道數(shù)據(jù)的傳輸。
【專利說明】一種數(shù)據(jù)傳輸方法和裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，特別涉及一種數(shù)據(jù)傳輸方法和裝置。
【背景技術(shù)】
[0002]同步數(shù)字系列(SynchronousDigital Hierarchy, SDH)中的數(shù)據(jù)通信通道(DataCommunication Channel, DCC)用來構(gòu)成SDH管理網(wǎng)的傳送鏈路。在傳統(tǒng)的準(zhǔn)同步系統(tǒng)中盡管也有控制通路，但都是專用的，外界無法接入。而DCC則是通用的，嵌入在段開銷中，所有網(wǎng)元都具備，便于構(gòu)成統(tǒng)一的網(wǎng)管網(wǎng)，也避免了為每個設(shè)備都配備專用數(shù)據(jù)通信鏈路的需要。DCC為SDH的管理和控制提供了強(qiáng)大的通信基礎(chǔ)結(jié)構(gòu)。
[0003]SDH網(wǎng)絡(luò)中的嵌入控制通道(ECC)是傳送操作、管理和維護(hù)(OAMP)信息的邏輯信道。它以SDH中的DCC作為其物理通路。
[0004]在SDH接入網(wǎng)中，終端設(shè)備數(shù)量龐大，為了提高服務(wù)質(zhì)量，必須把所有終端都納入到管理系統(tǒng)中，首先要提供管理數(shù)據(jù)通道，一般通過DCC/ECC提供，但由于終端數(shù)量龐大，把大量的數(shù)據(jù)通道匯聚到網(wǎng)管中心是很困難的。
[0005]目前實現(xiàn)多路DCC通道匯聚存在如下兩種方法:
[0006]第一種，采用專用芯片把多路DCC通道復(fù)用在一路高速串行通道上，采用支持高速串行接口的處理器對數(shù)據(jù)進(jìn)行處理。
[0007]第二種，采用專用芯片對多路DCC通道數(shù)據(jù)解析并做串并變換，提供CPU總線和中斷供處理器收發(fā)數(shù)據(jù)。
[0008]這兩種方法缺點(diǎn)是可用的芯片種類少，對處理器要求高，處理負(fù)擔(dān)重，實現(xiàn)成本高，且支持容量有限，難以滿足接入網(wǎng)對終端數(shù)目和成本的要求。
【發(fā)明內(nèi)容】

[0009]有鑒于此，本發(fā)明提供一種數(shù)據(jù)傳輸方法和裝置，能夠低成本實現(xiàn)多通道數(shù)據(jù)的傳輸。
[0010]為解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的:
[0011]一種數(shù)據(jù)傳輸裝置，該裝置包括:N個數(shù)據(jù)通信通道DCC匯聚單元、嵌入控制通道ECC解析單元、存儲器接口單元、存儲單元和以太網(wǎng)成幀單元；
[0012]所述DCC匯聚單元，用于通過M個通道分別接收到DCC數(shù)據(jù)時，分時復(fù)用到I路串行DCC數(shù)據(jù)并發(fā)送給所述ECC解析單元，在該路串行DCC數(shù)據(jù)中包括各通道的通道號以及對應(yīng)的DCC數(shù)據(jù)；其中，N、M為大于2的整數(shù)；
[0013]所述ECC解析單元，用于配置上行各通道在所述存儲單元中對應(yīng)的存儲空間，接收到N個DCC匯聚單元發(fā)送的N路串行DCC數(shù)據(jù)時，將接收到的N路串行DCC數(shù)據(jù)分時復(fù)用為I路DCC數(shù)據(jù)，解析獲得各上行通道的通道號和對應(yīng)的ECC數(shù)據(jù)；并根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址，將生成的各通道的上行寫地址和獲得的ECC數(shù)據(jù)，發(fā)送給所述存儲器接口單元；并在所述存儲器接口單元完成每上行通道數(shù)據(jù)的寫入時把該上行通道的寫指針發(fā)送給所述以太網(wǎng)成幀單元；
[0014]所述存儲器接口單元，用于將所述ECC解析單元發(fā)送的各上行通道的ECC數(shù)據(jù)，根據(jù)發(fā)送的上行寫地址寫入所述存儲單元；接收到所述以太網(wǎng)成幀單元發(fā)送的上行讀地址時，從所述存儲單元中讀取ECC數(shù)據(jù)并發(fā)送給所述以太網(wǎng)成幀單元；
[0015]所述存儲單元，用于存儲所述存儲器接口單元寫入的數(shù)據(jù)；
[0016]所述以太網(wǎng)成幀單元，用于接收到所述ECC解析單元發(fā)送的任一上行通道的寫指針時，將該通道的通道號和寫指針綁定存儲，輪流查詢各上行通道數(shù)據(jù)的發(fā)送讀指針和寫指針，當(dāng)任一通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址，發(fā)送給所述存儲器接口單元；接收到所述存儲器接口單元發(fā)送的ECC數(shù)據(jù)時，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器。
[0017]其中，
[0018]所述以太網(wǎng)成幀單元，具體用于在生成以太網(wǎng)幀時，以太網(wǎng)幀的目的地址為所述網(wǎng)管處理器的媒體訪問控制MAC地址，源地址為本單元所在設(shè)備的MAC地址，數(shù)據(jù)內(nèi)容包含通道編號和ECC數(shù)據(jù)。
[0019]所述裝置進(jìn)一步包括:以太網(wǎng)解析單元、ECC生成單元；
[0020]所述以太網(wǎng)解析單元，用于配置下行各通道在所述存儲單元中對應(yīng)的存儲空間；接收到所述網(wǎng)管處理器發(fā)送的以太網(wǎng)幀時，進(jìn)行以太網(wǎng)幀解析，獲取ECC數(shù)據(jù)和下行通道號，并根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址；將獲取的ECC數(shù)據(jù)和所述生成的下行寫地址發(fā)送給所述存儲器接口單元；在所述存儲器接口單元完成該下行通道數(shù)據(jù)的寫入時，將該下行通道的寫指針發(fā)送給所述ECC生成單元；
[0021]所述存儲器接口單元，進(jìn)一步用于將所述以太網(wǎng)解析單元發(fā)送的ECC數(shù)據(jù)，根據(jù)發(fā)送的下行寫地址寫入所述存儲單元；接收到所述ECC生成單元發(fā)送的下行讀地址時，根據(jù)該下行讀地址從所述存儲單元中讀取數(shù)據(jù)并發(fā)送給所述ECC生成單元；
[0022]所述存儲單元，進(jìn)一步用于存儲所述存儲器接口單元寫入的數(shù)據(jù)；
[0023]所述ECC生成單元，用于接收到所述以太網(wǎng)解析單元發(fā)送的任一下行通道的寫指針時，將該通道的通道號和所述寫指針綁定保存；并輪流查詢各通道的發(fā)送讀指針和寫指針，當(dāng)任一通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該下行通道的通道號和發(fā)送讀指針生成下行讀地址，并將生成的下行讀地址發(fā)送給所述存儲器接口單元；接收到所述存儲器接口單元發(fā)送的ECC數(shù)據(jù)時，生成DCC數(shù)據(jù)，并根據(jù)系統(tǒng)提供的SDH時序?qū)⑸蒁CC數(shù)據(jù)發(fā)送給對應(yīng)的DCC匯聚單元；
[0024]所述DCC匯聚單元，用于接收到所述ECC生成單元發(fā)送的DCC數(shù)據(jù)時，根據(jù)所述DCC數(shù)據(jù)中的通道號，將接收到的DCC數(shù)據(jù)通過該通道號對應(yīng)的通道發(fā)送。
[0025]所述ECC解析單元，進(jìn)一步用于在解析獲得上行各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)時進(jìn)行緩存；當(dāng)緩存的各通道的數(shù)據(jù)長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，向所述存儲器接口單元請求寫時隙；在獲得所述存儲器接口單元響應(yīng)的寫時隙時，將生成的各通道的上行寫地址和緩存的預(yù)設(shè)長度的ECC數(shù)據(jù)，發(fā)送給所述存儲器接口單元；
[0026]所述以太網(wǎng)成幀單元，進(jìn)一步用于當(dāng)上行任一通道的發(fā)送讀指針和寫指針不一致時，向所述存儲器接口單元請求讀時隙；在獲得所述存儲器接口單元響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該通道的通道號和發(fā)送讀指針生成上行讀地址，發(fā)送給所述存儲器接口單元的操作；
[0027]所述以太網(wǎng)解析單元，進(jìn)一步用于在獲取ECC數(shù)據(jù)和下行通道號時進(jìn)行緩存，當(dāng)緩存的該下行通道的數(shù)據(jù)的長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，向所述存儲器接口單元請求寫時隙；在獲得所述存儲器接口單元響應(yīng)的寫時隙時，根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址，并將緩存的該通道的預(yù)設(shè)長度的ECC數(shù)據(jù)和所述生成的下行寫地址發(fā)送給所述存儲器接口單元；
[0028]所述ECC數(shù)據(jù)生成單元，進(jìn)一步用于任一下行通道的發(fā)送讀指針和寫指針不一致時，向所述存儲器接口單元請求讀時隙；在獲得所述存儲器接口單元響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該通道的通道號和對應(yīng)的發(fā)送讀指針生成下行讀地址，并將生成的下行讀地址發(fā)送給所述存儲器接口單元的操作；
[0029]所述存儲器接口單元，用于接收到所述ECC解析單元發(fā)送的請求寫時隙時，根據(jù)所述以太網(wǎng)成幀單元和所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元的寫數(shù)據(jù)情況為所述ECC解析單元響應(yīng)寫時隙；接收到所述以太網(wǎng)成幀單元發(fā)送的請求寫時隙時，根據(jù)所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元和所述ECC解析單元的寫數(shù)據(jù)情況為所述以太網(wǎng)解析單元響應(yīng)讀時隙；接收到所述以太網(wǎng)解析單元發(fā)送的請求寫時隙時，根據(jù)所述以太網(wǎng)成幀單元和所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述ECC解析單元的寫數(shù)據(jù)情況為所述以太網(wǎng)解析單元響應(yīng)寫時隙；接收到所述ECC生成單元發(fā)送的請求讀時隙時，根據(jù)所述以太網(wǎng)成幀單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元和所述ECC解析單元的寫數(shù)據(jù)情況為所述ECC生成單元響應(yīng)讀時隙。
[0030]所述N個DCC匯聚單元分布在N個支路盤上。
[0031]一種數(shù)據(jù)傳輸方法，所述方法包括:
[0032]接收到N組M通道數(shù)據(jù)通信通道DCC數(shù)據(jù)時，先將每組的M通道數(shù)據(jù)分時復(fù)用到I路串行DCC數(shù)據(jù)獲得N路串行DCC數(shù)據(jù)之后，再將N路串行DCC數(shù)據(jù)分時復(fù)用到I路DCC數(shù)據(jù)；并解析獲得各通道的通道號以及對應(yīng)的嵌入控制通道ECC數(shù)據(jù)；其中，N、M為大于2的整數(shù)；
[0033]根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址，并將獲得的各通道的ECC數(shù)據(jù)，根據(jù)生成的上行寫地址寫入為上行各通道號對應(yīng)的通道分配的存儲空間；并在完成每上行通道數(shù)據(jù)的寫入時把該上行通道的通道號和寫指針綁定保存；
[0034]輪流查詢各上行通道的發(fā)送讀指針和寫指針，如果任一上行通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址，根據(jù)該上行讀地址從該上行通道對應(yīng)的存儲空間中讀出ECC數(shù)據(jù)，并生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器。
[0035]其中，
[0036]所述生成的以太網(wǎng)幀的目的地址為所述網(wǎng)管處理器的媒體訪問控制MAC地址，源地址為本設(shè)備的MAC地址，數(shù)據(jù)內(nèi)容包含通道編號和ECC數(shù)據(jù)。
[0037]所述方法進(jìn)一步包括:
[0038]接收到網(wǎng)管處理器發(fā)送的以太網(wǎng)幀時，進(jìn)行以太網(wǎng)幀解析，獲取ECC數(shù)據(jù)和下行通道號，并根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址；并根據(jù)生成的下行寫地址將獲得的ECC數(shù)據(jù)，寫入為下行該通道號對應(yīng)的通道分配的存儲空間；在完成該下行通道數(shù)據(jù)的寫入時，將該下行通道的通道號以及該下行通道的寫指針綁定存儲；
[0039]輪流查詢各下行通道的發(fā)送讀指針和寫指針，若任一下行通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址，根據(jù)生成的下行讀地址從該下行該通道對應(yīng)的存儲空間中讀出ECC數(shù)據(jù)并生成DCC數(shù)據(jù)，根據(jù)系統(tǒng)提供的SDH時序?qū)⑸蒁CC數(shù)據(jù)通過該通道號對應(yīng)的通道發(fā)送。
[0040]所述解析獲得各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)之后，所述根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址之前，所述方法進(jìn)一步包括:將解析獲得的各通道的ECC數(shù)據(jù)進(jìn)行緩存；當(dāng)緩存的各通道的ECC數(shù)據(jù)長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，請求寫時隙；在獲得響應(yīng)的寫時隙時，執(zhí)行所述根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址步驟及后續(xù)步驟；
[0041]所述當(dāng)任一上行通道的發(fā)送讀指針和寫指針不一致時，所述根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址之前，所述方法進(jìn)一步包括:請求讀時隙；在獲得響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址步驟及后續(xù)步驟；
[0042]所述獲取ECC數(shù)據(jù)和下行通道號之后，所述根據(jù)該下行通道號和對應(yīng)的寫指針生成下行寫地址之前，所述方法進(jìn)一步包括:獲取ECC數(shù)據(jù)和通道號時進(jìn)行緩存，當(dāng)緩存的下行該通道的ECC數(shù)據(jù)的長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，請求寫時隙；在獲得響應(yīng)的寫時隙時，執(zhí)行所述根據(jù)該下行通道號和對應(yīng)的寫指針生成下行寫地址步驟及后續(xù)步驟；
[0043]所述當(dāng)任一下行通道的發(fā)送讀指針和寫指針不一致時，所述根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址之前，所述方法進(jìn)一步包括:請求讀時隙；在獲得響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址步驟及后續(xù)步驟。
[0044]所述N組M通道DCC數(shù)據(jù)通過N個支路盤接收，每個支路盤接收M通道DCC數(shù)據(jù)。
[0045]綜上所述,本發(fā)明通過DCC匯聚單元和ECC解析單元二級結(jié)構(gòu)將MXN通道DCC數(shù)據(jù)分時復(fù)用為一路DCC數(shù)據(jù)，并解析出ECC數(shù)據(jù)進(jìn)行存儲；以太網(wǎng)成幀單元將存儲的ECC數(shù)據(jù)，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器，能夠低成本實現(xiàn)多通道數(shù)據(jù)的傳輸。
【專利附圖】

【附圖說明】
[0046]圖1為本發(fā)明具體實施例中數(shù)據(jù)傳輸裝置結(jié)構(gòu)示意圖；
[0047]圖2為本發(fā)明具體實施例中上行數(shù)據(jù)傳輸流程示意圖；
[0048]圖3為本發(fā)明具體實施例中下行數(shù)據(jù)傳輸流程示意圖。
【具體實施方式】
[0049]為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明所述方案作進(jìn)一步地詳細(xì)說明。
[0050]本發(fā)明實施例中提出一種數(shù)據(jù)傳輸裝置，該裝置包括:N個DCC匯聚單元、ECC解析單元、存儲器接口單元、存儲單元和以太網(wǎng)成幀單元；通過DCC匯聚單元和ECC解析單元二級結(jié)構(gòu)將MXN通道DCC數(shù)據(jù)分時復(fù)用為一路DCC數(shù)據(jù)，并解析出ECC數(shù)據(jù)進(jìn)行存儲；所述以太網(wǎng)成幀單元將存儲的ECC數(shù)據(jù)，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器，能夠低成本實現(xiàn)多通道數(shù)據(jù)的傳輸。
[0051]其中，N、M為大于2的整數(shù)。在具體實現(xiàn)時，根據(jù)總的通道數(shù)來配置N和M的值，如可以配置實現(xiàn)256通道數(shù)據(jù)的傳輸，將N配置為16，將M配置為16，即每個匯聚單元將16通道的DCC數(shù)據(jù)分時復(fù)用為I串行DCC數(shù)據(jù)，ECC解析單元再將N個DCC匯聚單元匯聚后的N路DCC串行數(shù)據(jù)分時復(fù)用為I路DCC串行數(shù)據(jù)。如果每通道DCC數(shù)據(jù)可配置選取D1-D12，帶寬最大到768kX256=196M，以太網(wǎng)接口采用千兆口。根據(jù)需要可減少或增加通道數(shù)目。
[0052]參見圖1，圖1為本發(fā)明具體實施例中數(shù)據(jù)傳輸裝置結(jié)構(gòu)示意圖。該裝置包括:N個DCC匯聚單元、ECC解析單元、存儲器接口單元、存儲單元、以太網(wǎng)成幀單元、以太網(wǎng)解析單元和ECC數(shù)據(jù)生成單元。
[0053]其中，ECC解析單元和以太網(wǎng)成幀單元配置上行各通道對應(yīng)的存儲空間；ECC生成單元和以太網(wǎng)解析單元配置各下行通道對應(yīng)的存儲空間。
[0054]本發(fā)明具體實施例中，將接收到的MXN通道的數(shù)據(jù)傳輸給網(wǎng)管處理器的傳輸方向描述為上行，將接收到的網(wǎng)絡(luò)管理器發(fā)送的數(shù)據(jù)通過MXN通道中的對應(yīng)通道傳輸?shù)膫鬏敺较蛎枋鰹橄滦?。ECC解析單元寫入存儲單元的ECC數(shù)據(jù)，為上行通道數(shù)據(jù)，以太網(wǎng)解析單元寫入存儲單元的ECC數(shù)據(jù)，為下行通道數(shù)據(jù)。
[0055]ECC解析單元、存儲器接口單元、以太網(wǎng)成幀單元、以太網(wǎng)解析單元和ECC生成單元集成在一個FPGA上，N個DCC匯聚單元分布在N個支路盤上實現(xiàn)本發(fā)明具體實施例；存儲單元分布在一個存儲器上，如SDRAM。
[0056]以接收到MXN通道數(shù)據(jù)，并傳輸給網(wǎng)管處理器為例:
[0057]第一步,DCC匯聚單元(如DCC匯聚單元I),通過M個通道接收到DCC數(shù)據(jù)時,分時復(fù)用到I路串行DCC數(shù)據(jù)并發(fā)送給ECC解析單元。
[0058]本步驟中的串行DCC數(shù)據(jù)中包括各通道的通道號以及對應(yīng)的DCC數(shù)據(jù)。
[0059]本步驟中的DCC匯聚單元每個放在設(shè)備的一個支路盤上，在具體實現(xiàn)時，可以使用一個功能簡單的FPGA、CPLD,即可以使用一個能夠?qū)崿F(xiàn)將M個通道的DCC數(shù)據(jù)到I路串行DCC數(shù)據(jù)的邏輯器件即可。
[0060]本步驟中的M由支路盤的容量確定。
[0061]在將M個通道數(shù)據(jù)到I路串行數(shù)據(jù)的實現(xiàn)時，可以采用HDLC協(xié)議，用0x7E作為幀定位符，數(shù)據(jù)域第一個字節(jié)代表通道號，第2-13字節(jié)是DCC數(shù)據(jù)的D1-D12，這里以12字節(jié)舉例，在具體實現(xiàn)時，可以小于12個字節(jié)，如4個字節(jié)，根據(jù)具體配置實現(xiàn)。
[0062]每通道每幀數(shù)據(jù)發(fā)送一次，每個DCC匯聚單元將N通道每次發(fā)送的數(shù)據(jù)匯聚為I路DCC數(shù)據(jù)，并發(fā)送給ECC解析單元。
[0063]第二步，ECC解析單元，接收到N個DCC匯聚單元發(fā)送的N路串行DCC數(shù)據(jù)時，將接收到的N路串行DCC數(shù)據(jù)分時復(fù)用為I路DCC數(shù)據(jù)，解析獲得各上行通道的通道號和對應(yīng)的ECC數(shù)據(jù)；并根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址，將生成的各通道的上行寫地址和獲得的ECC數(shù)據(jù)，發(fā)送給所述存儲器接口單元。
[0064]在生成上行寫地址時，可以將上行寫地址的最高位置0，為了與下行寫地址進(jìn)行區(qū)分，下行寫地址的最高位可以置I。并將最高位之外的高位填寫通道號，低位填寫寫指針。
[0065]每個通道由一個初始寫指針，隨著該通道數(shù)據(jù)的寫入，寫指針進(jìn)行變化，每寫一次數(shù)據(jù)，寫指針變化一次。
[0066]ECC解析單元在解析獲得各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)時先進(jìn)行緩存；當(dāng)緩存的各通道的數(shù)據(jù)長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，向存儲器接口單元請求寫時隙；在獲得存儲器接口單元響應(yīng)的寫時隙時，根據(jù)各通道的通道號和對應(yīng)的寫指針生成上行寫地址，將生成的各通道的上行寫地址和緩存的預(yù)設(shè)長度的ECC數(shù)據(jù)，發(fā)送給所述存儲器接口單元。
[0067]存儲器接口單元接收到ECC解析單元發(fā)送的請求寫時隙時，根據(jù)所述以太網(wǎng)成幀單元和所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元的寫數(shù)據(jù)情況為所述ECC解析單元響應(yīng)寫時隙。
[0068]在具體實現(xiàn)時隙響應(yīng)時，可以為這四個單元輪流分配讀寫時隙，也可以查看其他單元是否正在讀寫，其他單元如果沒有讀寫操作，可以直接響應(yīng)給發(fā)送請求時隙的單元。
[0069]存儲單元，存儲存儲器接口單元寫入的數(shù)據(jù)。
[0070]第三步，存儲器接口單元，根據(jù)接收到的上行寫地址，將所述接收到ECC數(shù)據(jù)寫入所述存儲單元。
[0071]第四步，ECC解析單元在存儲器接口單元完成每上行通道數(shù)據(jù)的寫入時把該上行通道的寫指針發(fā)送給以太網(wǎng)成幀單元；以太網(wǎng)成幀單元，接收到ECC解析單元發(fā)送的任一通道的寫指針時，將該通道的通道號和寫指針綁定存儲。
[0072]第五步，以太網(wǎng)成幀單元，輪流查詢各上行通道數(shù)據(jù)的發(fā)送讀指針和寫指針，當(dāng)任一通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該通道的通道號和發(fā)送讀指針生成上行讀地址，發(fā)送給存儲器接口單元。
[0073]對于上行任一通道，如果發(fā)送讀指針和寫指針不一致，說明有數(shù)據(jù)待發(fā)送，向存儲器接口單元請求讀時隙；在獲得存儲器接口單元分配的讀時隙時，根據(jù)該通道的通道號和發(fā)送讀指針生成上行讀地址，發(fā)送給存儲器接口單元。
[0074]存儲器接口單元，接收到所述以太網(wǎng)成幀單元發(fā)送的請求寫時隙時，根據(jù)所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元和所述ECC解析單元的寫數(shù)據(jù)情況為所述以太網(wǎng)解析單元響應(yīng)讀時隙。
[0075]在具體實現(xiàn)時隙響應(yīng)時，可以為這四個單元輪流分配讀寫時隙，也可以查看其他單元是否正在讀寫，其他單元如果沒有讀寫操作，可以直接響應(yīng)給發(fā)送請求時隙的單元。
[0076]第六步，存儲器接口單元，接收到以太網(wǎng)幀單元發(fā)送的上行讀地址時，根據(jù)該上行讀地址從存儲單元中讀取ECC數(shù)據(jù)，并發(fā)送給以太網(wǎng)成幀單元。
[0077]第七步，以太網(wǎng)成幀單元，接收到存儲器接口單元發(fā)送的ECC數(shù)據(jù)時，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器。
[0078]以太網(wǎng)成幀單元，根據(jù)讀取的任一通道的ECC數(shù)據(jù)內(nèi)容生成以太網(wǎng)幀。該以太網(wǎng)幀的目的地址為所述網(wǎng)管處理器的MAC地址，源地址為本單元所在設(shè)備的MAC地址，數(shù)據(jù)內(nèi)容包含通道編號和ECC數(shù)據(jù)。
[0079]在將生成的以太網(wǎng)幀發(fā)送完成時，保存讀指針供下次查詢時使用。
[0080]下面以接收到網(wǎng)管處理器發(fā)送的以太網(wǎng)幀，并通過對應(yīng)通道傳輸為例:
[0081]第一步，以太網(wǎng)解析單元，接收到網(wǎng)管處理器發(fā)送的以太網(wǎng)幀時，進(jìn)行以太網(wǎng)幀解析，獲取ECC數(shù)據(jù)和下行通道號，并根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址；將獲取的ECC數(shù)據(jù)和所述生成的下行寫地址發(fā)送給存儲器接口單元。
[0082]在生成下行寫地址時，可以將下行寫地址的最高位置1，為了與上行寫地址進(jìn)行區(qū)分并將最高位之外的高位填寫通道號，低位填寫寫指針。
[0083]每個通道由一個初始寫指針，隨著該通道數(shù)據(jù)的寫入，寫指針進(jìn)行變化，每寫一次數(shù)據(jù)，寫指針變化一次。[0084]以太網(wǎng)解析單元獲取ECC數(shù)據(jù)時先進(jìn)行緩存，當(dāng)緩存的該通道的數(shù)據(jù)的長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，向存儲器接口單元請求寫時隙；在獲得存儲器接口單元響應(yīng)的寫時隙時，將緩存的該通道的預(yù)設(shè)長度的ECC數(shù)據(jù)發(fā)送給存儲器接口單元。
[0085]存儲器接口單元，接收到以太網(wǎng)解析單元發(fā)送的請求寫時隙時，根據(jù)以太網(wǎng)成幀單元和ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及ECC解析單元的寫數(shù)據(jù)情況為所述以太網(wǎng)解析單元響應(yīng)寫時隙。
[0086]在具體實現(xiàn)時隙響應(yīng)時，可以為這四個單元輪流分配讀寫時隙，也可以查看其他單元是否正在讀寫，其他單元如果沒有讀寫操作，可以直接響應(yīng)給發(fā)送請求時隙的單元。
[0087]第二步，存儲器接口單元，將以太網(wǎng)解析單元發(fā)送的ECC數(shù)據(jù)，根據(jù)發(fā)送的下行寫地址寫入所述存儲單元。
[0088]存儲單元，存儲存儲器接口單元寫入的數(shù)據(jù)。
[0089]第三步，以太網(wǎng)解析單元在存儲器接口單元完成該下行通道數(shù)據(jù)的寫入時，將該下行通道的寫指針發(fā)送給ECC生成單元；ECC生成單元接收到以太網(wǎng)解析單元發(fā)送的任一通道的寫指針時，將該通道的通道號和所述寫指針綁定保存。
[0090]第四步，ECC生成單元，輪流查詢各通道的發(fā)送讀指針和寫指針，當(dāng)任一通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該下行通道的通道號和發(fā)送讀指針生成下行讀地址，并將生成的下行讀地址發(fā)送給存儲器接口單元。
[0091]ECC生成單元，預(yù)先為每通道配置初始發(fā)送讀指針，在各通道發(fā)送一次數(shù)據(jù)時，更新各通道相應(yīng)發(fā)送讀指針。
[0092]ECC生成單元，查詢到下行任一通道的發(fā)送讀指針和寫指針不一致時，說明有數(shù)據(jù)待發(fā)送，向存儲器接口單元請求讀時隙；在獲得存儲器接口單元響應(yīng)的讀時隙時，根據(jù)該下行通道的通道號和發(fā)送讀指針生成下行讀地址，并將生成的下行讀地址發(fā)送給所述存儲器接口單元。
[0093]存儲器接口單元，接收到ECC生成單元發(fā)送的請求讀時隙時，根據(jù)以太網(wǎng)成幀單元當(dāng)前的讀數(shù)據(jù)情況，以及以太網(wǎng)解析單元和ECC解析單元的寫數(shù)據(jù)情況為所述ECC生成單元響應(yīng)讀時隙。
[0094]在具體實現(xiàn)時隙響應(yīng)時，可以為這四個單元輪流分配讀寫時隙，也可以查看其他單元是否正在讀寫，其他單元如果沒有讀寫操作，可以直接響應(yīng)給發(fā)送請求時隙的單元。
[0095]第五步，存儲器接口單元，接收到ECC生成單元發(fā)送的下行讀地址時，根據(jù)該下行讀地址從存儲單元中讀取數(shù)據(jù)并發(fā)送給ECC生成單元。
[0096]第六步，ECC生成單元接收到存儲器接口單元發(fā)送的ECC數(shù)據(jù)時，生成DCC數(shù)據(jù)，并根據(jù)系統(tǒng)提供的SDH時序?qū)⑸蒁CC數(shù)據(jù)發(fā)送給對應(yīng)的DCC匯聚單元。
[0097]由于DCC/ECC是慢速串行通道，因此每通道只讀出一塊數(shù)據(jù)并保存在每個通道的片內(nèi)緩存內(nèi)，根據(jù)系統(tǒng)提供的SDH發(fā)送時序發(fā)送DCC數(shù)據(jù)。
[0098]在ECC解析單元接收到哪個DCC匯聚單元發(fā)送的串行數(shù)據(jù)時，會獲知并記錄對應(yīng)通道號的通道數(shù)據(jù)是由哪個DCC匯聚單元發(fā)送的；這樣，ECC數(shù)據(jù)生成單元在獲知通道號的情況下就知道將該通道對應(yīng)的通道數(shù)據(jù)發(fā)送給哪個DCC匯聚單元。
[0099]第七步，DCC匯聚單元，接收到ECC生成單元發(fā)送的DCC數(shù)據(jù)時，根據(jù)所述DCC數(shù)據(jù)中的通道號，將接收到的DCC數(shù)據(jù)通過該通道號對應(yīng)的通道發(fā)送。[0100]存儲單元為SDRAM時，需周期刷新存儲的ECC數(shù)據(jù)，以免數(shù)據(jù)的丟失。對于刷新周期根據(jù)具體使用進(jìn)行配置。
[0101]存儲器接口單元，還需要配置內(nèi)部接口和外部SDRAM接口的適配。
[0102]SDRAM每次讀寫數(shù)據(jù)越多效率越高，但是各通道的數(shù)據(jù)處理要及時，以及每通道兩次處理的間隔要把數(shù)據(jù)在ECC解析單元和以太網(wǎng)解析單元內(nèi)做臨時緩存，由于通道數(shù)龐大，如果每次處理的數(shù)據(jù)很多，這也要求很多資源；還有各種分時處理，如果每次處理的時間比較統(tǒng)一，分配時隙也相對容易控制。因此，本實施例中的緩存預(yù)設(shè)長度的數(shù)據(jù)時，才會寫入SDRAM。
[0103]綜上考慮，在具體實現(xiàn)時可以以32字節(jié)作為一個處理和緩存的數(shù)據(jù)塊，其中第一個字節(jié)是標(biāo)識，后面31個字節(jié)是數(shù)據(jù)；用于標(biāo)識字節(jié)的高2bit是幀的標(biāo)志，表示本數(shù)據(jù)塊是數(shù)據(jù)幀的開始、中間或結(jié)束數(shù)據(jù)塊，低5bit表示本數(shù)據(jù)塊內(nèi)有效數(shù)據(jù)的長度，范圍是1-31。
[0104]上述實施例的單元可以集成于一體，也可以分離部署；可以合并為一個單元，也可以進(jìn)一步拆分成多個子單兀。
[0105]基于同樣的發(fā)明構(gòu)思，本申請還提出一種傳輸數(shù)據(jù)方法。該方法應(yīng)用于上述裝置所在的設(shè)備上。下面結(jié)合附圖以上行數(shù)據(jù)傳輸和下行數(shù)據(jù)傳輸為例，分別描述數(shù)據(jù)傳輸流程不意圖。
[0106]參見圖2，圖2為本發(fā)明具體實施例中上行數(shù)據(jù)傳輸流程示意圖。具體步驟為:
[0107]步驟201，設(shè)備接收到N組M通道DCC數(shù)據(jù)時，先將每組的M通道數(shù)據(jù)分時復(fù)用到I路串行DCC數(shù)據(jù)獲得N路串行DCC數(shù)據(jù)之后，再將N路串行DCC數(shù)據(jù)分時復(fù)用到I路DCC數(shù)據(jù)；并解析獲得各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)。
[0108]其中，N、M為大于2的整數(shù)。
[0109]本步驟中N組M通道DCC數(shù)據(jù)通過N個支路盤接收，每個支路盤接收M通道DCC數(shù)據(jù)。
[0110]步驟202，該設(shè)備根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址，并將獲得的各通道的ECC數(shù)據(jù)，根據(jù)生成的上行寫地址寫入為上行各通道號對應(yīng)的通道分配的存儲空間；并在完成每上行通道數(shù)據(jù)的寫入時把該上行通道的通道號和寫指針綁定保存。
[0111]步驟201中解析獲得各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)之后之后，步驟202中根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址之前，所述方法進(jìn)一步包括:
[0112]將解析獲得的各通道的ECC數(shù)據(jù)進(jìn)行緩存；當(dāng)緩存的各通道的ECC數(shù)據(jù)長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，請求寫時隙；在獲得響應(yīng)的寫時隙時，執(zhí)行步驟202。
[0113]步驟203，該設(shè)備輪流查詢各上行通道的發(fā)送讀指針和寫指針，如果任一上行通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址，根據(jù)該上行讀地址從該上行通道對應(yīng)的存儲空間中讀出ECC數(shù)據(jù)，并生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器。
[0114]本步驟中當(dāng)任一上行通道的發(fā)送讀指針和寫指針不一致時，所述根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址之前，所述方法進(jìn)一步包括:
[0115]請求讀時隙；在獲得響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址步驟及后續(xù)步驟；[0116]本步驟中生成的以太網(wǎng)幀的目的地址為所述網(wǎng)管處理器的MAC地址，源地址為本設(shè)備的MAC地址，數(shù)據(jù)內(nèi)容包含通道編號和ECC數(shù)據(jù)。
[0117]參見圖3，圖3為本發(fā)明具體實施例中下行數(shù)據(jù)傳輸流程示意圖。具體步驟為:
[0118]步驟301，設(shè)備接收到網(wǎng)管處理器發(fā)送的以太網(wǎng)幀時，進(jìn)行以太網(wǎng)幀解析，獲取ECC數(shù)據(jù)和下行通道號，并根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址；并根據(jù)生成的下行寫地址將獲得的ECC數(shù)據(jù)，寫入為下行該通道號對應(yīng)的通道分配的存儲空間；在完成該下行通道數(shù)據(jù)的寫入時，將該下行通道的通道號以及該下行通道的寫指針綁定存儲。
[0119]本步驟中獲取ECC數(shù)據(jù)和下行通道號之后，所述根據(jù)該下行通道號和對應(yīng)的寫指針生成下行寫地址之前，所述方法進(jìn)一步包括:
[0120]獲取ECC數(shù)據(jù)和通道號時進(jìn)行緩存，當(dāng)緩存的下行該通道的ECC數(shù)據(jù)的長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，請求寫時隙；在獲得響應(yīng)的寫時隙時，執(zhí)行所述根據(jù)該下行通道號和對應(yīng)的寫指針生成下行寫地址步驟及后續(xù)步驟。
[0121]步驟302，該設(shè)備輪流查詢各下行通道的發(fā)送讀指針和寫指針，若任一下行通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址，根據(jù)生成的下行讀地址從該下行該通道對應(yīng)的存儲空間中讀出ECC數(shù)據(jù)并生成DCC數(shù)據(jù)，根據(jù)系統(tǒng)提供的SDH時序?qū)⑸蒁CC數(shù)據(jù)通過該通道號對應(yīng)的通道發(fā)送。
[0122]本步驟中當(dāng)任一下行通道的發(fā)送讀指針和寫指針不一致時，所述根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址之前，所述方法進(jìn)一步包括:請求讀時隙；在獲得響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址步驟及后續(xù)步驟。
[0123]綜上所述,本發(fā)明通過DCC匯聚單元和ECC解析單元二級結(jié)構(gòu)將M N通道DCC數(shù)據(jù)分時復(fù)用為一路DCC數(shù)據(jù)，并解析出ECC數(shù)據(jù)進(jìn)行存儲；以太網(wǎng)成幀單元將存儲的ECC數(shù)據(jù)，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器，能夠低成本實現(xiàn)多通道數(shù)據(jù)的傳輸。
[0124]與網(wǎng)管中心用一路以太網(wǎng)接口通信，把ECC有效數(shù)據(jù)封裝在以太網(wǎng)幀中，并注明該數(shù)據(jù)所屬的通道號。以太網(wǎng)廣泛使用，一般處理器都提供以太網(wǎng)接口，降低對處理器的要求。
[0125]兩級匯聚結(jié)構(gòu)，與普通系統(tǒng)結(jié)構(gòu)匹配，易于擴(kuò)展，減少了連線數(shù)目，降低系統(tǒng)的復(fù)雜性和中心處理FPGA的管腳數(shù)目，都利于實現(xiàn)和降低成本。
[0126]以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種數(shù)據(jù)傳輸裝置，其特征在于，該裝置包括:N個數(shù)據(jù)通信通道DCC匯聚單元、嵌入控制通道ECC解析單元、存儲器接口單元、存儲單元和以太網(wǎng)成幀單元； 所述DCC匯聚單元，用于通過M個通道分別接收到DCC數(shù)據(jù)時，分時復(fù)用到I路串行DCC數(shù)據(jù)并發(fā)送給所述ECC解析單元，在該路串行DCC數(shù)據(jù)中包括各通道的通道號以及對應(yīng)的DCC數(shù)據(jù)；其中，N、M為大于2的整數(shù)； 所述ECC解析單元，用于配置上行各通道在所述存儲單元中對應(yīng)的存儲空間，接收到N個DCC匯聚單元發(fā)送的N路串行DCC數(shù)據(jù)時，將接收到的N路串行DCC數(shù)據(jù)分時復(fù)用為I路DCC數(shù)據(jù)，解析獲得各上行通道的通道號和對應(yīng)的ECC數(shù)據(jù)；并根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址，將生成的各通道的上行寫地址和獲得的ECC數(shù)據(jù)，發(fā)送給所述存儲器接口單元；并在所述存儲器接口單元完成每上行通道數(shù)據(jù)的寫入時把該上行通道的寫指針發(fā)送給所述以太網(wǎng)成幀單元； 所述存儲器接口單元，用于將所述ECC解析單元發(fā)送的各上行通道的ECC數(shù)據(jù)，根據(jù)發(fā)送的上行寫地址寫入所述存儲單元；接收到所述以太網(wǎng)成幀單元發(fā)送的上行讀地址時，從所述存儲單元中讀取ECC數(shù)據(jù)并發(fā)送給所述以太網(wǎng)成幀單元； 所述存儲單元，用于存儲所述存儲器接口單元寫入的數(shù)據(jù)； 所述以太網(wǎng)成幀單元，用于接收到所述ECC解析單元發(fā)送的任一上行通道的寫指針時，將該通道的通道號和寫指針綁定存儲，輪流查詢各上行通道數(shù)據(jù)的發(fā)送讀指針和寫指針，當(dāng)任一通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址，發(fā)送給所述存儲器接口單元；接收到所述存儲器接口單元發(fā)送的ECC數(shù)據(jù)時，生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述以太網(wǎng)成幀單元，具體用于在生成以太網(wǎng)幀時，以太網(wǎng)幀的目的地址為所述網(wǎng)管處理器的媒體訪問控制MAC地址，源地址為本單元所在設(shè)備的MAC地址，數(shù)據(jù)內(nèi)容包含通道編號和ECC數(shù)據(jù)。
3.根據(jù)權(quán)利要求1或2所述的裝置，其特征在于，所述裝置進(jìn)一步包括:以太網(wǎng)解析單元、ECC生成單元； 所述以太網(wǎng)解析單元，用于配置下行各通道在所述存儲單元中對應(yīng)的存儲空間；接收到所述網(wǎng)管處理器發(fā)送的以太網(wǎng)幀時，進(jìn)行以太網(wǎng)幀解析，獲取ECC數(shù)據(jù)和下行通道號，并根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址；將獲取的ECC數(shù)據(jù)和所述生成的下行寫地址發(fā)送給所述存儲器接口單元；在所述存儲器接口單元完成該下行通道數(shù)據(jù)的寫入時，將該下行通道的寫指針發(fā)送給所述ECC生成單元； 所述存儲器接口單元，進(jìn)一步用于將所述以太網(wǎng)解析單元發(fā)送的ECC數(shù)據(jù)，根據(jù)發(fā)送的下行寫地址寫入所述存儲單元；接收到所述ECC生成單元發(fā)送的下行讀地址時，根據(jù)該下行讀地址從所述存儲單元中讀取數(shù)據(jù)并發(fā)送給所述ECC生成單元； 所述存儲單元，進(jìn)一步用于存儲所述存儲器接口單元寫入的數(shù)據(jù)； 所述ECC生成單元，用于接收到所述以太網(wǎng)解析單元發(fā)送的任一下行通道的寫指針時，將該通道的通道號和所述寫指針綁定保存；并輪流查詢各通道的發(fā)送讀指針和寫指針，當(dāng)任一通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該下行通道的通道號和發(fā)送讀指針生成下行讀地址，并將生成的下行讀地址發(fā)送給所述存儲器接口單元；接收到所述存儲器接口單元發(fā)送的ECC數(shù)據(jù)時，生成DCC數(shù)據(jù)，并根據(jù)系統(tǒng)提供的SDH時序?qū)⑸蒁CC數(shù)據(jù)發(fā)送給對應(yīng)的DCC匯聚單元； 所述DCC匯聚單元，用于接收到所述ECC生成單元發(fā)送的DCC數(shù)據(jù)時，根據(jù)所述DCC數(shù)據(jù)中的通道號，將接收到的DCC數(shù)據(jù)通過該通道號對應(yīng)的通道發(fā)送。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于， 所述ECC解析單元，進(jìn)一步用于在解析獲得上行各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)時進(jìn)行緩存；當(dāng)緩存的各通道的數(shù)據(jù)長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，向所述存儲器接口單元請求寫時隙；在獲得所述存儲器接口單元響應(yīng)的寫時隙時，將生成的各通道的上行寫地址和緩存的預(yù)設(shè)長度的ECC數(shù)據(jù)，發(fā)送給所述存儲器接口單元； 所述以太網(wǎng)成幀單元，進(jìn)一步用于當(dāng)上行任一通道的發(fā)送讀指針和寫指針不一致時，向所述存儲器接口單元請求讀時隙；在獲得所述存儲器接口單元響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該通道的通道號和發(fā)送讀指針生成上行讀地址，發(fā)送給所述存儲器接口單元的操作； 所述以太網(wǎng)解析單元，進(jìn)一步用于在獲取ECC數(shù)據(jù)和下行通道號時進(jìn)行緩存，當(dāng)緩存的該下行通道的數(shù)據(jù)的長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，向所述存儲器接口單元請求寫時隙；在獲得所述存儲器接口單元響應(yīng)的寫時隙時，根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址，并將緩存的該通道的預(yù)設(shè)長度的ECC數(shù)據(jù)和所述生成的下行寫地址發(fā)送給所述存儲器接口單元； 所述ECC數(shù)據(jù)生成單元，進(jìn)一步用于任一下行通道的發(fā)送讀指針和寫指針不一致時，向所述存儲器接口單元請求讀時隙；在獲得所述存儲器接口單元響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該通道的通道號和對應(yīng)的發(fā)送讀指針生成下行讀地址，并將生成的下行讀地址發(fā)送給所述存儲器接口單元的操作；` 所述存儲器接口單元，用于接收到所述ECC解析單元發(fā)送的請求寫時隙時，根據(jù)所述以太網(wǎng)成幀單元和所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元的寫數(shù)據(jù)情況為所述ECC解析單元響應(yīng)寫時隙；接收到所述以太網(wǎng)成幀單元發(fā)送的請求寫時隙時，根據(jù)所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元和所述ECC解析單元的寫數(shù)據(jù)情況為所述以太網(wǎng)解析單元響應(yīng)讀時隙；接收到所述以太網(wǎng)解析單元發(fā)送的請求寫時隙時，根據(jù)所述以太網(wǎng)成幀單元和所述ECC生成單元當(dāng)前的讀數(shù)據(jù)情況，以及所述ECC解析單元的寫數(shù)據(jù)情況為所述以太網(wǎng)解析單元響應(yīng)寫時隙；接收到所述ECC生成單元發(fā)送的請求讀時隙時，根據(jù)所述以太網(wǎng)成幀單元當(dāng)前的讀數(shù)據(jù)情況，以及所述以太網(wǎng)解析單元和所述ECC解析單元的寫數(shù)據(jù)情況為所述ECC生成單元響應(yīng)讀時隙。
5.根據(jù)權(quán)利要求1或2所述的裝置，其特征在于， 所述N個DCC匯聚單元分布在N個支路盤上。
6.一種數(shù)據(jù)傳輸方法，其特征在于，所述方法包括: 接收到N組M通道數(shù)據(jù)通信通道DCC數(shù)據(jù)時，先將每組的M通道數(shù)據(jù)分時復(fù)用到I路串行DCC數(shù)據(jù)獲得N路串行DCC數(shù)據(jù)之后，再將N路串行DCC數(shù)據(jù)分時復(fù)用到I路DCC數(shù)據(jù)；并解析獲得各通道的通道號以及對應(yīng)的嵌入控制通道ECC數(shù)據(jù)；其中，N、M為大于2的整數(shù)； 根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址，并將獲得的各通道的ECC數(shù)據(jù)，根據(jù)生成的上行寫地址寫入為上行各通道號對應(yīng)的通道分配的存儲空間；并在完成每上行通道數(shù)據(jù)的寫入時把該上行通道的通道號和寫指針綁定保存； 輪流查詢各上行通道的發(fā)送讀指針和寫指針，如果任一上行通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址，根據(jù)該上行讀地址從該上行通道對應(yīng)的存儲空間中讀出ECC數(shù)據(jù)，并生成以太網(wǎng)幀發(fā)送給網(wǎng)管處理器。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于， 所述生成的以太網(wǎng)幀的目的地址為所述網(wǎng)管處理器的媒體訪問控制MAC地址，源地址為本設(shè)備的MAC地址，數(shù)據(jù)內(nèi)容包含通道編號和ECC數(shù)據(jù)。
8.根據(jù)權(quán)利要求6或7所述的方法，其特征在于，所述方法進(jìn)一步包括: 接收到網(wǎng)管處理器發(fā)送的以太網(wǎng)幀時，進(jìn)行以太網(wǎng)幀解析，獲取ECC數(shù)據(jù)和下行通道號，并根據(jù)該下行通道的通道號和對應(yīng)的寫指針生成下行寫地址；并根據(jù)生成的下行寫地址將獲得的ECC數(shù)據(jù)，寫入為下行該通道號對應(yīng)的通道分配的存儲空間；在完成該下行通道數(shù)據(jù)的寫入時，將該下行通道的通道號以及該下行通道的寫指針綁定存儲； 輪流查詢各下行通道的發(fā)送讀指針和寫指針，若任一下行通道的發(fā)送讀指針和寫指針不一致時，根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址，根據(jù)生成的下行讀地址從該下行該通道對應(yīng)的存儲空間中讀出ECC數(shù)據(jù)并生成DCC數(shù)據(jù)，根據(jù)系統(tǒng)提供的SDH時序?qū)⑸蒁CC數(shù)據(jù)通過該通道號對應(yīng)的通道發(fā)送。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于， 所述解析獲得各通道的通道號以及對應(yīng)的ECC數(shù)據(jù)之后，所述根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成 上行寫地址之前，所述方法進(jìn)一步包括:將解析獲得的各通道的ECC數(shù)據(jù)進(jìn)行緩存；當(dāng)緩存的各通道的ECC數(shù)據(jù)長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，請求寫時隙；在獲得響應(yīng)的寫時隙時，執(zhí)行所述根據(jù)各上行通道的通道號和對應(yīng)的寫指針生成上行寫地址步驟及后續(xù)步驟； 所述當(dāng)任一上行通道的發(fā)送讀指針和寫指針不一致時，所述根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址之前，所述方法進(jìn)一步包括:請求讀時隙；在獲得響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該上行通道的通道號和發(fā)送讀指針生成上行讀地址步驟及后續(xù)步驟； 所述獲取ECC數(shù)據(jù)和下行通道號之后，所述根據(jù)該下行通道號和對應(yīng)的寫指針生成下行寫地址之前，所述方法進(jìn)一步包括:獲取ECC數(shù)據(jù)和通道號時進(jìn)行緩存，當(dāng)緩存的下行該通道的ECC數(shù)據(jù)的長度達(dá)到預(yù)設(shè)數(shù)據(jù)長度時，請求寫時隙；在獲得響應(yīng)的寫時隙時，執(zhí)行所述根據(jù)該下行通道號和對應(yīng)的寫指針生成下行寫地址步驟及后續(xù)步驟； 所述當(dāng)任一下行通道的發(fā)送讀指針和寫指針不一致時，所述根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址之前，所述方法進(jìn)一步包括:請求讀時隙；在獲得響應(yīng)的讀時隙時，執(zhí)行所述根據(jù)該下行通道的通道號和對應(yīng)的讀指針生成下行讀地址步驟及后續(xù)步驟。
10.根據(jù)權(quán)利要求6或7所述的方法，其特征在于， 所述N組M通道DCC數(shù)據(jù)通過N個支路盤接收，每個支路盤接收M通道DCC數(shù)據(jù)。
【文檔編號】H04J3/16GK103731225SQ201310722022
【公開日】2014年4月16日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】高衛(wèi)東, 劉冬 申請人:北京格林偉迪科技有限公司, 北京格林威爾科技發(fā)展有限公司