專利名稱：一種基于fpga的多路視頻采集及顯示系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及視頻監(jiān)控技術(shù)領(lǐng)域，尤其是涉及一種基于FPGA的多路視頻采集及顯示系統(tǒng)。
背景技術(shù)：
研究人員在實驗室做實驗的過程中，經(jīng)常需要對多個儀器設(shè)備的數(shù)據(jù)或者狀態(tài)進(jìn)行實時觀察，作為對當(dāng)前實驗狀態(tài)人為判斷的依據(jù)，尤其在一些較為大型的實驗中，待觀察點較多，一名實驗員無法同時觀測多個點的數(shù)據(jù)與狀態(tài)信息，導(dǎo)致錯過了一些重要的、瞬間的實驗現(xiàn)象，為實驗工作的成功造成困擾，比如在過程控制實驗工作中，研究人員需要對多個執(zhí)行機構(gòu)的實時運動狀態(tài)以及電壓、電流等信息進(jìn)行實時觀察，用以判斷整個調(diào)節(jié)系統(tǒng)的參數(shù)設(shè)計是否合理。應(yīng)用多路視頻采集、集中顯示的方式無疑是比較好的解決辦法，對于上述情況，只需要將實物通過光電轉(zhuǎn)換后把視頻信號傳輸?shù)斤@示設(shè)備即可，不需要不必要的一些功能，功能越多造價越高，操作越復(fù)雜，浪費寶貴的科研經(jīng)費，現(xiàn)有技術(shù)中還沒有適用于實驗室的結(jié)構(gòu)簡單、成本低、使用操作便捷的視頻采集及顯示系統(tǒng)。

實用新型內(nèi)容本實用新型所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)中的不足，提供一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其結(jié)構(gòu)簡單，設(shè)計合理，實現(xiàn)方便且成本低，使用操作便捷，應(yīng)用在實驗室能夠提高實驗效率，實用性強，使用效果好，便于推廣使用。為解決上述技術(shù)問題，本實用新型采用的技術(shù)方案是:一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:包括用于對視頻信號進(jìn)行分析處理的FPGA現(xiàn)場可編程門陣列和用于將多路視頻信號合成為一路輸出的畫面分割器，所述FPGA現(xiàn)場可編程門陣列的輸入端接有多個用于對模擬視頻圖像進(jìn)行解碼的視頻解碼器，每個所述視頻解碼器的輸入端均接有用于獲取視頻圖像的攝像頭，所述FPGA現(xiàn)場可編程門陣列的輸出端接有用于分別對應(yīng)將多路數(shù)字視頻轉(zhuǎn)換為模擬視頻的多個數(shù)模轉(zhuǎn)換器，多個所述數(shù)模轉(zhuǎn)換器的輸出端均與所述畫面分割器相接，所述畫面分割器的輸出端接有用于同時顯示多個視頻畫面的顯示器；所述攝像頭的數(shù)量、視頻解碼器的數(shù)量和數(shù)模轉(zhuǎn)換器的數(shù)量均相等。上述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述畫面分割器為八路畫面分割器，所述攝像頭的數(shù)量、視頻解碼器的數(shù)量和數(shù)模轉(zhuǎn)換器的數(shù)量均為2 8個。上述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述攝像頭為CVBS視頻輸出攝像頭。上述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述視頻解碼器主要由視頻解碼芯片ADV7181構(gòu)成。上述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述數(shù)模轉(zhuǎn)換器主要由數(shù)模轉(zhuǎn)換芯片ADV7123構(gòu)成。[0009]上述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述顯示器為VGA顯示器。[0010]本實用新型與現(xiàn)有技術(shù)相比具有以下優(yōu)點:[0011]1、本實用新型采用了集成化、模塊化的設(shè)計，結(jié)構(gòu)簡單，設(shè)計合理，實現(xiàn)方便。[0012]2、本實用新型的實現(xiàn)成本低，只有市場上可實現(xiàn)同樣功能監(jiān)控系統(tǒng)的五分之一，滿足實驗室需要，節(jié)約了成本，去除了不必要的復(fù)雜功能。[0013]3、本實用新型使用操作便捷，只需將攝像頭通過夾子等裝置固定在待觀測目標(biāo)處，使攝像頭對準(zhǔn)待觀測點，即可自動完成視頻采集及顯示，供操作人員進(jìn)行多個待觀測點的觀察，有助于提高實驗效率。[0014]4、本實用新型畫面分割器輸出的是與普通計算機顯示器視頻格式兼容的VGA視頻輸出格式，使得顯示輸出可借用普通計算機顯示器，進(jìn)一步節(jié)約資源，提高實驗設(shè)備利用率。[0015]5、本實用新型能夠按照在大型實驗室中，對多個實驗待觀察點進(jìn)行同時觀察，也可以推廣應(yīng)用到其他需要進(jìn)行視頻監(jiān)控的場所，實用性強，使用效果好，便于推廣使用。[0016]綜上所述，本實用新型結(jié)構(gòu)簡單，設(shè)計合理，實現(xiàn)方便且成本低，使用操作便捷，應(yīng)用在實驗室能夠提高實驗效率，實用性強，使用效果好，便于推廣使用。[0017]下面通過附圖和實施例，對本實用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


[0018]圖1為本實用新型的電路原理框圖。[0019]附圖標(biāo)記說明:[0020]I一FPGA現(xiàn)場可編程門陣列；2—畫面分割器；[0021]3—視頻解碼器；4 一攝像頭；5—數(shù)模轉(zhuǎn)換器；[0022]6—顯示器。
具體實施方式
[0023]如圖1所示，本實用新型包括用于對視頻信號進(jìn)行分析處理的FPGA現(xiàn)場可編程門陣列I和用于將多路視頻信號合成為一路輸出的畫面分割器2，所述FPGA現(xiàn)場可編程門陣列I的輸入端接有多個用于對模擬視頻圖像 進(jìn)行解碼的視頻解碼器3，每個所述視頻解碼器3的輸入端均接有用于獲取視頻圖像的攝像頭4，所述FPGA現(xiàn)場可編程門陣列I的輸出端接有用于分別對應(yīng)將多路數(shù)字視頻轉(zhuǎn)換為模擬視頻的多個數(shù)模轉(zhuǎn)換器5，多個所述數(shù)模轉(zhuǎn)換器5的輸出端均與所述畫面分割器2相接，所述畫面分割器2的輸出端接有用于同時顯示多個視頻畫面的顯示器6 ;所述攝像頭4的數(shù)量、視頻解碼器3的數(shù)量和數(shù)模轉(zhuǎn)換器5的數(shù)量均相等。[0024]本實施例中，所述畫面分割器2為八路畫面分割器，所述攝像頭4的數(shù)量、視頻解碼器3的數(shù)量和數(shù)模轉(zhuǎn)換器5的數(shù)量均為2 8個。所述攝像頭4為CVBS視頻輸出攝像頭。所述視頻解碼器3主要由視頻解碼芯片ADV7181構(gòu)成。所述數(shù)模轉(zhuǎn)換器5主要由數(shù)模轉(zhuǎn)換芯片ADV7123構(gòu)成。所述顯示器6為VGA顯示器。[0025]本實用新型能夠按照在大型實驗室中，對多個實驗待觀察點進(jìn)行同時觀察；也可以推廣應(yīng)用到其他需要進(jìn)行視頻監(jiān)控的場所。本實用新型的工作原理及工作過程是:用戶通過夾子等固定裝置將多個攝像頭4分別安裝固定在多個待觀測目標(biāo)處，并將攝像頭4對準(zhǔn)待觀測點，攝像頭4將攝取的圖像以模擬視頻圖像的形式發(fā)送至視頻解碼器3，視頻解碼器3對攝像頭I輸出的CVBS格式視頻進(jìn)行解碼轉(zhuǎn)換成ITU-R BT.656標(biāo)準(zhǔn)YCrCb4:2:2的數(shù)字視頻信號，送入FPGA現(xiàn)場可編程門陣列I中，F(xiàn)PGA現(xiàn)場可編程門陣列I將YCrCb4:2:2的數(shù)字視頻信號轉(zhuǎn)換為YCrCb4:4:4格式后，再實現(xiàn)由YCrCb4:4:4到RGB色彩空間的轉(zhuǎn)換，轉(zhuǎn)換完成后的RGB視頻數(shù)據(jù)送入數(shù)模轉(zhuǎn)換器5轉(zhuǎn)換為R、G、B三路獨立的模擬視頻信號，畫面分割器2將多路R、G、B模擬視頻信號合成一路送入顯示器6，顯示器6同時顯示多個視頻畫面。以上所述，僅是本實用新型的較佳實施例，并非對本實用新型作任何限制，凡是根據(jù)本實用新型技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、變更以及等效結(jié)構(gòu)變化，均仍屬于本實用新型技術(shù)方案的保護范圍內(nèi)。
權(quán)利要求1.一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:包括用于對視頻信號進(jìn)行分析處理的FPGA現(xiàn)場可編程門陣列(I)和用于將多路視頻信號合成為一路輸出的畫面分割器(2 )，所述FPGA現(xiàn)場可編程門陣列(I)的輸入端接有多個用于對模擬視頻圖像進(jìn)行解碼的視頻解碼器(3)，每個所述視頻解碼器(3)的輸入端均接有用于獲取視頻圖像的攝像頭(4)，所述FPGA現(xiàn)場可編程門陣列(I)的輸出端接有用于分別對應(yīng)將多路數(shù)字視頻轉(zhuǎn)換為模擬視頻的多個數(shù)模轉(zhuǎn)換器(5)，多個所述數(shù)模轉(zhuǎn)換器(5)的輸出端均與所述畫面分割器(2)相接，所述畫面分割器(2)的輸出端接有用于同時顯示多個視頻畫面的顯示器(6)；所述攝像頭(4)的數(shù)量、視頻解碼器(3)的數(shù)量和數(shù)模轉(zhuǎn)換器(5)的數(shù)量均相等。
2.按照權(quán)利要求1所述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述畫面分割器(2)為八路畫面分割器，所述攝像頭(4)的數(shù)量、視頻解碼器(3)的數(shù)量和數(shù)模轉(zhuǎn)換器(5)的數(shù)量均為2 8個。
3.按照權(quán)利要求1所述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述攝像頭(4)為CVBS視頻輸出攝像頭。
4.按照權(quán)利要求1所述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述視頻解碼器(3)主要由視頻解碼芯片ADV7181構(gòu)成。
5.按照權(quán)利要求1所述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述數(shù)模轉(zhuǎn)換器(5)主要由數(shù)模轉(zhuǎn)換芯片ADV7123構(gòu)成。
6.按照權(quán)利要求1所述的一種基于FPGA的多路視頻采集及顯示系統(tǒng)，其特征在于:所述顯示器(6)為VGA顯示器。
專利摘要本實用新型公開了一種基于FPGA的多路視頻采集及顯示系統(tǒng)，包括用于對視頻信號進(jìn)行分析處理的FPGA現(xiàn)場可編程門陣列和用于將多路視頻信號合成為一路輸出的畫面分割器，F(xiàn)PGA現(xiàn)場可編程門陣列的輸入端接有多個視頻解碼器，每個視頻解碼器的輸入端均接有攝像頭，F(xiàn)PGA現(xiàn)場可編程門陣列的輸出端接有用于分別對應(yīng)將多路數(shù)字視頻轉(zhuǎn)換為模擬視頻的多個數(shù)模轉(zhuǎn)換器，多個數(shù)模轉(zhuǎn)換器的輸出端均與畫面分割器相接，畫面分割器的輸出端接有顯示器；攝像頭的數(shù)量、視頻解碼器的數(shù)量和數(shù)模轉(zhuǎn)換器的數(shù)量均相等。本實用新型結(jié)構(gòu)簡單，設(shè)計合理，實現(xiàn)方便且成本低，使用操作便捷，應(yīng)用在實驗室能夠提高實驗效率，實用性強，使用效果好，便于推廣使用。
文檔編號H04N7/18GK203072086SQ20132005274
公開日2013年7月17日 申請日期2013年1月30日 優(yōu)先權(quán)日2013年1月30日
發(fā)明者張奇, 柴鈺, 尚長春, 景寧波, 安靜宇, 田俊峰 申請人:西安科技大學(xué)