基于omap芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊的制作方法
【專利摘要】一種基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊，包括：OMAP3530控制芯片、FPGA芯片、A/D轉(zhuǎn)換器、上變頻處理芯片、下變頻處理芯片以及以太網(wǎng)接口芯片，控制芯片通過(guò)太網(wǎng)接口芯片從以太網(wǎng)總線讀入音頻數(shù)據(jù)信號(hào)和外部控制命令，并將狀態(tài)信息回傳給以太網(wǎng)總線；A/D轉(zhuǎn)換器對(duì)短波射頻信號(hào)進(jìn)行采樣并發(fā)送至下變頻處理芯片進(jìn)行下變頻處理，再發(fā)送至FPGA芯片作濾波處理和實(shí)現(xiàn)調(diào)制解調(diào)模塊的內(nèi)部邏輯控制；控制芯片與FPGA芯片連接，接收濾波、解調(diào)處理后的數(shù)字信號(hào)，由以太網(wǎng)接口芯片將數(shù)字信號(hào)發(fā)送至以太網(wǎng)。本短波信道調(diào)制解調(diào)模塊作為適用于短波信道設(shè)備的核心模塊，調(diào)制和解調(diào)短波信號(hào)并提高軟件可移植性和模塊通用性。
【專利說(shuō)明】基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及短波通信【技術(shù)領(lǐng)域】，具體而言涉及一種基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊。
【背景技術(shù)】
[0002]現(xiàn)有的短波調(diào)制解調(diào)模塊中，常采用DSP+CPLD或DSP+FPGA的組合形式，其中DSP用來(lái)做調(diào)制、解調(diào)，而FPGA用來(lái)做邏輯控制和濾波處理，但是由于DSP芯片種類很多，各芯片的語(yǔ)言也有所不同，對(duì)于軟件移植帶來(lái)諸多不便，而隨著FPGA的發(fā)展，具有強(qiáng)大的并行處理能力和擁有豐富的IP核，可以實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。最新發(fā)展起來(lái)的OMAP芯片具有超強(qiáng)的處理器性能，可以實(shí)現(xiàn)ARM+DSP的處理能力，開(kāi)發(fā)語(yǔ)言統(tǒng)一，便于軟件移植，軟件繼承性較好。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型目的在于提供一種基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊，作為短波信道設(shè)備的核心模塊，調(diào)制和解調(diào)短波射頻信號(hào)，同時(shí)可提高軟件可移植性和模塊通用性。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案如下:
[0005]一種基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊，其特征在于，包括:0MAP3530控制芯片、FPGA調(diào)制解調(diào)芯片、A/D轉(zhuǎn)換器、上變頻處理芯片、下變頻處理芯片以及以太網(wǎng)接口芯片，其中:所述0MAP3530控制芯片連接太網(wǎng)接口芯片從以太網(wǎng)總線讀入基帶音頻數(shù)據(jù)信號(hào)和外部控制命令，并將狀態(tài)信息回傳給以太網(wǎng)總線；所述A/D轉(zhuǎn)換器用于對(duì)一路短波射頻信號(hào)進(jìn)行采樣并將采樣的數(shù)字信號(hào)發(fā)送至所述下變頻處理芯片；所述下變頻處理芯片對(duì)數(shù)字信號(hào)下變頻處理后，連接所述FPGA調(diào)制解調(diào)芯片；所述FPGA調(diào)制解調(diào)芯片對(duì)信號(hào)作濾波處理并實(shí)現(xiàn)調(diào)制解調(diào)的內(nèi)部邏輯控制；所述0MAP3530控制芯片與FPGA調(diào)制解調(diào)芯片連接，接收濾波、解調(diào)處理后的數(shù)字信號(hào)，并由所述以太網(wǎng)總線將該數(shù)字信號(hào)發(fā)送至以太網(wǎng)。
[0006]進(jìn)一步，所述A/D轉(zhuǎn)換器為AD9244芯片，所述下變頻處理芯片為HSP50216芯片，所述上變頻處理芯片為AD9957芯片，所述以太網(wǎng)接口芯片為L(zhǎng)XT971AL芯片。
[0007]進(jìn)一步，所述FPGA調(diào)制解調(diào)芯片還連接有一 EPCS16芯片，用于存儲(chǔ)FPGA程序。
[0008]進(jìn)一步，所述FPGA調(diào)制解調(diào)芯片對(duì)0MAP3530控制芯片所讀入的基帶音頻數(shù)據(jù)信號(hào)進(jìn)行調(diào)制調(diào)制處理，調(diào)制成1、Q信號(hào)，再發(fā)送至所述上變頻處理芯片，產(chǎn)生短波射頻小信號(hào)。
[0009]進(jìn)一步，所述上變頻處理芯片采用零中頻激勵(lì)方式產(chǎn)生短波射頻小信號(hào)，該短波射頻小信號(hào)經(jīng)過(guò)信號(hào)放大后，由上變頻處理芯片連接發(fā)射天線發(fā)送出去。其中:所述0MAP3530控制芯片控制發(fā)射過(guò)程中的AD畸變補(bǔ)償濾波、AGC調(diào)整以及發(fā)射通道合并，所述FPGA調(diào)制解調(diào)芯片控制內(nèi)部邏輯控制、單邊帶調(diào)制、濾波處理。[0010]由以上本實(shí)用新型的技術(shù)方案可知，本實(shí)用新型的短波信道調(diào)制解調(diào)模塊的有益效果在于通過(guò)采用FPGA和OMAP的組合，實(shí)現(xiàn)短波信道的調(diào)制解調(diào)的功能，同時(shí)采用以太網(wǎng)總線形式，傳輸速率高，通信可靠性好。在實(shí)現(xiàn)數(shù)據(jù)傳輸和信息交換時(shí)，不僅數(shù)據(jù)傳輸速度快、而且插槽標(biāo)準(zhǔn)，數(shù)字信號(hào)不易被干擾從而降低了對(duì)總線輻射的要求。
【專利附圖】

【附圖說(shuō)明】
[0011]圖1為本實(shí)用新型較優(yōu)實(shí)施例短波信道調(diào)制解調(diào)模塊的模塊示意圖。
[0012]圖2為短波激勵(lì)信號(hào)處理示意圖。
[0013]圖3為短波接收信號(hào)處理示意圖。
【具體實(shí)施方式】
[0014]為了更了解本實(shí)用新型的技術(shù)內(nèi)容，特舉具體實(shí)施例并配合所附圖式說(shuō)明如下。
[0015]如圖1所示，根據(jù)本實(shí)用新型的較優(yōu)實(shí)施例，基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊包括0MAP3530控制芯片、FPGA調(diào)制解調(diào)芯片、A/D轉(zhuǎn)換器、上變頻處理芯片、下變頻處理芯片以及以太網(wǎng)接口芯片，其中:0MAP3530控制芯片通過(guò)太網(wǎng)接口芯片從以太網(wǎng)總線讀入基帶音頻數(shù)據(jù)信號(hào)和外部控制命令，并將狀態(tài)信息回傳給以太網(wǎng)總線；A/D轉(zhuǎn)換器對(duì)I路短波射頻信號(hào)進(jìn)行采樣并將采樣的數(shù)字信號(hào)發(fā)送至所述下變頻處理芯片；下變頻處理芯片進(jìn)行數(shù)字下變頻處理后，將信號(hào)發(fā)送至FPGA調(diào)制解調(diào)芯片；FPGA調(diào)制解調(diào)芯片對(duì)信號(hào)作濾波處理并實(shí)現(xiàn)調(diào)制解調(diào)模塊的內(nèi)部邏輯控制；0MAP3530控制芯片與FPGA調(diào)制解調(diào)芯片連接，接收濾波、解調(diào)處理后的數(shù)字信號(hào)，并由所述以太網(wǎng)總線將該數(shù)字信號(hào)發(fā)送至以太網(wǎng)。
[0016]本實(shí)施例中，0MAP3530控制芯片作為整個(gè)模塊中的控制核心，該芯片運(yùn)算速度快、內(nèi)存資源豐富，而且具有低功耗、性能穩(wěn)定等多種優(yōu)點(diǎn)。FPGA調(diào)制解調(diào)芯片采用Altera公司的Cyclone II FPGA實(shí)現(xiàn)調(diào)制解調(diào)處理，該芯片運(yùn)算速度快，且支持高速差分?jǐn)?shù)據(jù)。A/D轉(zhuǎn)換器為AD9244芯片，所述下變頻處理芯片為HSP50216芯片，所述上變頻處理芯片為AD9957芯片，所述以太網(wǎng)接口芯片為L(zhǎng)XT971AL芯片。
[0017]如圖1所示，F(xiàn)PGA調(diào)制解調(diào)芯片還連接有一 EPCS16芯片，用于存儲(chǔ)FPGA程序，F(xiàn)PGA處理程序使用Quartus II編譯生成，DSP程序通過(guò)以太網(wǎng)總線加載運(yùn)行，DSP程序使用CCS編譯環(huán)境。
[0018]本實(shí)施例中，需要調(diào)制的基帶音頻數(shù)據(jù)信號(hào)通過(guò)以太網(wǎng)接口芯片讀入0MAP3530控制芯片，然后送到FPGA調(diào)制解調(diào)芯片做調(diào)制，調(diào)制成1、Q信號(hào)，再發(fā)送至所述上變頻處理芯片，產(chǎn)生短波射頻小信號(hào)。
[0019]參考圖2，上變頻處理芯片采用零中頻激勵(lì)方式產(chǎn)生短波射頻小信號(hào)，該短波射頻小信號(hào)經(jīng)過(guò)信號(hào)放大后，由上變頻處理芯片的發(fā)射天線發(fā)送出去，其中:所述0MAP3530控制芯片控制發(fā)射過(guò)程中的AD畸變補(bǔ)償濾波、AGC調(diào)整以及發(fā)射通道合并，所述FPGA調(diào)制解調(diào)芯片控制內(nèi)部邏輯控制、單邊帶調(diào)制、濾波處理。
[0020]參考圖3所示的短波接收通道處理原理圖并結(jié)合圖1所示，利用本實(shí)施例的短波信道調(diào)制解調(diào)模塊實(shí)現(xiàn)短波射頻信號(hào)的調(diào)制解調(diào)時(shí)，接收來(lái)的短波射頻信號(hào)先是送給外部的射頻模塊，接著上變頻為短波中頻信號(hào)后，經(jīng)圖1所示的A/D轉(zhuǎn)換器傳送至短波信道調(diào)制解調(diào)模塊做濾波、解調(diào)等處理，其中，0MAP3530控制芯片完成接收通道的模擬增益控制步驟，F(xiàn)PGA調(diào)制解調(diào)芯片主要做內(nèi)部單邊帶解調(diào)和濾波等處理。
[0021]綜上所述，本實(shí)用新型提供的基于OMAP和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊通過(guò)采用FPGA和OMAP的組合，實(shí)現(xiàn)短波信道的調(diào)制解調(diào)的功能，同時(shí)采用以太網(wǎng)總線形式，傳輸速率高，通信可靠性好。在實(shí)現(xiàn)數(shù)據(jù)傳輸和信息交換時(shí)，不僅數(shù)據(jù)傳輸速度快、而且插槽標(biāo)準(zhǔn)，數(shù)字信號(hào)不易被干擾從而降低了對(duì)總線輻射的要求。本實(shí)用新型的短波信道調(diào)制解調(diào)模塊作為適用于短波信道設(shè)備的核心模塊，可以調(diào)制和解調(diào)短波射頻信號(hào)，同時(shí)提高軟件可移植性和模塊通用性。
[0022]雖然本實(shí)用新型已以較佳實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型。本實(shí)用新型所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種基于OMAP芯片和以太網(wǎng)總線的短波信道調(diào)制解調(diào)模塊，其特征在于，包括:0MAP3530控制芯片、FPGA調(diào)制解調(diào)芯片、A/D轉(zhuǎn)換器、上變頻處理芯片、下變頻處理芯片以及以太網(wǎng)接口芯片，其中:所述0MAP3530控制芯片連接太網(wǎng)接口芯片從以太網(wǎng)總線讀入基帶音頻數(shù)據(jù)信號(hào)和外部控制命令，并將狀態(tài)信息回傳給以太網(wǎng)總線；所述A/D轉(zhuǎn)換器用于對(duì)一路短波射頻信號(hào)進(jìn)行采樣并將采樣的數(shù)字信號(hào)發(fā)送至所述下變頻處理芯片；所述下變頻處理芯片對(duì)數(shù)字信號(hào)下變頻處理后，連接所述FPGA調(diào)制解調(diào)芯片；所述FPGA調(diào)制解調(diào)芯片對(duì)信號(hào)作濾波處理并實(shí)現(xiàn)調(diào)制解調(diào)的內(nèi)部邏輯控制；所述0MAP3530控制芯片與FPGA調(diào)制解調(diào)芯片連接，接收濾波、解調(diào)處理后的數(shù)字信號(hào)，并由所述以太網(wǎng)總線將該數(shù)字信號(hào)發(fā)送至以太網(wǎng)。
2.根據(jù)權(quán)利要求1所述的短波信道調(diào)制解調(diào)模塊，其特征在于，所述A/D轉(zhuǎn)換器為AD9244芯片，所述下變頻處理芯片為HSP50216芯片，所述上變頻處理芯片為AD9957芯片，所述以太網(wǎng)接口芯片為L(zhǎng)XT971AL芯片。
3.根據(jù)權(quán)利要求2所述的短波信道調(diào)制解調(diào)模塊，其特征在于，所述FPGA調(diào)制解調(diào)芯片還連接有一 EPCS16芯片，用于存儲(chǔ)FPGA程序。
4.根據(jù)權(quán)利要求1所述的短波信道調(diào)制解調(diào)模塊，其特征在于，所述上變頻處理芯片采用零中頻激勵(lì)方式產(chǎn)生短波射頻小信號(hào)，該短波射頻小信號(hào)經(jīng)過(guò)信號(hào)放大后，由上變頻處理芯片連接發(fā)射天線發(fā)送出去。
【文檔編號(hào)】H04M11/06GK203377904SQ201320454344
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年7月26日 優(yōu)先權(quán)日:2013年7月26日
【發(fā)明者】俞春華, 陳立明, 周明星 申請(qǐng)人:熊貓電子集團(tuán)有限公司, 南京熊貓漢達(dá)科技有限公司