任意m序列生成裝置制造方法
【專利摘要】任意m序列生成裝置，包括連接本原多項式系數(shù)輸出端的二進制轉(zhuǎn)化電路，與門Ⅰ輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器Ⅰ，以此類推，與門R輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器R，與門Ⅰ輸出端至與門R輸出端連接有異或，異或輸出端連接有寄存器Ⅰ，寄存器Ⅰ輸出端連接有與門Ⅰ和寄存器Ⅱ，寄存器Ⅱ輸出端連接有與門Ⅱ和寄存器Ⅲ，以此類推，寄存器R輸出端連接與門R。本實用新型利用同一裝置可以依據(jù)任意選擇的本原多項式系數(shù)生成對應(yīng)的m序列，并且m序列生成速度和傳統(tǒng)移位寄存器網(wǎng)絡(luò)一致。
【專利說明】任意m序列生成裝置
【技術(shù)領(lǐng)域】
[0001 ] 本實用新型涉及m序列的生成裝置。
【背景技術(shù)】
[0002]m序列是最長線性移位寄存器序列的簡稱，二進制m序列容易產(chǎn)生、規(guī)律性強，具有優(yōu)良的自相關(guān)特性，在測距、同步、噪聲生成、加密、擴頻通信等領(lǐng)域有著廣泛的應(yīng)用，并在m序列基礎(chǔ)上還能構(gòu)成其它碼序列，如GOLD碼和M序列等。
[0003]m序列的生成一般有兩種方法，即硬件電路實現(xiàn)和軟件編程實現(xiàn)。硬件實現(xiàn)時一旦移位寄存器網(wǎng)絡(luò)結(jié)構(gòu)固定，只能生成固定的m序列，沒有擴展性。通過計算機程序?qū)崿F(xiàn)的任意m序列的生成速度慢。
【發(fā)明內(nèi)容】
[0004]針對現(xiàn)有m序列生成裝置生成的m序列數(shù)量受限或者速度慢的不足，提供一種通過硬件電路實現(xiàn)任意m序列的生成裝置。
[0005]本實用新型采用以下技術(shù)方案:
[0006]任意m序列生成裝置，包括連接本原多項式系數(shù)輸出端的二進制轉(zhuǎn)化電路，與門I輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器I，以此類推，與門R輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器R，與門I輸出端至與門R輸出端連接有異或，異或輸出端連接有寄存器I，寄存器I輸出端連接有與門I和寄存器II，寄存器II輸出端連接有與門II和寄存器III，以此類推，寄存器R輸出端連接與門R。
[0007]與門R為與門II。
[0008]與門R為與門III。
[0009]與門R為與門X。
[0010]本實用新型具有以下優(yōu)點:本實用新型利用同一裝置可以依據(jù)任意選擇的本原多項式系數(shù)生成對應(yīng)的m序列，并且m序列生成速度和傳統(tǒng)移位寄存器網(wǎng)絡(luò)一致。
【專利附圖】
【附圖說明】
[0011]圖1為本實用新型結(jié)構(gòu)框圖。
【具體實施方式】
[0012]如圖1所示，任意m序列生成裝置，包括連接本原多項式系數(shù)輸出端的二進制轉(zhuǎn)化電路，與門I輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器I，以此類推，與門R輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器R，與門I輸出端至與門R輸出端連接有異或，異或輸出端連接有寄存器I，寄存器I輸出端連接有與門I和寄存器II，寄存器II輸出端連接有與門II和寄存器III，以此類推，寄存器R輸出端連接與門R。
[0013]與門R為與門II。[0014]與門R為與門III。
[0015]與門R為與門X。
[0016]寄存器1、寄存器I1、寄存器III...寄存器R組成移位寄存器組，移位寄存器組高位和二進制序列高位相與，移位寄存器組低位和二進制序列低位相與。
[0017]移位寄存器組初始狀態(tài)不能為全O。
[0018]本原多項式系數(shù)通過二進制轉(zhuǎn)化電路轉(zhuǎn)化成二進制系數(shù)，二進制系數(shù)去除最低位I后得到二進制序列，二進制序列長度小于移位寄存器組寄存器個數(shù)R時高位補0，使二進制序列長度為R。
[0019]本原多項式系數(shù)表一般用八進制數(shù)表示本原多項式系數(shù)，從系數(shù)表中查詢得兩個八進制表示的系數(shù)“45”和“23”，對應(yīng)二進制分別為“ 100 101”和“010 011”，經(jīng)二進制轉(zhuǎn)化電路處理后，去除末位“1”，得到兩個二進制序列“10010”和“01001”，該序列的每一位
送入與門。假設(shè)移位寄存器組初始狀態(tài)是“0000.........001”，即移位寄存器組低位初始狀
態(tài)是“1”，其余初始狀態(tài)全為“0”，該初始狀態(tài)每一位送入與門相與。則輸出m序列分別是“000010101110 1100011111001101001”和“000111101011001”，都具有周期性，周期分別是31 和 15。
[0020]本實用新型利用同一裝置可以生成任意m序列，并且m序列生成速度和傳統(tǒng)移位寄存器網(wǎng)絡(luò)一致。
【權(quán)利要求】
1.任意m序列生成裝置，其特征在于:包括連接本原多項式系數(shù)輸出端的二進制轉(zhuǎn)化電路，與門I輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器I，以此類推，與門R輸入端連接有二進制轉(zhuǎn)化電路和對應(yīng)的寄存器R，與門I輸出端至與門R輸出端連接有異或，異或輸出端連接有寄存器I，寄存器I輸出端連接有與門I和寄存器II，寄存器II輸出端連接有與門II和寄存器III，以此類推，寄存器R輸出端連接與門R。
2.根據(jù)權(quán)利要求1所述的任意m序列生成裝置，其特征在于:所述與門R為與門II。
3.根據(jù)權(quán)利要求1所述的任意m序列生成裝置，其特征在于:所述與門R為與門III。
4.根據(jù)權(quán)利要求1所述的任意m序列生成裝置，其特征在于:所述與門R為與門X。
【文檔編號】H04B1/69GK203675069SQ201320820499
【公開日】2014年6月25日 申請日期:2013年12月15日 優(yōu)先權(quán)日:2013年12月15日
【發(fā)明者】杜廣超, 劉志華, 劉廣建, 楊志飛, 杜紅兵, 馬芳博, 王勝濤, 郝二偉, 金衛(wèi)同, 張勁心 申請人:中國人民解放軍63888部隊