控制裝置以及控制方法
【專利摘要】提供能夠降低控制系統(tǒng)的耗電量的控制裝置。控制裝置具有主體控制部，經(jīng)由通信線路與主體控制部連接的至少1個(gè)從屬控制部。主體控制部包括：在經(jīng)由上行鏈路從從屬控制部發(fā)送完數(shù)據(jù)時(shí)，經(jīng)由下行鏈路向從屬控制部發(fā)送用于使上行鏈路成為非激活狀態(tài)的指令的電路，在應(yīng)該從從屬控制部取得數(shù)據(jù)時(shí)，經(jīng)由下行鏈路向從屬控制部發(fā)送用于激活上行鏈路的指令的電路。從屬控制部包括將下行鏈路保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路從主體控制部發(fā)送的指令，使上行鏈路成為激活/非激活狀態(tài)的電路。
【專利說明】控制裝置以及控制方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于控制機(jī)械、設(shè)備等的動(dòng)作的控制系統(tǒng)中的數(shù)據(jù)通信。

【背景技術(shù)】
[0002]很多生產(chǎn)現(xiàn)場(chǎng)所使用的機(jī)械或設(shè)備典型地被由可編程控制器(P1grammableLogic Controller,以下還稱為“PLC”)等構(gòu)成的控制系統(tǒng)控制。這樣的控制系統(tǒng)具有負(fù)責(zé)從外部的開關(guān)或傳感器輸入信號(hào)以及向外部的繼電器或執(zhí)行器(actuator)輸出信號(hào)的1dnput Output:輸入輸出)單元。這樣的10單元預(yù)定配置在生產(chǎn)現(xiàn)場(chǎng)的各種場(chǎng)所。
[0003]這樣的10單元與包括處理器等的處理單元之間經(jīng)由規(guī)定的通信線路連接。這樣的通信線路大多構(gòu)成為內(nèi)部總線。在使用這樣的內(nèi)部總線時(shí)，為了提高傳輸能力(傳輸速度以及傳輸頻譜等)，大多采用比較高的時(shí)鐘頻率(傳輸頻率)。
[0004]因此，在JP特開2011-192068號(hào)公報(bào)(專利文獻(xiàn)I)中公開了在進(jìn)行數(shù)據(jù)通信時(shí)考慮噪聲的影響，可靠且高速地在構(gòu)成PLC的單元間進(jìn)行通信的結(jié)構(gòu)。
[0005]現(xiàn)有技術(shù)文獻(xiàn)
[0006]專利文獻(xiàn)
[0007]專利文獻(xiàn)I JP特開2011-192068號(hào)公報(bào)


【發(fā)明內(nèi)容】

[0008]發(fā)明要解決的問題
[0009]在PLC的系統(tǒng)大規(guī)模化時(shí)，需要配置更多的10單元。另一方面，越來越要求PLC那樣的產(chǎn)業(yè)用裝置變得低耗電化。
[0010]本發(fā)明的目的在于提供一種能夠降低控制系統(tǒng)的耗電量的控制裝置及其控制裝置的控制方法。
[0011]用于解決問題的手段
[0012]通過本發(fā)明發(fā)一個(gè)方面提供一種構(gòu)成控制系統(tǒng)的至少一部分的控制裝置?？刂蒲b置具有主體控制部和經(jīng)由通信線路與主體控制部連接的至少I個(gè)從屬控制部。通信線路包括用于從主體控制部向從屬控制部傳輸數(shù)據(jù)的下行鏈路和用于從從屬控制部向主體控制部傳輸數(shù)據(jù)的上行鏈路。主體控制部包括:第一電路:其用于，在經(jīng)由上行鏈路從從屬控制部發(fā)送完數(shù)據(jù)時(shí)，經(jīng)由下行鏈路向從屬控制部發(fā)送用于使上行鏈路成為非激活狀態(tài)的指令；第二電路，其用于，在應(yīng)該從從屬控制部取得數(shù)據(jù)時(shí)，經(jīng)由下行鏈路向從屬控制部發(fā)送用于激活上行鏈路的指令。從屬控制部包括第三電路，該第三電路用于，將下行鏈路保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路從主體控制部發(fā)送來的指令，使上行鏈路成為激活/非激活狀態(tài)。
[0013]優(yōu)選，主體控制部還包括第四電路，該第四電路用于，緊接著用于激活上行鏈路的指令，經(jīng)由下行鏈路向從屬控制部發(fā)送要向從屬控制部交付的數(shù)據(jù)。
[0014]優(yōu)選，主體控制部還包括第五電路，該第五電路用于，周期性或按照事件產(chǎn)生用于激活上行鏈路的指令。
[0015]優(yōu)選，通信線路還包括用于從主體控制部向從屬控制部傳輸數(shù)據(jù)的第一下行鏈路以及第二下行鏈路和用于從從屬控制部向主體控制部傳輸數(shù)據(jù)的第一上行鏈路以及第二上行鏈路。主體控制部還包括第六電路，該第六電路用于，經(jīng)由第一下行鏈路，向從屬控制部發(fā)送用于使第二下行鏈路以及第二上行鏈路成為激活/非激活狀態(tài)的指令。
[0016]優(yōu)選，通信線路還包括用于從主體控制部向從屬控制部傳輸數(shù)據(jù)的第一下行鏈路以及第二下行鏈路和用于從從屬控制部向主體控制部傳輸數(shù)據(jù)的第一上行鏈路以及第二上行鏈路；從屬控制部包括第七電路，該第七電路用于，將第一下行鏈路以及第二下行鏈路都保持為激活狀態(tài)，并且按照經(jīng)由第一下行鏈路或第二下行鏈路而從主體控制部發(fā)送來的指令，使對(duì)應(yīng)的上行鏈路成為激活/非激活狀態(tài)。
[0017]優(yōu)選，從屬控制部包括轉(zhuǎn)換電路，該轉(zhuǎn)換電路用于轉(zhuǎn)換在上行鏈路上傳輸?shù)男盘?hào)，使上行鏈路非激活的方式，包括切斷轉(zhuǎn)換電路的電源的方式。
[0018]優(yōu)選，主體控制部包括接收電路，該接收電路用于接收在上行鏈路上傳輸?shù)男盘?hào)；主體控制部，在上行鏈路為非激活狀態(tài)的期間，切斷接收電路的電源。
[0019]通過本發(fā)明的另一方面提供一種具有主體控制部和經(jīng)由通信線路與主體控制部連接的至少I個(gè)從屬控制部的控制裝置的控制方法。通信線路包括用于從主體控制部向從屬控制部傳輸數(shù)據(jù)的下行鏈路和用于從從屬控制部向主體控制部傳輸數(shù)據(jù)的上行鏈路，控制方法包括如下步驟:在經(jīng)由上行鏈路從從屬控制部發(fā)送完數(shù)據(jù)時(shí)，主體控制部經(jīng)由下行鏈路向從屬控制部發(fā)送用于使上行鏈路成為非激活狀態(tài)的指令；主體控制部在應(yīng)該從從屬控制部取得數(shù)據(jù)時(shí)，經(jīng)由下行鏈路向從屬控制部發(fā)送用于激活上行鏈路的指令；從屬控制部將下行鏈路保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路從主體控制部發(fā)送的指令，使上行鏈路成為激活/非激活狀態(tài)。
[0020]發(fā)明效果
[0021]根據(jù)本發(fā)明的某個(gè)方面的控制裝置，能夠降低控制系統(tǒng)的耗電量。

【專利附圖】

【附圖說明】
[0022]圖1是表示本發(fā)明的實(shí)施方式的PLC系統(tǒng)的整體結(jié)構(gòu)的示意圖。
[0023]圖2是表示本實(shí)施方式的遠(yuǎn)程1裝置的連接結(jié)構(gòu)的示意圖。
[0024]圖3是表示構(gòu)成本實(shí)施方式的遠(yuǎn)程1裝置的主體單元的硬件結(jié)構(gòu)的示意圖。
[0025]圖4是表示本實(shí)施方式的遠(yuǎn)程1裝置的1單元的硬件結(jié)構(gòu)的示意圖。
[0026]圖5是表示本實(shí)施方式的主處理裝置的連接結(jié)構(gòu)的示意圖。
[0027]圖6是表示構(gòu)成本實(shí)施方式的主處理裝置的CPU單元的硬件結(jié)構(gòu)的示意圖。
[0028]圖7是用于說明第一實(shí)施方式的遠(yuǎn)程1裝置實(shí)現(xiàn)低耗電化的方法的圖。
[0029]圖8是表示第一實(shí)施方式的遠(yuǎn)程1裝置的通信順序的時(shí)序圖。
[0030]圖9是表示第一實(shí)施方式的變形例的遠(yuǎn)程1裝置的通信順序的時(shí)序圖。
[0031]圖10是表示第二實(shí)施方式的遠(yuǎn)程1裝置的連接結(jié)構(gòu)的示意圖。
[0032]圖11是表示在第二實(shí)施方式的遠(yuǎn)程1裝置中安裝的中斷用總線(interruptbus)的與傳送相關(guān)的邏輯電路的示意圖。
[0033]圖12是表示第二實(shí)施方式的遠(yuǎn)程1裝置的通信順序的時(shí)序圖。
[0034]圖13是表示第三實(shí)施方式的遠(yuǎn)程1裝置的通信順序的時(shí)序圖。
[0035]圖14是表示第四實(shí)施方式的主處理裝置的通信順序的時(shí)序圖。
[0036]圖15是表示第五實(shí)施方式的主處理裝置的連接結(jié)構(gòu)的示意圖。
[0037]圖16是表示第五實(shí)施方式的主處理裝置的通信順序的時(shí)序圖。
[0038]圖17是表示第六實(shí)施方式的主處理裝置的連接結(jié)構(gòu)的示意圖。
[0039]圖18是表示第六實(shí)施方式的主處理裝置的通信順序的時(shí)序圖。
[0040]圖19是表示第五實(shí)施方式的轉(zhuǎn)用例的遠(yuǎn)程1裝置的連接結(jié)構(gòu)的示意圖。
[0041]圖20是用于說明本發(fā)明的一個(gè)實(shí)施方式實(shí)現(xiàn)低耗電化的方法的圖。
[0042]圖21是用于說明本發(fā)明的一個(gè)實(shí)施方式實(shí)現(xiàn)低耗電化的方法的圖。
[0043]圖22是用于說明本發(fā)明的一個(gè)實(shí)施方式實(shí)現(xiàn)低耗電化的方法的圖。

【具體實(shí)施方式】
[0044]在本發(fā)明的實(shí)施方式中，一邊參照附圖一邊進(jìn)行詳細(xì)說明。此外，對(duì)圖中相同或相當(dāng)?shù)牟糠謽?biāo)注相同的附圖標(biāo)記不重復(fù)進(jìn)行說明。
[0045]在本實(shí)施方式中，作為控制系統(tǒng)的一個(gè)例子，示出了以PLC為中心的系統(tǒng)。但是，作為這樣的控制系統(tǒng)不限于PLC，能夠采用以各種產(chǎn)業(yè)用計(jì)算機(jī)為中心的結(jié)構(gòu)。另外，隨著技術(shù)的發(fā)展，在開發(fā)出新的處理裝置(運(yùn)算裝置)的情況下，還能夠采用那樣的新的處理裝置。
[0046]< A.PLC系統(tǒng)的整體結(jié)構(gòu)>
[0047]首先，說明本實(shí)施方式的PLC系統(tǒng)的整體結(jié)構(gòu)。圖1是表示本實(shí)施方式的PLC系統(tǒng)I的整體結(jié)構(gòu)的示意圖。
[0048]參照?qǐng)D1，PLC系統(tǒng)I包括主處理裝置2和I個(gè)以上的遠(yuǎn)程1裝置3。主處理裝置2經(jīng)由現(xiàn)場(chǎng)總線(field bus) 4與遠(yuǎn)程1裝置3連接。各個(gè)遠(yuǎn)程1裝置3具有用于與現(xiàn)場(chǎng)總線4連接的通信模塊12。
[0049]主處理裝置2執(zhí)行控制程序，對(duì)來自外部的開關(guān)、傳感器的輸入信號(hào)進(jìn)行響應(yīng)，計(jì)算出向外部的繼電器、執(zhí)行器輸出的輸出信號(hào)。
[0050]更具體地說，主處理裝置2包括電源單元30、CPU單元40、1單元20。CPU單元40以及1單元20經(jīng)由內(nèi)部總線5能夠相互通信數(shù)據(jù)地連接。
[0051]電源單元30向CPU單元40以及1單元20供給適當(dāng)電壓的電力。CPU單元40是包括用于執(zhí)行控制程序的處理器以及主存儲(chǔ)器的運(yùn)算主體。1單元20負(fù)責(zé)從外部的開關(guān)、傳感器輸入信號(hào)以及向外部的繼電器、執(zhí)行器輸出信號(hào)。
[0052]CPU單元40具有經(jīng)由現(xiàn)場(chǎng)總線4與遠(yuǎn)程1裝置3之間進(jìn)行數(shù)據(jù)交換的通信模塊42?，F(xiàn)場(chǎng)總線4優(yōu)選能夠以預(yù)先制定的控制周期進(jìn)行通信的(能夠?qū)崟r(shí)通信的)通信方式。換而言之，本實(shí)施方式的現(xiàn)場(chǎng)總線4優(yōu)選確保準(zhǔn)時(shí)性。
[0053]作為這樣的現(xiàn)場(chǎng)總線4，典型地能夠使用各種產(chǎn)業(yè)用以太網(wǎng)(注冊(cè)商標(biāo))。作為產(chǎn)業(yè)用以太網(wǎng)(注冊(cè)商標(biāo))，例如公知有EtherCAT (注冊(cè)商標(biāo))、ProfinetIRT,MECHATR0LINK (注冊(cè)商標(biāo))-1I1、Power I ink、SERCOS (注冊(cè)商標(biāo))-1I1、CIPMot1n 等，可以采用這些中的一種。另外，可以使用產(chǎn)業(yè)用以太網(wǎng)(注冊(cè)商標(biāo))以外的現(xiàn)場(chǎng)網(wǎng)絡(luò)(FieldNetwork)。例如可以使用DeviceNet、CompoNet/IP (注冊(cè)商標(biāo))等。
[0054]遠(yuǎn)程1裝置3為構(gòu)成PLC系統(tǒng)I的至少一部分的控制裝置。遠(yuǎn)程1裝置3接收來自外部的開關(guān)、傳感器的輸入信號(hào)，且經(jīng)由現(xiàn)場(chǎng)總線4向主處理裝置2發(fā)送該接收的輸入信號(hào)，并且向外部的繼電器、執(zhí)行器輸出經(jīng)由現(xiàn)場(chǎng)總線4從主處理裝置2接收的信號(hào)。
[0055]更具體地說，遠(yuǎn)程1裝置3包括主體單元10、I個(gè)以上的1單元20。主體單元10以及1單元20經(jīng)由內(nèi)部總線5能夠互相通信數(shù)據(jù)地連接。
[0056]主體單元10主要控制1單元20的動(dòng)作(10數(shù)據(jù)的更新時(shí)機(jī)等)，并且控制與主處理裝置2之間的數(shù)據(jù)通信。后面描述主體單元10的詳細(xì)結(jié)構(gòu)。
[0057]1單元20除了具有經(jīng)由內(nèi)部總線5與主體單元10 (或者CPU單元40)進(jìn)行數(shù)據(jù)通信的功能之外，還具有進(jìn)行一般的輸入輸出處理的功能。典型地，1單元20輸入/輸出由接通(ON)/斷開(OFF)表示的二進(jìn)制化的數(shù)據(jù)。例如，1單元20從檢測(cè)傳感器收集表示是正在檢測(cè)一些對(duì)象物的狀態(tài)(接通)還是沒有檢測(cè)一些對(duì)象物的狀態(tài)(斷開)的信息。另外，1單元20向作為繼電器、執(zhí)行器的輸出對(duì)象下達(dá)激活(激活化)的指令(接通)或非激活(非激活化)的指令(斷開)。
[0058]在上述的說明中，例示了各個(gè)1單元20的進(jìn)行輸入輸出處理的結(jié)構(gòu)，但是可以是特別進(jìn)行輸入處理的結(jié)構(gòu)(輸入單元)或特別進(jìn)行輸出處理的結(jié)構(gòu)(輸出單元)。
[0059]< B.關(guān)于本實(shí)施方式的低耗電化>
[0060]在本實(shí)施方式的PLC系統(tǒng)I的內(nèi)部總線5上，設(shè)備彼此通過菊花鏈(daisy chain)連接。更具體地說，內(nèi)部總線5形成為主體/從屬結(jié)構(gòu)，由從主體側(cè)向從屬側(cè)發(fā)送數(shù)據(jù)的下行鏈路(DownLink，以下還記為“DL”)和從從屬側(cè)向主體側(cè)發(fā)送數(shù)據(jù)的上行鏈路(UpLink，以下還記為“UL”)形成一對(duì)的通信通道構(gòu)成。此外，該通信通道可以為I條線路，還可以準(zhǔn)備多條線路。
[0061]在本實(shí)施方式中，使由上行鏈路/下行鏈路構(gòu)成的通信通道中的一個(gè)鏈路在非通信時(shí)休眠(非激活)。另外，不管在通信時(shí)還是非通信時(shí)，使另一個(gè)鏈路通常都被激活，根據(jù)需要，使用另一個(gè)鏈路來激活休眠中的一個(gè)鏈路?；趶闹黧w側(cè)向從屬側(cè)傳遞指令的容易程度，例如按需要激活上行鏈路。
[0062]更具體地說，在本實(shí)施方式的PLC系統(tǒng)I中，發(fā)揮主體的功能的裝置，在經(jīng)由上行鏈路從作為從屬的裝置發(fā)送完數(shù)據(jù)時(shí)，經(jīng)由下行鏈路向從屬側(cè)發(fā)送用于使上行鏈路成為非激活狀態(tài)的指令，并且在應(yīng)該從從屬控制部取得數(shù)據(jù)的情況下，經(jīng)由下行鏈路向從屬側(cè)發(fā)送用于激活上行鏈路的指令。另一方面，發(fā)揮從屬的功能的裝置，使下行鏈路保持激活狀態(tài)，并且按照經(jīng)由上行鏈路從主體側(cè)發(fā)送來的指令，使上行鏈路成為激活/非激活狀態(tài)。
[0063]在這樣被置為非激活的期間，不消耗與通信相關(guān)的電力，因此能夠?qū)崿F(xiàn)低耗電化。
[0064]< C.遠(yuǎn)程1裝置3的硬件結(jié)構(gòu)>
[0065]首先，說明構(gòu)成本實(shí)施方式的PLC系統(tǒng)I的一部分的控制裝置即遠(yuǎn)程1裝置3的硬件結(jié)構(gòu)。
[0066]圖2是表示本實(shí)施方式的遠(yuǎn)程1裝置3的連接結(jié)構(gòu)的示意圖。圖3是表示構(gòu)成本實(shí)施方式的遠(yuǎn)程1裝置3的主體單元10的硬件結(jié)構(gòu)的示意圖。圖4是表示本實(shí)施方式的遠(yuǎn)程1裝置3的1單元20的硬件結(jié)構(gòu)的示意圖。
[0067]?Cl:連接結(jié)構(gòu)>>
[0068]參照?qǐng)D2，在遠(yuǎn)程1裝置3中，主體單元10以及I個(gè)以上的1單元20_1、20_2、20-3(以下有時(shí)總稱為“10單元20”)經(jīng)由作為通信線路的內(nèi)部總線5(下行鏈路51以及上行鏈路52)能夠相互通信數(shù)據(jù)地連接。作為一個(gè)例子，在下行鏈路51以及上行鏈路52中采用串行通信，對(duì)象數(shù)據(jù)以在時(shí)序列上排為一列的形式進(jìn)行傳輸。即，在下行鏈路51中，經(jīng)由下行鏈路51，從發(fā)揮主體控制部的功能的主體單元10向發(fā)揮從屬控制部的功能的1單元20，單方向發(fā)送數(shù)據(jù)。另一方面，在上行鏈路52中，經(jīng)由上行鏈路52，從某個(gè)1單元20向主體單元10單方向發(fā)送數(shù)據(jù)。
[0069]在各個(gè)1單元20接收到在下行鏈路51或上行鏈路52上進(jìn)行傳輸?shù)男盘?hào)列時(shí)，對(duì)該信號(hào)列進(jìn)行解碼，然后執(zhí)行需要的處理。另外，各個(gè)1單元20再次生成信號(hào)列，然后向下一級(jí)的1單元20再次送出(轉(zhuǎn)發(fā))。為了實(shí)現(xiàn)這樣的數(shù)據(jù)的依次傳送方式，各1單元20，在下行鏈路51中包括接收部(以下還記為“RX”)210a以及發(fā)送部(以下還記為“TX”)210b，并且在上行鏈路52中包括接收部220a以及發(fā)送部220b。
[0070]各1單元20包括處理器200，處理器200控制對(duì)這些數(shù)據(jù)的處理。
[0071]主體單元10包括處理器100、現(xiàn)場(chǎng)總線控制部110、接收部112、發(fā)送部114、內(nèi)部總線控制部130。即，主體單元10不僅與內(nèi)部總線5 (下行鏈路51以及上行鏈路52)連接，而且經(jīng)由接收部112以及發(fā)送部114與作為上位通信網(wǎng)絡(luò)的現(xiàn)場(chǎng)總線4連接?，F(xiàn)場(chǎng)總線控制部110管理經(jīng)由現(xiàn)場(chǎng)總線4進(jìn)行的數(shù)據(jù)通信，內(nèi)部總線控制部130管理經(jīng)由內(nèi)部總線5進(jìn)行的數(shù)據(jù)通信。
[0072]?c2:主體單元10的結(jié)構(gòu)>>
[0073]參照?qǐng)D3，遠(yuǎn)程1裝置3的主體單元10包括處理器100、現(xiàn)場(chǎng)總線控制部110、接收部112、發(fā)送部114、內(nèi)部總線控制部130。
[0074]接收部112接收從主處理裝置2經(jīng)由現(xiàn)場(chǎng)總線4發(fā)送的上位通信幀，將其解碼為數(shù)據(jù)，然后向現(xiàn)場(chǎng)總線控制部I1輸出。發(fā)送部114使從現(xiàn)場(chǎng)總線控制部110輸出的數(shù)據(jù)再次構(gòu)成上位通信幀，且經(jīng)由現(xiàn)場(chǎng)總線4再次送出(轉(zhuǎn)發(fā))。
[0075]現(xiàn)場(chǎng)總線控制部110與接收部112以及發(fā)送部114協(xié)同動(dòng)作，按照預(yù)先決定的控制周期(以下稱為“控制周期Tl”)，經(jīng)由現(xiàn)場(chǎng)總線4與其它裝置(主處理裝置2以及其它遠(yuǎn)程1裝置3)之間收發(fā)數(shù)據(jù)。更具體地說，現(xiàn)場(chǎng)總線控制部110包括上位通信控制器120、存儲(chǔ)控制器122、FIF0(First In First Out:先進(jìn)先出)存儲(chǔ)器(圖中僅簡(jiǎn)稱為“FIFO”) 124、接收緩存器126、發(fā)送緩存器128。
[0076]上位通信控制器120解析經(jīng)由現(xiàn)場(chǎng)總線4從主處理裝置2發(fā)送的命令等，為了經(jīng)由現(xiàn)場(chǎng)總線4進(jìn)行通信，進(jìn)行需要的處理。另外，上位通信控制器120復(fù)制來自依次存儲(chǔ)在FIFO存儲(chǔ)器124中的上位通信幀的數(shù)據(jù)，以及向上位通信幀寫入數(shù)據(jù)。
[0077]存儲(chǔ)控制器122為實(shí)現(xiàn)DMA (Direct Memory Access:直接內(nèi)存訪問)等功能的控制電路，對(duì)向FIFO存儲(chǔ)器124、接收緩存器126以及發(fā)送緩存器128等寫入/讀取數(shù)據(jù)的動(dòng)作進(jìn)行控制。
[0078]FIFO存儲(chǔ)器124暫時(shí)存儲(chǔ)經(jīng)由現(xiàn)場(chǎng)總線4接收的上位通信幀，并且按照存儲(chǔ)的順序依次輸出上位通信幀。接收緩存器126從依次在FIFO存儲(chǔ)器124中存儲(chǔ)的上位通信幀所包括的數(shù)據(jù)中，提取并暫時(shí)存儲(chǔ)表示應(yīng)該從與裝置自身連接的10單元20的輸出部輸出的狀態(tài)值的數(shù)據(jù)(以下還稱為“OUT數(shù)據(jù)”)。另外，發(fā)送緩存器128暫時(shí)存儲(chǔ)表示在10單元20的輸入部檢測(cè)到的狀態(tài)值的處理數(shù)據(jù)即應(yīng)該寫入依次存儲(chǔ)在FIFO存儲(chǔ)器124的上位通信幀的規(guī)定區(qū)域中的數(shù)據(jù)(以下還稱為“IN數(shù)據(jù)”)。
[0079]處理器100向現(xiàn)場(chǎng)總線控制部110以及內(nèi)部總線控制部130發(fā)出指示，并且控制現(xiàn)場(chǎng)總線控制部110和內(nèi)部總線控制部130之間的數(shù)據(jù)傳送等。即，處理器100發(fā)揮對(duì)現(xiàn)場(chǎng)總線控制部110的緩沖存儲(chǔ)器和內(nèi)部總線控制部130的緩沖存儲(chǔ)器之間的數(shù)據(jù)傳送進(jìn)行控制的傳送電路的功能。
[0080]內(nèi)部總線控制部130在比現(xiàn)場(chǎng)總線4的控制周期(控制周期Tl)短的時(shí)間內(nèi)，經(jīng)由內(nèi)部總線5(下行鏈路51以及上行鏈路52)與1單元20之間收發(fā)數(shù)據(jù)。例如，控制周期Tl被設(shè)定為125 μ sec，經(jīng)由內(nèi)部總線5在主體單元10和1單元20之間發(fā)送數(shù)據(jù)所需要的時(shí)間為數(shù)P sec?數(shù)十μ sec。
[0081]更具體地說，內(nèi)部總線控制部130包括內(nèi)部總線通信控制器132、發(fā)送電路142、接收電路144、存儲(chǔ)部160。
[0082]內(nèi)部總線通信控制器132主要(作為主體)管理經(jīng)由內(nèi)部總線5進(jìn)行的數(shù)據(jù)通信。例如，內(nèi)部總線通信控制器132按照來自處理器100的指示，在內(nèi)部總線5上，向1單元20發(fā)送包括用于請(qǐng)求IN數(shù)據(jù)的命令(觸發(fā))的數(shù)據(jù)幀(以下還稱為“TRG_frame (IN) ”)，或者，向1單元20發(fā)送包括應(yīng)該反映的OUT數(shù)據(jù)的數(shù)據(jù)幀(以下還稱為“0UT_frame”)。對(duì)TRG_frame (IN)進(jìn)行響應(yīng)，各1單元20在使自身單元的輸入部更新后，經(jīng)由內(nèi)部總線5將包括該更新后的狀態(tài)值(IN數(shù)據(jù))的數(shù)據(jù)幀(以下還稱為“IN_frame”)送回。此外，TRG_frame (IN)或0UT_frame可以發(fā)送給特定的1單元20,也可以發(fā)送(組播(multicast)/廣播(broadcast))給與內(nèi)部總線5連接的所有的1單元20。
[0083]發(fā)送電路142按照來自內(nèi)部總線通信控制器132的指示，生成并發(fā)送在內(nèi)部總線5的下行鏈路上流動(dòng)的數(shù)據(jù)幀。接收電路144接收在內(nèi)部總線5的上行鏈路上流動(dòng)的數(shù)據(jù)幀，并將其向內(nèi)部總線通信控制器132輸出。
[0084]存儲(chǔ)部160相當(dāng)于用于存儲(chǔ)在內(nèi)部總線5傳輸?shù)臄?shù)據(jù)的緩沖存儲(chǔ)器。更具體地說，存儲(chǔ)部160包括共用存儲(chǔ)器162、接收存儲(chǔ)器164、發(fā)送存儲(chǔ)器166。共用存儲(chǔ)器162暫時(shí)存儲(chǔ)在現(xiàn)場(chǎng)總線控制部110和內(nèi)部總線控制部130之間交換的數(shù)據(jù)。接收存儲(chǔ)器164暫時(shí)存儲(chǔ)經(jīng)由內(nèi)部總線5從1單元20接收的IN數(shù)據(jù)。發(fā)送存儲(chǔ)器166暫時(shí)存儲(chǔ)被現(xiàn)場(chǎng)總線控制部110接收的上位通信幀所包括的OUT數(shù)據(jù)。
[0085]<<c3:10 單元 20 的結(jié)構(gòu) >>
[0086]參照?qǐng)D4，遠(yuǎn)程1裝置3的各個(gè)1單元20包括解串器(de-serializer，以下還稱為 “DES”)212、222、串行器(SER:serializer,以下還稱為 “SER”)216、226、循環(huán)(repeat)部214、224。另外，各個(gè)1單元20包括接收處理部230、發(fā)送處理部240、處理器200、共用存儲(chǔ)器202、1模塊206、非易失性存儲(chǔ)器208，它們通過總線250相互連接。
[0087]DES212、循環(huán)部214以及SER216與圖2所示的下行鏈路51的接收部210a以及發(fā)送部210b對(duì)應(yīng)。即，這些部分進(jìn)行與在下行鏈路51中流動(dòng)的數(shù)據(jù)(數(shù)據(jù)幀)的收發(fā)相關(guān)的處理。同樣，DES222、循環(huán)部224以及SER226與圖2所述的上行鏈路52的接收部220a以及發(fā)送部220b對(duì)應(yīng)。
[0088]在本實(shí)施方式中，例如，根據(jù)情況，使DES222、循環(huán)部224以及SER226的動(dòng)作休眠。尤其，在內(nèi)部總線5的時(shí)鐘頻率相對(duì)高(例如，GHz數(shù)量級(jí))時(shí)，這些組件的耗電量相對(duì)大，因此通過休眠，能夠抑制電力消耗。如后所述，對(duì)經(jīng)由下行鏈路51發(fā)送的指令進(jìn)行響應(yīng)，處理器200向這些組件發(fā)出動(dòng)作以及休眠的指示(active/standby指令)。
[0089]S卩，發(fā)揮從屬控制部的功能的1單元20包括對(duì)在上行鏈路52中傳輸?shù)男盘?hào)進(jìn)行轉(zhuǎn)換的轉(zhuǎn)換電路(DES222、循環(huán)部224以及SER226)。另外，使上行鏈路52成為非激活狀態(tài)的方式包括切斷向這些轉(zhuǎn)換電路供給電源的方式。
[0090]更具體地說，接收處理部230包括解碼部232、CRC校驗(yàn)部234。解碼部232按照規(guī)定的算法對(duì)接收的數(shù)據(jù)幀進(jìn)行解碼來生成數(shù)據(jù)。CRC校驗(yàn)部234對(duì)解碼后的數(shù)據(jù)進(jìn)行錯(cuò)誤校驗(yàn)(例如，CRC(Cyclic Redundancy Check:循環(huán)冗余碼校驗(yàn))符號(hào))。另外，將通過錯(cuò)誤校驗(yàn)判定為正常的數(shù)據(jù)向處理器200等輸出。
[0091]發(fā)送處理部240與循環(huán)部214以及224連接，按照來自處理器200等的指示，控制向下一級(jí)的1單元20再次送出(轉(zhuǎn)發(fā))的數(shù)據(jù)巾貞的結(jié)構(gòu)以及時(shí)機(jī)(timeing)等。更具體地說，發(fā)送處理部240包括CRC生成部242、編碼部244。CRC生成部242針對(duì)來自處理器200等的數(shù)據(jù)計(jì)算出錯(cuò)誤控制編碼(CRC)，且附加給該數(shù)據(jù)。編碼部244將來自CRC生成部242的數(shù)據(jù)編碼，并將其向?qū)?yīng)的循環(huán)部輸出。
[0092]處理器200是主要控制1單元20的運(yùn)算主體。更具體地說，處理器200通過執(zhí)行預(yù)先存儲(chǔ)的程序等，將經(jīng)由接收處理部230接收的數(shù)據(jù)幀存儲(chǔ)在共用存儲(chǔ)器202中，或者從共用存儲(chǔ)器202讀取規(guī)定的數(shù)據(jù)并向發(fā)送處理部240輸出，來生成數(shù)據(jù)幀。
[0093]共用存儲(chǔ)器202包括用于暫時(shí)存儲(chǔ)經(jīng)由接收處理部230接收的數(shù)據(jù)幀的接收緩存器203和用于暫時(shí)存儲(chǔ)向發(fā)送處理部240發(fā)送的數(shù)據(jù)幀的發(fā)送緩存器204。另外，共用存儲(chǔ)器202包括用于存儲(chǔ)各種數(shù)據(jù)的區(qū)域。
[0094]1模塊206接收來自外部的開關(guān)、傳感器的輸入信號(hào)，將其值寫入共用存儲(chǔ)器202，并且按照寫入共用存儲(chǔ)器202的對(duì)應(yīng)的區(qū)域中的值，將其信號(hào)向外部的繼電器、執(zhí)行器輸出。即，1模塊206包括對(duì)外部輸入的信號(hào)的狀態(tài)值(IN數(shù)據(jù))進(jìn)行收集的輸入部以及輸出被指定的狀態(tài)值(OUT數(shù)據(jù))的信號(hào)的輸出部中的至少一方。
[0095]非易失性存儲(chǔ)器208非易失性地存儲(chǔ)各種數(shù)據(jù)。更具體地說，非易失性存儲(chǔ)器208保持(保存)表示各1單元20的設(shè)定值的設(shè)定信息(configurat1n)等。
[0096]?c4:其它 >>
[0097]為了使處理高速化，優(yōu)選構(gòu)成遠(yuǎn)程1裝置3的主體單元10以及1單元20 的各組件由 ASIC (Applicat1n Specific Integrated Circuit:專用集成電路)、FPGA (Field-Programmable Gate Array:現(xiàn)場(chǎng)可編程門陣列)等硬件等實(shí)現(xiàn)。但是，可以作為軟件安裝一部分或者全部的組件。例如，可以利用ASIC等物理電路安裝形成與圖2所示的接收部210a、220a以及發(fā)送部210b、220b相當(dāng)?shù)牟糠?，而其它部分可以通過處理器執(zhí)行程序來實(shí)現(xiàn)。
[0098]< D.主處理裝置2的硬件結(jié)構(gòu)>
[0099]接著，說明構(gòu)成本實(shí)施方式的PLC系統(tǒng)I的一部分的控制裝置即主處理裝置2的硬件結(jié)構(gòu)。
[0100]圖5是表示本實(shí)施方式的主處理裝置2的連接結(jié)構(gòu)的示意圖。圖6是表示構(gòu)成本實(shí)施方式的主處理裝置2的CPU單元40的硬件結(jié)構(gòu)的示意圖。
[0101]?dl:連接結(jié)構(gòu)>>
[0102]參照?qǐng)D5，與上述的遠(yuǎn)程10裝置3 (參照?qǐng)D2)相同，在主處理裝置2中，CPU單元40以及I個(gè)以上的1單元20-1、20-2、20-3經(jīng)由作為通信線路的內(nèi)部總線5(下行鏈路51以及上行鏈路52)能夠相互通信數(shù)據(jù)地連接。即，在下行鏈路51中，經(jīng)由下行鏈路51從發(fā)揮主體控制部的功能的CPU單元40向發(fā)揮從屬控制部的功能的1單元20單方向發(fā)送數(shù)據(jù)。另一方面，在上行鏈路52中，經(jīng)由上行鏈路52從某個(gè)1單元20向CPU單元40單方向發(fā)送數(shù)據(jù)。
[0103]在各個(gè)1單元20接收在下行鏈路51或上行鏈路52上進(jìn)行傳輸?shù)臄?shù)據(jù)時(shí)，對(duì)該數(shù)據(jù)進(jìn)行解碼，然后執(zhí)行需要的處理。另外，各個(gè)1單元20再次生成數(shù)據(jù)，然后向下一級(jí)的1單元20再次送出(轉(zhuǎn)發(fā))。為了實(shí)現(xiàn)這樣的數(shù)據(jù)的依次傳送方式，各1單元20，在下行鏈路51中包括接收部(RX) 210a以及發(fā)送部(TX) 210b,并且在上行鏈路52中包括接收部220a以及發(fā)送部220b。
[0104]CPU單元40包括處理器150、現(xiàn)場(chǎng)總線控制部110、接收部112、發(fā)送部114、內(nèi)部總線控制部130。
[0105]<<d2:CPU 單元 40 的結(jié)構(gòu) >>
[0106]參照?qǐng)D6，主處理裝置2的CPU單元40包括處理器150、主存儲(chǔ)器152、非易失性存儲(chǔ)器154、現(xiàn)場(chǎng)總線控制部110、接收部112、發(fā)送部114、內(nèi)部總線控制部130。與CPU單元40的數(shù)據(jù)通信相關(guān)的基本結(jié)構(gòu)與上述的主體單元10(圖2)相同，因此不重復(fù)說明對(duì)應(yīng)的部分(標(biāo)注相同的附圖標(biāo)記)。
[0107]另一方面，CPU單元40的處理器150執(zhí)行與對(duì)象控制相關(guān)的用戶程序。更具體地說，CPU單元40從非易失性存儲(chǔ)器154等讀取用戶程序156，并且在主存儲(chǔ)器152中展開執(zhí)行。通過執(zhí)行該用戶程序，基于由1單元20的輸入部檢測(cè)出的狀態(tài)值，依次計(jì)算出應(yīng)該從1單元20的輸出部輸出的狀態(tài)值。
[0108]〈〈d3:10 單元 20 的結(jié)構(gòu)》
[0109]主處理裝置2的1單元20的結(jié)構(gòu)與上述的遠(yuǎn)程1裝置3的1單元20的結(jié)構(gòu)(參照?qǐng)D4)相同，因此不重復(fù)詳細(xì)地說明。
[0110]〈〈d4:其它》
[0111]為了使處理高速化，優(yōu)選構(gòu)成主處理裝置2的CPU單元40以及1單元20的各組件由ASIC、FPGA等硬件等實(shí)現(xiàn)。但是，可以作為軟件安裝一部分或全部的組件。
[0112]< E.內(nèi)部總線的傳送方式>
[0113]在本實(shí)施方式的內(nèi)部總線5中典型地能夠使用以下那樣的傳送方式。
[0114](I)向與主體控制部連接的所有的從屬控制部一起傳送數(shù)據(jù)的方式(組播或廣播)。在該傳送方式中，主體控制部經(jīng)由下行鏈路51發(fā)送的數(shù)據(jù)幀，在所有的從屬控制部之間傳送。能夠通過該方法傳送上述的TRG_frame (IN)以及0UT_frame。
[0115](2)向與主體控制部連接的特定的從屬控制部傳送數(shù)據(jù)的方式(目標(biāo)指定傳送)。在該傳送方式中，主體控制部經(jīng)由下行鏈路51發(fā)送的數(shù)據(jù)幀持續(xù)被傳送，直到到達(dá)目標(biāo)的從屬控制部為止。但在到達(dá)目標(biāo)的從屬控制部的時(shí)刻，不向下一級(jí)的從屬控制部傳送。能夠通過該方法傳送上述的TRG_frame (IN)以及0UT_frame。另外,通過該方法傳送消息等(消息傳送)。
[0116](3)從屬控制部對(duì)來自主體控制部的要求進(jìn)行響應(yīng)而向主體控制部傳送數(shù)據(jù)的方式(通常傳送)。在該傳送方式中，某個(gè)從屬控制部經(jīng)由上行鏈路52發(fā)送的數(shù)據(jù)幀被傳送至主體控制部。
[0117](4)在從主體控制部賦予發(fā)送權(quán)的條件下，從屬控制部向主體控制部傳送數(shù)據(jù)的方式(消息傳送)。此外，發(fā)送包括主體控制部對(duì)從屬控制部賦予發(fā)送權(quán)的命令(觸發(fā))的數(shù)據(jù)幀(以下還稱為“TRG_frame(MSG)”)。在該傳送方式中，首先主體控制部向某個(gè)從屬控制部賦予在上行鏈路52上的發(fā)送權(quán)。被賦予發(fā)送權(quán)的從屬控制部經(jīng)由上行鏈路52發(fā)送的數(shù)據(jù)幀傳送至主體控制部。
[0118]以下，說明用于使內(nèi)部總線低耗電化的順序。
[0119]<F.第一實(shí)施方式>
[0120]作為第一實(shí)施方式，說明內(nèi)部總線5由I個(gè)通道(I個(gè)下行鏈路51以及I個(gè)上行鏈路52)構(gòu)成的例子。在第一實(shí)施方式中，說明在遠(yuǎn)程1裝置3的內(nèi)部總線5中適用的例子。
[0121]在第一實(shí)施方式中，說明保持激活下行鏈路51，且只在需要的期間激活上行鏈路52(圖2所示的接收部220a以及發(fā)送部220b)的方法。
[0122]圖7是用于說明第一實(shí)施方式的遠(yuǎn)程1裝置3用于實(shí)現(xiàn)低耗電化的方法的圖。在圖7的(a)中，示出下行鏈路51以及上行鏈路52都被激活的狀態(tài)，在圖7的(b)中，示出將下行鏈路51保持為激活的狀態(tài)，且使上行鏈路52休眠的狀態(tài)。
[0123]此時(shí)，發(fā)揮主體控制部的功能的主體單元10包括接收在上行鏈路52傳輸?shù)男盘?hào)的接收電路(內(nèi)部總線控制部130內(nèi)的接收電路144)，在上行鏈路52為非激活狀態(tài)的期間，該接收電路144的電源也被切斷。由此，不僅在1單元20中，還能夠在CPU單元40中降低耗電量。
[0124]在第一實(shí)施方式中，通過盡可能保持圖7的(b)所示的狀態(tài)，來降低耗電量。另一方面，通過使下行鏈路51保持激活狀態(tài)，使上行鏈路52的激活/休眠的控制變?nèi)菀住?br> [0125]遠(yuǎn)程1裝置3通過作為上位通信網(wǎng)絡(luò)的現(xiàn)場(chǎng)總線4，從主處理裝置2接收OUT數(shù)據(jù)，并且將被裝置自身的輸入部收集的狀態(tài)值(IN數(shù)據(jù))向主處理裝置2發(fā)送。另外，在現(xiàn)場(chǎng)總線4上，周期性地傳輸上位通信幀。
[0126]在第一實(shí)施方式中，以該上位通信幀到達(dá)的時(shí)機(jī)為基準(zhǔn)，進(jìn)行數(shù)據(jù)更新。更具體地說，基于到達(dá)的上位通信幀所包括的OUT數(shù)據(jù)，更新1模塊206 (圖4)的輸出值(以下還稱為“OUT數(shù)據(jù)更新”)。另外，在下一個(gè)上位通信幀到達(dá)前，向主體單元10傳送被1模塊206(圖4)檢測(cè)出的最新的狀態(tài)值(IN數(shù)據(jù))(以下還稱為“IN數(shù)據(jù)更新”)。由此，在上位通信幀到達(dá)時(shí)，能夠?qū)⒆钚碌臓顟B(tài)值(IN數(shù)據(jù))寫入該上位通信幀。
[0127]主體控制部經(jīng)由下行鏈路51控制上述那樣的上行鏈路52的激活/非激活動(dòng)作。更具體地說，發(fā)揮主體控制部的功能的主體單元10按照時(shí)間表，經(jīng)由下行鏈路51，發(fā)送包括用于將休眠狀態(tài)的接收部220a以及發(fā)送部220b激活的指令的數(shù)據(jù)幀(以下還稱為“WakeUP_frame”)，以及包括用于使激活狀態(tài)的接收部220a以及發(fā)送部220b休眠的指令的數(shù)據(jù)巾貞(以下還稱為“PowerDown_frame” )。接收某個(gè)數(shù)據(jù)巾貞的1單元20執(zhí)行指定的處理(接收部220a以及發(fā)送部220b的激活/休眠動(dòng)作)。
[0128]以下，參照時(shí)序圖，說明第一實(shí)施方式的內(nèi)部總線5的通信時(shí)間表。
[0129]圖8是表示第一實(shí)施方式的遠(yuǎn)程1裝置3的通信順序的時(shí)序圖。在圖8中示出每次上位通信幀300到達(dá)時(shí)執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新的情況的通信順序。因此，圖8所示的通信順序，按照每個(gè)現(xiàn)場(chǎng)總線4的控制周期即Tl反復(fù)執(zhí)行。在上位通信幀300即將到達(dá)前，使上行鏈路52處于休眠狀態(tài)。
[0130]圖8的(a)示出在作為上位通信網(wǎng)絡(luò)的現(xiàn)場(chǎng)總線4進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖8的(b)示出在主體單元10和I號(hào)1單元20-1之間的下行鏈路51進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖8的(c)示出在I號(hào)1單元20-1和主體單元10之間的上行鏈路52傳輸?shù)臄?shù)據(jù)幀。圖8的(d)示出在I號(hào)1單元20-1和2號(hào)1單元20-2之間的下行鏈路51傳輸?shù)臄?shù)據(jù)幀。圖8的(e)示出在2號(hào)1單元20-2和I號(hào)1單元20_1之間的上行鏈路52傳輸?shù)臄?shù)據(jù)幀。
[0131]首先，在上位通信幀300到達(dá)，且其接收結(jié)束時(shí)，主體單元10經(jīng)由下行鏈路51發(fā)送WakeUP_frame402，來激活休眠狀態(tài)的上行鏈路52(接收部220a以及發(fā)送部220b)。即，主體單元10在應(yīng)該從1單元20取得數(shù)據(jù)的情況下，經(jīng)由下行鏈路51向1單元20發(fā)送用于激活上行鏈路52的指令(WakeUP_frame402)。該WakeUP_frame402通過組播或廣播發(fā)送。因此，如圖8的(b)以及(d)所示，在從主體單元10向1單元20-1傳送后，進(jìn)一步從1單元20-1向1單元20-2傳送。此外，在圖8中，傳送所需要的時(shí)間極短，由此忽視。
[0132]如圖8的(C)以及(e)所示,接收了 WakeUP_frame402的1單元20激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且發(fā)送準(zhǔn)備信號(hào)(training signal) 502,來向接近的主體單元10或1單元20的接收部220a或發(fā)送部220b通知自身單元存在。該準(zhǔn)備信號(hào)502基本上是沒有意義的雜音信號(hào)，用于向其他單元通知自身單元正在激活。即，1單元20對(duì)用于激活上行鏈路52的指令(WakeUP_frame402)進(jìn)行響應(yīng)，在預(yù)先決定的期間向上行鏈路52上發(fā)送虛擬信號(hào)。
[0133]接著，如圖8的(b)所示，主體單元10經(jīng)由下行鏈路51發(fā)送0UT_frame404。該0UT_frame404包括從上位通信幀取出的OUT數(shù)據(jù)。接收了 0UT_frame404的1單元20基于0UT_frame404含有的OUT數(shù)據(jù)，更新1模塊206的輸出值。
[0134]另外，主體單元10對(duì)特定的1單元20發(fā)送消息406。在該消息406為面向1單元20-1的消息的情況下，1單元20-1不將該消息406向下一級(jí)傳送(參照?qǐng)D8的(d))。
[0135]這樣，主體單元10緊接著用于激活上行鏈路52的指令(WakeUP_frame402)，經(jīng)由下行鏈路51向1單元20發(fā)送將要向1單元20交付的數(shù)據(jù)。
[0136]另一方面，各個(gè)1單元20，在準(zhǔn)備信號(hào)發(fā)送結(jié)束(準(zhǔn)備期間結(jié)束)時(shí)，開始向主體單元10傳送數(shù)據(jù)。例如，如果對(duì)1單元20-1賦予了發(fā)送權(quán)，則如圖8的(b)所示，1單元20-1向主體單元10發(fā)送消息504。
[0137]接著，各個(gè)10單元20執(zhí)行IN數(shù)據(jù)更新。即，各個(gè)1單元20取得輸入1模塊206的最新的狀態(tài)值，向主體單元10發(fā)送包括該最新的狀態(tài)值的IN_frame506。該IN_frame506從各個(gè)1單元20依次向主體單元10發(fā)送。
[0138]接收了 IN_frame506的主體單元10，在判斷為執(zhí)行了 OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新時(shí)，經(jīng)由下行鏈路51發(fā)送PoWerDoWn_frame408，使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)休眠。即，發(fā)揮主體控制部的功能的主體單元10，在經(jīng)由上行鏈路52從發(fā)揮從屬控制部的功能的1單元20發(fā)送數(shù)據(jù)的動(dòng)作結(jié)束時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame408)。
[0139]該上行鏈路52的休眠狀態(tài)持續(xù)至后續(xù)的上位通信幀到達(dá)為止。
[0140]如上所述，在第一實(shí)施方式中，主體單元10在經(jīng)由上行鏈路52從1單元20接收數(shù)據(jù)的動(dòng)作(IN數(shù)據(jù)更新)結(jié)束時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame)。
[0141]另外，1單元20使下行鏈路51保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路51從主體單兀10發(fā)送的指令(WakeUP_frame402/PowerDown_frame408)，使上行鏈路52成為激活
/非激活狀態(tài)。
[0142]<G.第一實(shí)施方式的變形例>
[0143]示出了在上述的第一實(shí)施方式中，在上行鏈路52激活后，在發(fā)送來自1單元20的消息504后，繼續(xù)發(fā)送IN_frame506的例子。但是，不需要一定發(fā)送消息504，另外，也不需要一定使消息504和IN_frame506連續(xù)發(fā)送。
[0144]在以下示出的第一實(shí)施方式的變形例中，說明了在不同的時(shí)機(jī)分別發(fā)送消息504以及IN_frame506的情況。
[0145]圖9是表示第一實(shí)施方式的變形例的遠(yuǎn)程1裝置3的通信順序的時(shí)序圖。在圖9中示出了每次上位通信幀300到達(dá)時(shí)，進(jìn)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新時(shí)的通信順序。在上位通信幀300即將到達(dá)之前，使上行鏈路52處于休眠狀態(tài)。
[0146]圖9的(a)示出在作為上位通信網(wǎng)絡(luò)的現(xiàn)場(chǎng)總線4傳輸?shù)臄?shù)據(jù)幀。圖9的(b)示出在主體單元10和I號(hào)1單元20-1之間的下行鏈路51傳輸?shù)臄?shù)據(jù)幀。圖9的(c)示出在I號(hào)1單元20-1和主體單元10之間的上行鏈路52傳輸?shù)臄?shù)據(jù)幀。圖9的(d)示出在I號(hào)1單元20-1和2號(hào)1單元20-2之間的下行鏈路51傳輸?shù)臄?shù)據(jù)幀。圖9的(e)示出在2號(hào)1單元20-2和I號(hào)1單元20-1之間的上行鏈路52傳輸?shù)臄?shù)據(jù)幀。
[0147]在圖9所示的通信順序中，在某個(gè)上位通信幀到達(dá)時(shí)，緊接其之后，不執(zhí)行IN數(shù)據(jù)更新，以配合后續(xù)的上位通信幀的到達(dá)時(shí)機(jī)的方式執(zhí)行IN數(shù)據(jù)更新，這一點(diǎn)與圖8所示的通信順序不同。
[0148]首先，在上位通信幀300到達(dá)且接收結(jié)束時(shí)，主體單元10經(jīng)由下行鏈路51發(fā)送WakeUP_frame402，激活休眠狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)。S卩，主體單元10在應(yīng)該從1單元20取得數(shù)據(jù)的情況下，經(jīng)由下行鏈路51向1單元20發(fā)送用于激活上行鏈路52的指令(WakeUP_frame402)。
[0149]如圖9的(C)以及(e)所示，接收了 WakeUP_frame402的1單元20,激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且發(fā)送準(zhǔn)備信號(hào)502，以向接近的主體單元10或1單元20的接收部220a或發(fā)送部220b通知自身單元存在。即，1單元20對(duì)用于激活上行鏈路52的指令(WakeUP_frame402)進(jìn)行響應(yīng)，在預(yù)先決定的期間向上行鏈路52上發(fā)送虛擬信號(hào)。
[0150]如圖9的(b)所示，主體單元10接著經(jīng)由下行鏈路51發(fā)送0UT_frame404。該0UT_frame404包括從上位通信幀取出的OUT數(shù)據(jù)。接收了 0UT_frame404的1單元20，基于0UT_frame404所包括的OUT數(shù)據(jù)，更新1模塊206的輸出值。另外，主體單元10向特定的1單元20發(fā)送消息406。
[0151]這樣，主體單元10緊接著用于激活上行鏈路52的指令(WakeUP_frame402)，經(jīng)由下行鏈路51向1單元20發(fā)送將要向1單元20交付的數(shù)據(jù)。
[0152]另一方面，各個(gè)1單元20，在準(zhǔn)備信號(hào)發(fā)送結(jié)束(準(zhǔn)備期間結(jié)束)時(shí)，開始向主體單元10傳送數(shù)據(jù)。例如,在對(duì)1單元20-1賦予發(fā)送權(quán)時(shí),如圖9的(b)所示，1單元20-1向主體單元10發(fā)送消息504。
[0153]接收了來自1單元20的消息504的主體單元10，經(jīng)由下行鏈路51發(fā)送PoWerDoWn_frame408，使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)暫時(shí)休眠。
[0154]之后，主體單元10以配合后續(xù)的上位通信幀的到達(dá)時(shí)機(jī)的方式，執(zhí)行IN數(shù)據(jù)更新。即，如圖9的(b)所示，主體單元10經(jīng)由下行鏈路51發(fā)送WakeUP_frame402,再次激活休眠狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)。如圖9的(c)以及(e)所示，接收了 WakeUP_frame402的1單元20，激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且發(fā)送準(zhǔn)備信號(hào)502。接著，各個(gè)1單元20執(zhí)行IN數(shù)據(jù)更新。即，各個(gè)1單元20取得輸入1模塊206的最新的狀態(tài)值，向主體單元10發(fā)送包括該最新的狀態(tài)值的IN_frame506。該IN_frame506從各個(gè)1單元20依次向主體單元10發(fā)送。
[0155]接收了 IN_frame506的主體單兀10經(jīng)由下行鏈路51發(fā)送PowerDown_frame408,再次使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)休眠。
[0156]該上行鏈路52的休眠狀態(tài)持續(xù)至后續(xù)的上位通信幀到達(dá)為止。
[0157]如上所述，在第一實(shí)施方式的變形例中，主體單元10在經(jīng)由上行鏈路52從1單元20發(fā)送完數(shù)據(jù)(OUT數(shù)據(jù)更新)時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame)。
[0158]另外，1單元20使下行鏈路51保持激活狀態(tài)，并且按照經(jīng)由下行鏈路51從主體單兀10發(fā)送的指令(WakeUP_frame402/PowerDown_frame408),使上行鏈路52成為激活/非激活狀態(tài)。
[0159]< H.第二實(shí)施方式>
[0160]在上述的第一實(shí)施方式及其變形例中，上行鏈路52盡可能保持休眠狀態(tài)。不存在在上行鏈路52保持為休眠狀態(tài)的情況下，在某個(gè)1單元20中發(fā)生一些現(xiàn)象時(shí)將其向主體單元10傳遞的手段。
[0161]因此，在第二實(shí)施方式中，說明對(duì)在某個(gè)1單元20出現(xiàn)中斷因素(事件)的情況進(jìn)行響應(yīng)，在主體單元10能夠執(zhí)行一些處理的結(jié)構(gòu)。
[0162]圖10是表示第二實(shí)施方式的遠(yuǎn)程1裝置3的連接結(jié)構(gòu)的示意圖。參照?qǐng)D10，在第二實(shí)施方式的遠(yuǎn)程1裝置3中追加了中斷用總線55，這一點(diǎn)與圖2所示的連接結(jié)構(gòu)不同。該中斷用總線55是用于向主體單元10傳輸在各1單元20發(fā)生的中斷因素的通信線路。
[0163]圖11是表示與在第二實(shí)施方式的遠(yuǎn)程1裝置3中安裝的中斷用總線55的傳送相關(guān)的邏輯電路的示意圖。參照?qǐng)D11，在第二實(shí)施方式中，各1單元20包括向中斷用總線55中插入的邏輯或電路(0R電路)。即，向該邏輯或電路的一個(gè)輸入端口輸入經(jīng)由中斷用總線55傳送的信號(hào)，向另一個(gè)輸入端口輸入表示在對(duì)應(yīng)的1單元20發(fā)生中斷因素的信號(hào)。另外，中斷用總線55的終端與主體單元10的內(nèi)部總線控制部130所具有的總線中斷輸入端口連接。通過采用這樣的結(jié)構(gòu)，向主體單元10輸入對(duì)在各個(gè)1單元20產(chǎn)生的中斷因素的邏輯或進(jìn)行表示的信息。即，即使在某個(gè)1單元20發(fā)生中斷因素，也會(huì)向主體單元10通知該發(fā)生情況。主體單元10能夠?qū)Ρ硎景l(fā)生該中斷因素的信號(hào)進(jìn)行響應(yīng)，按照事件進(jìn)行處理。
[0164]由于與上行鏈路52分開設(shè)置中斷用總線55，所以即使在上行鏈路52休眠的狀態(tài)下，也能夠檢測(cè)出在某個(gè)1單元20發(fā)生中斷因素。中斷用總線55只要能夠傳遞接通(ON)/斷開(OFF)的信號(hào)即可，因此不需要如內(nèi)部總線5那樣提高時(shí)鐘頻率(傳輸頻率)。因此，即使在設(shè)置中斷用總線55時(shí)，也能夠通過使上行鏈路52休眠實(shí)現(xiàn)低耗電化的效果。
[0165]圖12是表示第二實(shí)施方式的遠(yuǎn)程1裝置3的通信順序的時(shí)序圖。在圖12中假設(shè)了這樣的例子:若在某個(gè)1單元20發(fā)生中斷因素的事件經(jīng)由中斷用總線55傳遞，則主體單元10執(zhí)行中斷處理。
[0166]更具體地說，圖12所示的時(shí)序圖，與圖8所示的時(shí)序圖相比，中斷用總線55傳遞接通(ON)信號(hào)時(shí)的處理不同。因此，主要說明與這些相關(guān)的處理，不重復(fù)與圖8相同的處理的詳細(xì)說明。
[0167]如圖12所示，先行的上位通信幀到達(dá)，執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新，然后上行鏈路52變?yōu)樾菝郀顟B(tài)，之后，中斷用總線55傳遞接通(ON)信號(hào)。對(duì)該中斷用總線55傳遞接通(ON)信號(hào)的情況進(jìn)行響應(yīng)，在主體單元10中執(zhí)行中斷處理。作為該中斷處理的一個(gè)例子，經(jīng)由現(xiàn)場(chǎng)總線4按照事件向主處理裝置2通知信息。
[0168]與該中斷處理的執(zhí)行相對(duì)應(yīng)地，在1單元20中更新與中斷處理相關(guān)的IN數(shù)據(jù)以及OUT數(shù)據(jù)。以下，由于按照事件而進(jìn)行這些數(shù)據(jù)的更新，所以還稱為“隨時(shí)更新”。
[0169]更具體地說，在中斷用總線55傳遞被接通(ON)信號(hào)驅(qū)動(dòng)(參照?qǐng)D12的(d))時(shí)，主體單元10經(jīng)由下行鏈路51發(fā)送WakeUP_frame402，激活休眠狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)。S卩，主體單元10在應(yīng)該從1單元20取得數(shù)據(jù)的情況下，經(jīng)由下行鏈路51向1單元20發(fā)送用于激活上行鏈路52的指令(WakeUP_frame402)。
[0170]如圖12的(C)所示，接收了 WakeUP_frame402的1單元20，激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且發(fā)送準(zhǔn)備信號(hào)502。即，1單元20對(duì)用于激活上行鏈路52的指令(WakeUP_frame402)進(jìn)行響應(yīng)，在預(yù)先決定的期間向上行鏈路52發(fā)送虛擬信號(hào)。
[0171]接著，1單元20使用中斷幀向主體單元10發(fā)送消息510。另外，1單元20執(zhí)行IN數(shù)據(jù)的隨時(shí)更新動(dòng)作。即，1單元20取得與輸入1模塊206的特定的輸入相關(guān)的最新的狀態(tài)值，向主體單元10發(fā)送包括該最新的狀態(tài)值的IN_frame512。
[0172]另一方面，接收了 IN_frame512的主體單元10執(zhí)行OUT數(shù)據(jù)的隨時(shí)更新動(dòng)作。即，主體單元10經(jīng)由下行鏈路51發(fā)送包括與中斷處理相關(guān)的OUT數(shù)據(jù)的0UT_frame410，接著，發(fā)送PoWerDoWn_frame408，使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)再次休眠。
[0173]該上行鏈路52的休眠狀態(tài)持續(xù)至后續(xù)的上位通信幀到達(dá)為止。
[0174]如上所述，在第二實(shí)施方式中，主體單元10在經(jīng)由上行鏈路52從1單元20接收完數(shù)據(jù)(IN數(shù)據(jù)更新)時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame)。如圖12所示,主體單元10周期性地及/或按照事件產(chǎn)生用于激活上行鏈路52的指令(PowerDown_frame)。
[0175]另外，1單元20使下行鏈路51保持激活狀態(tài)，并且按照經(jīng)由下行鏈路51從主體單兀10發(fā)送的指令(WakeUP_frame402/PowerDown_frame408)，使上行鏈路52成為激活/非激活狀態(tài)。
[0176]< 1.第三實(shí)施方式>
[0177]在第三實(shí)施方式中例示了在主體控制部和從屬控制部之間以一種命令/響應(yīng)方式進(jìn)行數(shù)據(jù)交換的結(jié)構(gòu)。在第三實(shí)施方式中，即使在從屬控制部接收WakeUP_frame而被激活的情況下，也不向上行鏈路52發(fā)送虛擬信號(hào)。代替于此，在從主體控制部正確地接收了一些命令(指令)的情況下，從屬控制部回復(fù)肯定響應(yīng)(ACK acknowledgement)。通過采用這樣的方式，能夠可靠地進(jìn)行預(yù)先決定的通信順序(程序)。
[0178]圖13是表示第三實(shí)施方式的遠(yuǎn)程1裝置3的通信順序的時(shí)序圖。在圖13中作為一個(gè)例子示出上述圖10所示第二實(shí)施方式的遠(yuǎn)程1裝置3中的通信順序。更具體地說，與上述第二實(shí)施方式相同，在圖13中假設(shè)了這樣的例子:若在某個(gè)1單元20發(fā)生中斷因素的事件經(jīng)由中斷用總線55傳遞，則主體單元10執(zhí)行中斷處理。S卩，在圖13所示的時(shí)序圖中示出了這樣的例子:每次上位通信幀300到達(dá)，周期性地執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新，并且由于產(chǎn)生中斷因素而按照事件傳送消息。
[0179]參照?qǐng)D13的(a)，首先，在上位通信幀300到達(dá)，并且其接收結(jié)束時(shí)，主體單元10經(jīng)由下行鏈路51發(fā)送WakeUP_frame402(參照?qǐng)D13的(b))，激活休眠狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)(參照?qǐng)D13的(c))。S卩，主體單元10在應(yīng)該從1單元20取得數(shù)據(jù)時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于激活上行鏈路52的指令(WakeUP_frame402)。
[0180]如圖13的(C)所示，接收了 WakeUP_frame402的1單元20，激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且向主體單元10發(fā)送作為肯定響應(yīng)的ACK522。如圖13的(b)所示，接收了 ACK522的主體單元10經(jīng)由下行鏈路51發(fā)送0UT_frame404。接著，主體單元10經(jīng)由下行鏈路51向1單元20發(fā)送用于執(zhí)行IN數(shù)據(jù)更新的 TRG_frame (IN) 420。
[0181]如圖13的(C)所示，接收了 TRG_frame (IN) 420的1單元20取得輸入1模塊206的最新的狀態(tài)值，向主體單元10發(fā)送包括該最新的狀態(tài)值的IN_frame506。
[0182]如圖13的(b)所示，接收了 IN_frame506的主體單元10在判斷為執(zhí)行了 OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新時(shí),經(jīng)由下行鏈路51發(fā)送PowerDown_frame408,使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)休眠。
[0183]此后，在中斷用總線55被接通(ON)信號(hào)驅(qū)動(dòng)(參照?qǐng)D13的(d))時(shí)，主體單元10經(jīng)由下行鏈路51發(fā)送WakeUP_frame402，激活休眠狀態(tài)的上行鏈路52(接收部220a以及發(fā)送部220b)。S卩，主體單元10在應(yīng)該從1單元20取得數(shù)據(jù)的情況下，經(jīng)由下行鏈路51向1單元20發(fā)送用于激活上行鏈路52的指令(WakeUP_frame402)。
[0184]如圖13的(C)所示，接收了 WakeUP_frame402的1單元20，激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且向主體單元10發(fā)送作為肯定響應(yīng)的ACK522。如圖13(b)所示，接收了 ACK522的主體單元10經(jīng)由下行鏈路51發(fā)送消息406。接著，主體單元10經(jīng)由下行鏈路51向1單元20發(fā)送用于要求來自1單元 20 的消息 504 的 TRG_frame (MSG) 424。接收了 TRG_frame (MSG) 424 的 1 單元 20 向主體單元10發(fā)送消息504(參照?qǐng)D13的(C))。
[0185]接收了消息504的主體單元10在判斷消息傳送完成時(shí)，經(jīng)由下行鏈路51發(fā)送PowerDown_frame408 (參照?qǐng)D13的(b))，使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)再次休眠。
[0186]這樣，發(fā)揮主體控制部的功能的主體單元10在經(jīng)由上行鏈路52從發(fā)揮從屬控制部的功能的1單元20發(fā)送數(shù)據(jù)結(jié)束時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame408)。
[0187]該上行鏈路52的休眠狀態(tài)持續(xù)至后續(xù)的上位通信幀到達(dá)為止。
[0188]如上所述，在第三實(shí)施方式中，主體單元10在經(jīng)由上行鏈路52從1單元20接收數(shù)據(jù)(IN數(shù)據(jù)更新)結(jié)束時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame)。如圖13所示,主體單元10周期性地及/或按照事件產(chǎn)生用于激活上行鏈路52的指令(PowerDown_frame)。
[0189]另外，1單元20使下行鏈路51保持激活狀態(tài)，并且按照經(jīng)由下行鏈路51從主體單兀10發(fā)送的指令(WakeUP_frame402/PowerDown_frame408)，使上行鏈路52成為激活/非激活狀態(tài)。
[0190]<J.第四實(shí)施方式>
[0191]在上述的第一實(shí)施方式?第三實(shí)施方式中，例示了遠(yuǎn)程1裝置3的內(nèi)部總線5的通信順序，但是還能夠適用于主處理裝置2的內(nèi)部總線5。以下，說明主處理裝置2的內(nèi)部總線5的通信順序。
[0192]在主處理裝置2的內(nèi)部總線5上也能夠執(zhí)行與遠(yuǎn)程1裝置3的內(nèi)部總線5相同的通信順序，但在主處理裝置2中，以CPU單元40的用戶程序的執(zhí)行時(shí)機(jī)為基準(zhǔn)執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新，這一點(diǎn)不同。
[0193]參照?qǐng)D5說明了第四實(shí)施方式的主處理裝置2的連接結(jié)構(gòu)，因此不重復(fù)相同的說明。另外，參照?qǐng)D6說明了主處理裝置2的CPU單元40的硬件結(jié)構(gòu)，因此不重復(fù)相同的說明。
[0194]圖14是表示第四實(shí)施方式的主處理裝置2的通信順序的時(shí)序圖。在圖14中示出了每次通過CPU單元40執(zhí)行完用戶程序800，執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新時(shí)的通信順序。因此，按照每用戶程序800的執(zhí)行周期即PLC運(yùn)算周期T2，反復(fù)執(zhí)行圖14所示的通信順序。在該用戶程序800即將被執(zhí)行前以及執(zhí)行中，使上行鏈路52處于休眠狀態(tài)。
[0195]圖14的(a)示出了通過CPU單元40執(zhí)行程序的狀態(tài)。圖14的(b)示出了在CPU單元40和I號(hào)1單元20-1之間的下行鏈路51上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖14的(c)示出了在I號(hào)1單元20-1和CPU單元40之間的上行鏈路52上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖14的(d)示出了在I號(hào)1單元20-1和2號(hào)1單元20-2之間的下行鏈路51上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖14的(e)示出了在2號(hào)1單元20-2和I號(hào)1單元20_1之間的上行鏈路52上進(jìn)行傳輸?shù)臄?shù)據(jù)中貞。
[0196]首先，如圖14的(a)所示，在通過CPU單元40執(zhí)行完用戶程序時(shí)，如圖14的(b)所示，CPU單元40經(jīng)由下行鏈路51發(fā)送WakeUP_frame402。即，發(fā)揮主體控制部的功能的CPU單元40在應(yīng)該從1單元20取得數(shù)據(jù)時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于激活上行鏈路52的指令(WakeUP_frame402)。
[0197]如圖14的(C)以及(e)所示，接收了 WakeUP_frame402的1單元20激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且發(fā)送準(zhǔn)備信號(hào)502，來向接近的CPU單元40或1單元20的接收部220a或發(fā)送部220b通知自身單元存在。即，1單元20對(duì)用于激活上行鏈路52的指令(WakeUP_frame402)進(jìn)行響應(yīng)，在整個(gè)預(yù)先決定的期間內(nèi)向上行鏈路52上發(fā)送虛擬信號(hào)。
[0198]接著，如圖14的(b)所示，CPU單元40經(jīng)由下行鏈路51發(fā)送0UT_frame404。該0UT_frame404包括通過執(zhí)行用戶程序而得到的計(jì)算結(jié)果等的OUT數(shù)據(jù)。接收了 0UT_frame404的1單元20基于0UT_frame404所含有的OUT數(shù)據(jù)，更新1模塊206的輸出值。
[0199]另外，如圖14的(b)所示，CPU單元40向特定的1單元20發(fā)送消息406。
[0200]這樣，CPU單元40緊接著用于激活上行鏈路52的指令(WakeUP_frame402)，經(jīng)由下行鏈路51向1單元20發(fā)送將要向1單元20交付的數(shù)據(jù)。
[0201]另一方面，各個(gè)1單元20，在準(zhǔn)備信號(hào)發(fā)送結(jié)束(準(zhǔn)備期間結(jié)束)時(shí)，開始向CPU單元40傳送數(shù)據(jù)。例如，在對(duì)1單元20-1賦予發(fā)送權(quán)時(shí)，如圖14的(b)所示，1單元20-1向CPU單元40發(fā)送消息504。
[0202]接著，各個(gè)1單元20執(zhí)行IN數(shù)據(jù)更新。即，各個(gè)1單元20取得輸入1模塊206的最新的狀態(tài)值，如圖14的(c)以及(e)所示，向CPU單元40發(fā)送包括該最新的狀態(tài)值的 IN_frame506。
[0203]接收了 IN_frame506的CPU單元40，在判斷為執(zhí)行完OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新時(shí)，經(jīng)由下行鏈路51發(fā)送PoWerDoWn_frame408，使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)休眠。
[0204]該上行鏈路52的休眠狀態(tài)持續(xù)至下一次的PLC運(yùn)算周期開始。
[0205]能夠代替圖14所示的通信順序，采用上述的圖9所示的通信順序。即，可以在激活上行鏈路52后，分別單獨(dú)從1單元20發(fā)送消息504和發(fā)送IN_frame506。
[0206]如上所述，在第四實(shí)施方式中，CPU單元40在經(jīng)由上行鏈路52從1單元20接收數(shù)據(jù)的動(dòng)作(IN數(shù)據(jù)更新)結(jié)束時(shí)，經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為非激活狀態(tài)的指令(PowerDown_frame)。
[0207]另外，1單元20使下行鏈路51保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路51從CPU單兀40發(fā)送的指令(WakeUP_frame402/PowerDown_frame408),使上行鏈路52成為激活/非激活狀態(tài)。
[0208]< K.第五實(shí)施方式>
[0209]在上述的第四實(shí)施方式中，說明了內(nèi)部總線5由I個(gè)通道(I個(gè)下行鏈路51以及I個(gè)上行鏈路52)構(gòu)成的例子。相對(duì)于此，在第五實(shí)施方式中，說明內(nèi)部總線5由多個(gè)通道構(gòu)成的例子。
[0210]圖15是表示第五實(shí)施方式的主處理裝置2#的連接結(jié)構(gòu)的示意圖。參照?qǐng)D15，在第五實(shí)施方式的主處理裝置2#中，除了下行鏈路51以及上行鏈路52之外，還追加了下行鏈路53以及上行鏈路54，這一點(diǎn)與圖5所示的連接結(jié)構(gòu)相比不同。在以下的說明中，為了方便，將下行鏈路51以及上行鏈路52稱為第一通道(Ich)，將下行鏈路53以及上行鏈路54稱為第二通道(2ch)。即，第五實(shí)施方式的通信線路包括用于從發(fā)揮主體控制部的功能的CPU單元40向發(fā)揮從屬控制部的功能的1單元20傳輸數(shù)據(jù)的2個(gè)下行鏈路51、53和用于從1單元20向CPU單元40傳輸數(shù)據(jù)的2個(gè)上行鏈路52、54。
[0211 ] 在這樣通過多個(gè)通道構(gòu)成內(nèi)部總線5的同時(shí)，各個(gè)1單元20#_1，20#_2，20#_3還包括第二通道用的接收部(RX) 230a、240a以及發(fā)送部(TX) 230b、240b。其它的結(jié)構(gòu)在上面已經(jīng)描述，因此不反復(fù)說明詳細(xì)的結(jié)構(gòu)。
[0212]在第五實(shí)施方式中，并用第一通道以及第二通道，進(jìn)行數(shù)據(jù)通信。此時(shí)，在各個(gè)通道中，上行鏈路52、54盡可能被保持為休眠狀態(tài)。另外，CPU單元40#經(jīng)由第一通道的下行鏈路51發(fā)送用于使第一通道的上行鏈路52成為激活/非激活狀態(tài)的指令，經(jīng)由第二通道的下行鏈路53發(fā)送用于使第二通道的上行鏈路54成為激活/非激活狀態(tài)的指令。
[0213]通過使內(nèi)部總線5多通道化，能夠使內(nèi)部總線5的數(shù)據(jù)通信的速度變?yōu)槎啾丁?br> [0214]圖16是表示第五實(shí)施方式的主處理裝置2#的通信順序的時(shí)序圖。在圖16中示出了使用2個(gè)通道并列進(jìn)行周期性的OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新的情況。每PLC運(yùn)算周期T2，反復(fù)執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新。在第五實(shí)施方式中，在OUT數(shù)據(jù)更新中，1單元20#在成功接收了包括OUT數(shù)據(jù)的0UT_frame時(shí)，向CPU單元40#回復(fù)肯定響應(yīng)(ACK)。
[0215]在即將開始執(zhí)行用戶程序800前，使上行鏈路52以及54處于休眠狀態(tài)。
[0216]圖16的(a)示出了通過CPU單元40#執(zhí)行程序的狀態(tài)。圖16的(b)示出了在CPU單元40#和1單元20#之間的下行鏈路51 (第一通道)上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖16的(c)示出了在1單元20#和CPU單元40#之間的上行鏈路52 (第一通道)上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖16的(d)示出了在CPU單元40#和1單元20#之間的下行鏈路53 (第二通道)上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。圖16的(e)示出了在1單元20#和CPU單元40#之間的上行鏈路54(第二通道)上進(jìn)行傳輸?shù)臄?shù)據(jù)幀。
[0217]首先，在通過CPU單元40#執(zhí)行完用戶程序800時(shí)，如圖16的(b)所示，CPU單元40#經(jīng)由第一通道的下行鏈路51發(fā)送WakeUP_frame402，激活休眠狀態(tài)的第一通道的上行鏈路52 (接收部220a以及發(fā)送部220b)。同時(shí)，如圖16的(d)所示，CPU單元40#經(jīng)由第二通道的下行鏈路53發(fā)送WakeUP_frame602，激活休眠狀態(tài)的第二通道的上行鏈路54 (接收部240a以及發(fā)送部240b)。
[0218]BP, CPU單元40#在應(yīng)該從1單元20#取得數(shù)據(jù)的情況下，經(jīng)由下行鏈路51以及53分別向1單元20#發(fā)送用于激活上行鏈路52以及54的指令(WakeUP_frame402以及604)。
[0219]接著，如圖16的(C)所示，接收WakeUP_frame402的1單元20#，激活其接收部220a以及發(fā)送部220b，并且發(fā)送準(zhǔn)備信號(hào)502，來向接近的CPU單元40#或1單元20#的接收部220a或發(fā)送部220b通知自身單元存在。同時(shí)，如圖16的(e)所示，接收了 WakeUP_frame602的1單元20#，激活其接收部240a以及發(fā)送部240b，并且發(fā)送準(zhǔn)備信號(hào)702，來向接近的CPU單元40#或1單元20#的接收部240a或發(fā)送部240b通知自身單元存在。
[0220]即，1單元20#對(duì)用于激活上行鏈路52以及54的指令(WakeUP_frame402)進(jìn)行響應(yīng)，在預(yù)先決定的期間分別向上行鏈路52以及54發(fā)送虛擬信號(hào)。
[0221]如圖16的(b)所示，CPU單元40#接著經(jīng)由第一通道的下行鏈路51發(fā)送0UT_frame404,并且經(jīng)由第二通道的下行鏈路53發(fā)送0UT_frame604。
[0222]接收了 0UT_frame404的1單元20#,基于0UT_frame404所包括的OUT數(shù)據(jù)，更新1模塊206的輸出值。同時(shí)，接收了 0UT_frame604的1單元20#,基于0UT_frame604所包括的OUT數(shù)據(jù)，更新1模塊206的輸出值。
[0223]接著，如圖16的(C)以及(e)所示，1單元20#向CPU單元40#分別發(fā)送ACK520以及SCK720。如圖16的(b)所示，接受了 ACK520的CPU單元40#經(jīng)由第一通道的下行鏈路51發(fā)送PoWerDoWn_frame408，使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)暫時(shí)休眠。同時(shí)，如圖16的(d)所示，接受了 ACK720的CPU單元40#經(jīng)由第二通道的下行鏈路53發(fā)送PoWerDoWn_frame608，使激活狀態(tài)的上行鏈路54 (接收部240a以及發(fā)送部240b)暫時(shí)休眠。
[0224]此后，CPU單元40#執(zhí)行IN數(shù)據(jù)更新，從而來得及使后續(xù)的上位通信幀的到達(dá)。即，如圖16的(b)所示，CPU單元40#經(jīng)由第一通道的下行鏈路51發(fā)送WakeUP_frame402，再次激活休眠狀態(tài)的第一通道的上行鏈路52 (接收部220a以及發(fā)送部220b)。同時(shí)，如圖16的(d)所示，CPU單元40#經(jīng)由第二通道的下行鏈路53發(fā)送WakeUP_frame602，再次激活休眠狀態(tài)的第二通道的上行鏈路54 (接收部240a以及發(fā)送部240b)。
[0225]如圖16的(C)所示，接收了 WakeUP_frame402的1單元20#再次激活其接收部220a以及發(fā)送部220b，并且發(fā)送準(zhǔn)備信號(hào)502。同時(shí)，如圖16的(e)所示，接收了 WakeUP_frame602的1單元20#激活其接收部240a以及發(fā)送部240b，并且發(fā)送準(zhǔn)備信號(hào)702，來向接近的CPU單元40#或1單元20#的接收部240a或發(fā)送部240b通知自身單元存在。
[0226]另外，如圖16的(b)以及(d)所示，CPU單元40#經(jīng)由第一通道的下行鏈路51向1單元20#發(fā)送用于請(qǐng)求IN數(shù)據(jù)的TRG_frame (IN) 420，并且經(jīng)由第二通道的下行鏈路53向1單元20#發(fā)送用于請(qǐng)求IN數(shù)據(jù)的TRG_frame(IN)620。
[0227]分別接收了 TRG_frame (IN) 420以及620的1單元20#，分別執(zhí)行對(duì)應(yīng)的IN數(shù)據(jù)更新動(dòng)作。S卩，1單元20#取得輸入1模塊206的最新的狀態(tài)值，向CPU單元40#發(fā)送包括該最新的狀態(tài)值的IN_frame530以及730。
[0228]接收了 IN_frame506的CPU單元40#，經(jīng)由第一通道的下行鏈路51發(fā)送PowerDown_frame408,再次使激活狀態(tài)的第一通道的上行鏈路52 (接收部220a以及發(fā)送部220b)休眠。同時(shí)，接收了 IN_frame706的CPU單元40#，經(jīng)由第二通道的下行鏈路53發(fā)送PowerDown_frame608,再次使激活狀態(tài)的第二通道的上行鏈路54 (接收部240a以及發(fā)送部240b)休眠。
[0229]如上所述，在第五實(shí)施方式中，作為通信線路的內(nèi)部總線5包括用于從作為主體控制部的CPU單元40#向作為從屬控制部的1單元20傳輸數(shù)據(jù)的下行鏈路51以及53和用于從1單元20向CPU單元40#傳輸數(shù)據(jù)的上行鏈路52以及54。1單元20將下行鏈路51以及53都保持為激活狀態(tài)，并且按照經(jīng)由上行鏈路52或54從CPU單元40#發(fā)送的指令，使對(duì)應(yīng)的上行鏈路成為激活/非激活狀態(tài)。
[0230]在第五實(shí)施方式中，CPU單元40#經(jīng)由下行鏈路51、53分別向1單元20#發(fā)送用于使第二通道的下行鏈路53以及上行鏈路54成為激活/非激活狀態(tài)的指令(WakeUP_frame402>604/PowerDown_frame408>608)。如圖 16 所不，CPU 單兀 40# 周期性及 / 或按照事件產(chǎn)生用于激活上行鏈路52、54的指令(PowerDown_frame)。
[0231]另外，1單元20#將下行鏈路51保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路51而從 CPU 單兀 40# 發(fā)送來的指令(WakeUP_frame402、604/PowerDown_frame408、608),使上行鏈路52、54成為激活/非激活狀態(tài)。
[0232]< L.第六實(shí)施方式>
[0233]在上述的第四實(shí)施方式中，上行鏈路52盡可能被保持為休眠狀態(tài)。不存在在上行鏈路52保持為休眠狀態(tài)的情況下，在某個(gè)1單元20發(fā)生一些事件時(shí)，將其向CPU單元40傳遞的手段。
[0234]因此，在第六實(shí)施方式中，說明這樣的結(jié)構(gòu):對(duì)在某個(gè)1單元20出現(xiàn)中斷因素(事件)的情況進(jìn)行響應(yīng)，能夠在CPU單元40執(zhí)行一些處理。
[0235]圖17是表示第六實(shí)施方式的主處理裝置2的連接結(jié)構(gòu)的示意圖。參照?qǐng)D17，在第六實(shí)施方式的主處理裝置2中追加了 IRQ(Interrupt Request:中斷請(qǐng)求)總線56,這一點(diǎn)與圖5所示連接結(jié)構(gòu)相比不同。該IRQ總線56是用于向CPU單元40傳輸在各1單元20發(fā)生的中斷的通信線路。在某個(gè)1單元20發(fā)生中斷時(shí)，向CPU單元40通知表示中斷的特定的IRQ。CPU單元40能夠響應(yīng)該IRQ的輸入，按照事件執(zhí)行處理。
[0236]圖18是表示第六實(shí)施方式的主處理裝置2的通信順序的時(shí)序圖。在圖18中假設(shè)了這樣的例子:若經(jīng)由IRQ總線56傳遞在某個(gè)1單元20發(fā)生中斷的情況，則CPU單元40執(zhí)行中斷處理。
[0237]更具體地說，對(duì)于圖18所示的時(shí)序圖，CPU單元40不按照事件執(zhí)行預(yù)先被編為程序的消息處理810以及中斷處理820，而是通過經(jīng)由IRQ總線56通知中斷情況，執(zhí)行中斷處理，這一點(diǎn)與圖16所示的時(shí)序圖相比不同。因此，主要說明與此相關(guān)的處理，不反復(fù)詳細(xì)說明與圖16相同的處理。
[0238]如圖18所示，在CPU單元40中對(duì)執(zhí)行完用戶程序800進(jìn)行響應(yīng)，執(zhí)行OUT數(shù)據(jù)更新以及IN數(shù)據(jù)更新，在上行鏈路52變?yōu)樾菝郀顟B(tài)后，經(jīng)由IRQ總線56輸入中斷狀態(tài)。CPU單元40對(duì)經(jīng)由該IRQ總線56輸入了中斷的狀態(tài)進(jìn)行響應(yīng)，執(zhí)行與IRQ相關(guān)的中斷輸入處理822，并且執(zhí)行指定的中斷處理824。
[0239]與該中斷輸入處理822的執(zhí)行相對(duì)應(yīng)地，在CPU單元40和特定的1單元20之間執(zhí)行隨時(shí)更新。更具體地說，如果經(jīng)由IRQ總線56輸入了中斷狀態(tài)(參照?qǐng)D18的(d))，則CPU單元40經(jīng)由下行鏈路51發(fā)送WakeUP_frame402，激活休眠狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)。
[0240]如圖18的(C)所示，接收了 WakeUP_frame402的1單元20，激活其接收部220a以及發(fā)送部220b (圖4所示的DES222、循環(huán)部224以及SER226)，并且發(fā)送準(zhǔn)備信號(hào)502，來向接近的CPU單元40或1單元20的接收部220a或發(fā)送部220b通知自身單元存在。
[0241]接著，如圖18的(b)所示，CPU單元40經(jīng)由下行鏈路51向1單元20發(fā)送用于請(qǐng)求來自 1 單元 20 的消息 504 的 TRG_frame (MSG) 424。接收了 TRG_frame (MSG) 424 的 1單元20向CPU單元40發(fā)送消息504 (參照?qǐng)D18的(c))。
[0242]接收了消息504的CPU單元40，在判斷完成消息傳送時(shí)，經(jīng)由下行鏈路51發(fā)送PowerDown_frame408 (參照?qǐng)D18的(b))，再次使激活狀態(tài)的上行鏈路52 (接收部220a以及發(fā)送部220b)休眠。
[0243]如上所述，在第六實(shí)施方式中，CPU單元40經(jīng)由下行鏈路51向1單元20發(fā)送用于使上行鏈路52成為激活/非激活狀態(tài)的指令(WakeUP_frame402)。如圖18所示，CPU單元40周期性及/或按照事件產(chǎn)生用于激活上行鏈路52的指令(PowerDown_frame)。
[0244]另外，1單元20將下行鏈路51保持為激活狀態(tài)，并且按照經(jīng)由下行鏈路51從主體單兀10發(fā)送的指令(WakeUP_frame402/PowerDown_frame408)，使上行鏈路52成為激活/非激活狀態(tài)。
[0245]<M.第五實(shí)施方式的轉(zhuǎn)用例>
[0246]在第一實(shí)施方式?第三實(shí)施方式所示的遠(yuǎn)程1裝置中，能夠轉(zhuǎn)用在上述的第五實(shí)施方式中說明的由多個(gè)通道構(gòu)成的內(nèi)部總線5的結(jié)構(gòu)。
[0247]圖19是表示第五實(shí)施方式的轉(zhuǎn)用例的遠(yuǎn)程1裝置的連接結(jié)構(gòu)的示意圖。如圖19所示，在本轉(zhuǎn)用例的遠(yuǎn)程1裝置3#中，除了具有下行鏈路51以及上行鏈路52之外，還追加了下行鏈路53以及上行鏈路54，這一點(diǎn)與圖2所示的連接結(jié)構(gòu)相比不同。第五實(shí)施方式的轉(zhuǎn)用例的通信線路，包括用于從發(fā)揮主體控制部的功能的主體單元10#向發(fā)揮從屬控制部的功能的1單元20#傳輸數(shù)據(jù)的2個(gè)下行鏈路51、53和用于從1單元20#向主體單元10#傳輸數(shù)據(jù)的2個(gè)上行鏈路52、54。
[0248]伴隨這樣通過多個(gè)通道構(gòu)成內(nèi)部總線5，各個(gè)1單元20#-1、20#-2、20#_3還包括第二通道用的接收部(RX)230a、240a以及發(fā)送部(TX) 230b、240b。
[0249]其它的結(jié)構(gòu)以及通信順序等通過上面描述，由此，不反復(fù)詳細(xì)說明。
[0250]< N.其它的方式>
[0251]下面示出了除了上述的第一實(shí)施方式?第六實(shí)施方式以外，或通過組合第一實(shí)施方式?第六實(shí)施方式，能夠進(jìn)一步降低耗電量的結(jié)構(gòu)。
[0252]〈〈nl:下行鏈路的一部分休眠>>
[0253]在上述的第一實(shí)施方式?第六實(shí)施方式中，基本上將下行鏈路保持為激活狀態(tài)。但是，本實(shí)施方式的內(nèi)部總線5典型地采用設(shè)備彼此通過菊花鏈連接的結(jié)構(gòu)，因此可以使各1單元的下一級(jí)側(cè)(發(fā)送部)休眠動(dòng)作。即，由于從前一級(jí)側(cè)傳輸各種指令、數(shù)據(jù)，所以只要僅使得用于接收來自前一級(jí)側(cè)的信號(hào)的接收部保持激活狀態(tài)，就能夠檢測(cè)出發(fā)送了一些指令、數(shù)據(jù)的情況。響應(yīng)該檢測(cè)得到的情況，激活下一級(jí)側(cè)的發(fā)送部，這樣能夠易于恢復(fù)本來的狀態(tài)。
[0254]圖20是用于說明本發(fā)明的某個(gè)實(shí)施方式的用于實(shí)現(xiàn)低耗電化的方法的圖。圖20的(a)示出了下行鏈路51以及上行鏈路52處于激活的狀態(tài)，圖20的(b)示出了下行鏈路51的一部分休眠，并且上行鏈路52休眠的狀態(tài)。
[0255]如圖20的(b)所示，在各個(gè)1單元20中，僅下行鏈路51的接收部210a動(dòng)作，監(jiān)視是否從前一級(jí)側(cè)接收數(shù)據(jù)幀。在主體單元10經(jīng)由下行鏈路51發(fā)送一些數(shù)據(jù)幀時(shí)，首先，該數(shù)據(jù)幀被I號(hào)1單元20-1的接收部210a接收。在1單元20_1從主體單元10接收了數(shù)據(jù)幀時(shí)，發(fā)送部210b開始動(dòng)作，向后一級(jí)的1單元20-1再次送出(轉(zhuǎn)發(fā))接收的數(shù)據(jù)幀。各個(gè)1單元20進(jìn)行以下的相同的動(dòng)作，來恢復(fù)本來的狀態(tài)。
[0256]另外，在來自主體單元10的數(shù)據(jù)幀為針對(duì)上行鏈路52的WakeUP_frame的情況下，各個(gè)1單元20使上行鏈路52的接收部220a以及發(fā)送部220b開始動(dòng)作。
[0257]通過這樣的步驟，能夠像圖10的(a)所示的本來的動(dòng)作狀態(tài)恢復(fù)。
[0258]此外，圖20作為典型例子示出了適用于遠(yuǎn)程1裝置3的內(nèi)部總線5時(shí)的動(dòng)作，但是能夠同樣適用于主處理裝置2的內(nèi)部總線5。
[0259]?n2 =WakeUP 總線的利用 >>
[0260]在上述的第一實(shí)施方式?第六實(shí)施方式中，示出了經(jīng)由下行鏈路發(fā)送用于使上行鏈路成為激活/非激活狀態(tài)的指令的結(jié)構(gòu)的例子，但是可以設(shè)置用于發(fā)送這些指令的專用的電路(總線)。通過采用這樣的結(jié)構(gòu)，能夠以更高的自由度對(duì)1單元20的發(fā)送部以及接收部的激活/非激活進(jìn)行控制。例如，能夠采用圖21以及圖22所示的結(jié)構(gòu)。
[0261]圖21以及圖22是用于說明本發(fā)明的某個(gè)實(shí)施方式實(shí)現(xiàn)低耗電化的方法的圖。更具體地說，在圖21以及圖22中示出了在主體單元10和多個(gè)1單元20之間配置激活總線(下面僅稱為“WakeUP總線”)57的結(jié)構(gòu)。經(jīng)由該WakeUP總線57，從主體單元10向各1單元20發(fā)送用于激活休眠狀態(tài)的發(fā)送部以及/或接收部的指令。利用這樣的WakeUP總線57，能夠從如圖21的(b)所示的下行鏈路51以及上行鏈路52都休眠的狀態(tài)，如圖21的(a)所示，激活下行鏈路51以及上行鏈路52。
[0262]或者，如圖22的(b)所示，可以將下行鏈路51保持為激活狀態(tài)，并且使下行鏈路51休眠。在圖22的(b)所示的狀態(tài)下，適于各個(gè)1單元20獨(dú)自發(fā)送(不存在來自主體單元10的指示)IN數(shù)據(jù)的情況。
[0263]能夠利用WakeUP總線57容易地從圖22的(b)所示的狀態(tài)恢復(fù)至圖22的(a)所示的狀態(tài)。
[0264]此外，在圖21以及圖22中作為典型例子示出適用于遠(yuǎn)程1裝置3的內(nèi)部總線5時(shí)的動(dòng)作，但是同樣能夠適用于主處理裝置2的內(nèi)部總線5。
[0265]<0.優(yōu)點(diǎn) >
[0266]根據(jù)本實(shí)施方式，在由經(jīng)由內(nèi)部總線5通過菊花鏈連接的主體控制部(主體單元10/CPU單元40)和I個(gè)以上的1單元20構(gòu)成的PLC系統(tǒng)中，能夠降低耗電量。
[0267]應(yīng)該考慮本次公開的實(shí)施方式的所有的點(diǎn)為示例，不用于進(jìn)行限制。本發(fā)明的保護(hù)范圍不由上述說明表示，而由權(quán)利要求書表示，包括與權(quán)利要求書相等的意義以及范圍內(nèi)的所有的變更。
[0268]附圖標(biāo)記說明
[0269]IPLC系統(tǒng)，2主處理裝置，3遠(yuǎn)程1裝置，4現(xiàn)場(chǎng)總線，5內(nèi)部總線，10主體單元，12、42通信模塊，2010單元，30電源單元，40CPU單元，51,53下行鏈路，52,54上行鏈路，55中斷用總線，56IRQ總線，57WakeUP總線，100,150,200處理器，110現(xiàn)場(chǎng)總線控制部，112,210a,220a、230a、240a 接收部，114、210b、220b、230b、240b 發(fā)送部，120 上位通信控制器，122 存儲(chǔ)控制器，124FIF0存儲(chǔ)器，126,203接收緩存器，128,204發(fā)送緩存器，130內(nèi)部總線控制部，132內(nèi)部總線通信控制器，142發(fā)送電路，144接收電路，152主存儲(chǔ)器，154,208非易失性存儲(chǔ)器，156用戶程序，160存儲(chǔ)部，162、202共用存儲(chǔ)器，164接收存儲(chǔ)器，166發(fā)送存儲(chǔ)器，206模塊，212、222DES，214,224循環(huán)部，216、226SER，230接收處理部，232解碼部，234CRC校驗(yàn)部，240發(fā)送處理部，242CRC生成部，244編碼部，250總線，300上位通信幀。
【權(quán)利要求】
1.一種控制裝置，構(gòu)成控制系統(tǒng)的至少一部分，其特征在于， 具有: 主體控制部， 經(jīng)由通信線路而與所述主體控制部連接的至少I個(gè)從屬控制部； 所述通信線路包括: 用于從所述主體控制部向所述從屬控制部傳輸數(shù)據(jù)的下行鏈路， 用于從所述從屬控制部向所述主體控制部傳輸數(shù)據(jù)的上行鏈路； 所述主體控制部包括: 第一電路，其用于，在經(jīng)由所述上行鏈路從所述從屬控制部發(fā)送完數(shù)據(jù)時(shí)，經(jīng)由所述下行鏈路向所述從屬控制部發(fā)送用于使所述上行鏈路成為非激活狀態(tài)的指令， 第二電路，其用于，在應(yīng)該從所述從屬控制部取得數(shù)據(jù)時(shí)，經(jīng)由所述下行鏈路向所述從屬控制部發(fā)送用于激活所述上行鏈路的指令； 所述從屬控制部包括第三電路，該第三電路用于，將所述下行鏈路保持為激活狀態(tài)，并且按照經(jīng)由所述下行鏈路從所述主體控制部發(fā)送來的指令，使所述上行鏈路成為激活/非激活狀態(tài)。
2.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于， 所述主體控制部還包括第四電路，該第四電路用于，緊接著用于激活所述上行鏈路的指令，經(jīng)由所述下行鏈路向所述從屬控制部發(fā)送要向所述從屬控制部交付的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于， 所述主體控制部還包括第五電路，該第五電路用于，周期性或響應(yīng)于事件產(chǎn)生用于激活所述上行鏈路的指令。
4.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于， 所述通信線路還包括用于從所述主體控制部向所述從屬控制部傳輸數(shù)據(jù)的第一下行鏈路以及第二下行鏈路和用于從所述從屬控制部向所述主體控制部傳輸數(shù)據(jù)的第一上行鏈路以及第二上行鏈路， 所述主體控制部還包括第六電路，該第六電路用于，經(jīng)由所述第一下行鏈路，向所述從屬控制部發(fā)送用于使所述第二下行鏈路以及所述第二上行鏈路成為激活/非激活狀態(tài)的指令。
5.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于， 所述通信線路還包括用于從所述主體控制部向所述從屬控制部傳輸數(shù)據(jù)的第一下行鏈路以及第二下行鏈路和用于從所述從屬控制部向所述主體控制部傳輸數(shù)據(jù)的第一上行鏈路以及第二上行鏈路， 所述從屬控制部包括第七電路，該第七電路用于，將所述第一下行鏈路以及第二下行鏈路都保持為激活狀態(tài)，并且按照經(jīng)由所述第一下行鏈路或第二下行鏈路而從所述主體控制部發(fā)送來的指令，使對(duì)應(yīng)的上行鏈路成為激活/非激活狀態(tài)。
6.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于， 所述從屬控制部包括轉(zhuǎn)換電路，該轉(zhuǎn)換電路用于轉(zhuǎn)換在所述上行鏈路上傳輸?shù)男盘?hào)， 使所述上行鏈路非激活的方式，包括切斷所述轉(zhuǎn)換電路的電源的方式。
7.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于， 所述主體控制部包括接收電路，該接收電路用于接收在所述上行鏈路上傳輸?shù)男盘?hào)， 所述主體控制部，在所述上行鏈路為非激活狀態(tài)的期間，切斷所述接收電路的電源。
8.—種控制裝置的控制方法，該控制裝置具有主體控制部和經(jīng)由通信線路與所述主體控制部連接的至少I個(gè)從屬控制部，該控制方法的特征在于， 所述通信線路包括用于從所述主體控制部向所述從屬控制部傳輸數(shù)據(jù)的下行鏈路和用于從所述從屬控制部向所述主體控制部傳輸數(shù)據(jù)的上行鏈路， 所述控制方法包括如下步驟: 在經(jīng)由所述上行鏈路從所述從屬控制部發(fā)送完數(shù)據(jù)時(shí)，所述主體控制部經(jīng)由所述下行鏈路向所述從屬控制部發(fā)送用于使所述上行鏈路成為非激活狀態(tài)的指令； 所述主體控制部在應(yīng)該從所述從屬控制部取得數(shù)據(jù)時(shí)，經(jīng)由所述下行鏈路向所述從屬控制部發(fā)送用于激活所述上行鏈路的指令； 所述從屬控制部將所述下行鏈路保持為激活狀態(tài)，并且按照經(jīng)由所述下行鏈路從所述主體控制部發(fā)送的指令，使所述上行鏈路成為激活/非激活狀態(tài)。
【文檔編號(hào)】H04L29/08GK104169822SQ201380013777
【公開日】2014年11月26日 申請(qǐng)日期:2013年2月18日 優(yōu)先權(quán)日:2012年3月15日
【發(fā)明者】水谷征爾 申請(qǐng)人:歐姆龍株式會(huì)社