固態(tài)成像設(shè)備、固態(tài)成像設(shè)備的驅(qū)動方法以及電子裝置制造方法
【專利摘要】本公開的固態(tài)成像設(shè)備包括：信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對使用信號線從像素陣列的每個像素讀出的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；存儲器單元，保存從該信號處理單元傳送的像素數(shù)據(jù)；數(shù)據(jù)處理單元，以低于該第一速度的第二速度從該存儲器單元讀出像素數(shù)據(jù)；以及控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元進(jìn)行控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少該AD轉(zhuǎn)換器的操作。
【專利說明】固態(tài)成像設(shè)備、固態(tài)成像設(shè)備的驅(qū)動方法以及電子裝置

【技術(shù)領(lǐng)域】
[0001]本公開涉及固態(tài)成像設(shè)備和固態(tài)成像設(shè)備的驅(qū)動方法以及電子裝置。

【背景技術(shù)】
[0002]近年來，固態(tài)成像設(shè)備、特別是CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)圖像傳感器通過利用低功耗和高速性能已經(jīng)廣泛安裝在諸如移動電話、數(shù)碼相機(jī)、單鏡頭反射像機(jī)、攝像放像機(jī)、監(jiān)視攝像機(jī)等的電子裝置中。此外，其中甚至諸如用于圖像處理的塊的功能電路塊與像素陣列電路一起形成在芯片上的具有高性能和高圖像質(zhì)量的圖像傳感器近來也開始出現(xiàn)。
[0003]傳統(tǒng)上，作為從CMOS圖像傳感器中的像素陣列的每個像素讀取信號的方法，存在一種技術(shù)，其中非易失性存儲器提供在對從像素讀取的模擬像素信號數(shù)字化的信號處理單元的后級中，由此實現(xiàn)使用非易失性存儲器的高速讀取(例如參見專利文獻(xiàn)I)。
[0004]引用列表
[0005]專利文獻(xiàn)
[0006]專利文獻(xiàn)I JP 2004-64410A


【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的問題
[0008]在上述的傳統(tǒng)技術(shù)中，在將像素數(shù)據(jù)存儲在非易失性存儲器中之后，致使從非易失性存儲器輸出(讀取)像素數(shù)據(jù)的數(shù)據(jù)輸出單元以比像素數(shù)據(jù)到非易失性存儲器的傳送速度更慢的低速而操作，由此實現(xiàn)低功耗。但是，在這樣的傳統(tǒng)技術(shù)中，因為僅通過數(shù)據(jù)輸出單元的低速操作而實現(xiàn)低功耗，所以降低功耗的效果小。
[0009]這樣，本公開的一個目標(biāo)是提供能夠以低功耗實現(xiàn)以高速讀出像素數(shù)據(jù)的固態(tài)成像設(shè)備以及固態(tài)成像設(shè)備的驅(qū)動方法，并且提供具有這樣的固態(tài)成像設(shè)備的電子裝置。
[0010]問題的解決方案
[0011]用于實現(xiàn)上述目標(biāo)的本公開的固態(tài)成像設(shè)備是包括以下的固態(tài)成像設(shè)備:
[0012]信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；
[0013]存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；
[0014]數(shù)據(jù)處理單元，以低于該第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及
[0015]控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少該AD轉(zhuǎn)換器的操作。
[0016]此外，用于實現(xiàn)上述目標(biāo)的本公開的固態(tài)成像設(shè)備的驅(qū)動方法是固態(tài)成像設(shè)備的驅(qū)動方法，該方法包括:
[0017]在驅(qū)動包括以下的固態(tài)成像設(shè)備時:
[0018]信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；
[0019]存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；以及
[0020]數(shù)據(jù)處理單元，以低于該第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)，
[0021]當(dāng)從存儲器單元讀取像素數(shù)據(jù)時，進(jìn)行驅(qū)動以停止與該信號線連接的電流源的操作以及該信號處理單元的至少該AD轉(zhuǎn)換器的操作。
[0022]通過以高于幀速率的第一速度從信號處理單元向存儲器單元傳送像素數(shù)據(jù)(所謂的高速傳送)，能夠?qū)崿F(xiàn)比幀速率更快的高速讀出。此外，通過以低于第一速度的第二速度進(jìn)行從存儲器單元讀出像素數(shù)據(jù)(所謂的低速讀出)，能夠通過減慢的操作速度而實現(xiàn)較低功耗。另外，當(dāng)從存儲器單元讀取像素數(shù)據(jù)時，通過進(jìn)行其中停止電流源的操作以及信號處理單元的至少AD轉(zhuǎn)換器的操作的所謂的間斷驅(qū)動，能夠?qū)⒐β式档驮谕Ｖ箷r段期間將由電流源和AD轉(zhuǎn)換器消耗的量。這樣，能夠進(jìn)一步降低功耗。
[0023]本發(fā)明的效果
[0024]根據(jù)本公開，通過使用存儲器單元并且由于間歇驅(qū)動而進(jìn)行關(guān)于該存儲器單元的高速傳送以及低速讀出，能夠以較低功耗實現(xiàn)像素數(shù)據(jù)的高速讀出。

【專利附圖】

【附圖說明】
[0025]圖1是例示根據(jù)本公開的實施例的固態(tài)成像設(shè)備的示例性配置的示意性透視圖。
[0026]圖2是例示在根據(jù)第一實施例的固態(tài)成像設(shè)備中的第一芯片側(cè)上的電路以及第二芯片側(cè)上的電路的具體配置的電路圖。
[0027]圖3是例示根據(jù)第一實施例的固態(tài)成像設(shè)備中的信號處理單元的具體配置的示例的框圖。
[0028]圖4是用于說明根據(jù)第一實施例的固態(tài)成像設(shè)備的電路操作的時序圖。
[0029]圖5是例示用于在電流源的操作停止時中斷(切斷)信號線和電流源之間的電流路徑的示例性電路配置的電路圖。
[0030]圖6是用于說明將數(shù)據(jù)從數(shù)據(jù)鎖存單元存儲到存儲器單元并且從存儲器單元輸出數(shù)據(jù)的操作的框圖。
[0031]圖7是例示根據(jù)第一實施例的固態(tài)成像設(shè)備中的信號處理單元的具體配置的另一示例的框圖。
[0032]圖8是例示在采用其中提供每個具有AD轉(zhuǎn)換器和與其相關(guān)聯(lián)的電路的兩個系統(tǒng)的配置的情況下的分層芯片的示例性布局的布局圖。
[0033]圖9是例示在采用其中提供每個具有AD轉(zhuǎn)換器和與其相關(guān)聯(lián)的電路的四個系統(tǒng)的配置的情況下的分層芯片的示例性布局I的布局圖。
[0034]圖10是例示在采用其中提供每個具有AD轉(zhuǎn)換器和與其相關(guān)聯(lián)的電路的四個系統(tǒng)的配置的情況下的分層芯片的示例性布局2的布局圖。
[0035]圖11是例示在根據(jù)第二實施例的固態(tài)成像設(shè)備中的第一芯片側(cè)上的電路的具體配置的電路圖。
[0036]圖12是例示在根據(jù)第二實施例的固態(tài)成像設(shè)備中的第二芯片側(cè)上的電路的具體配置的電路圖。
[0037]圖13是用于說明根據(jù)第二實施例的固態(tài)成像設(shè)備的電路操作的時序圖。
[0038]圖14是例示根據(jù)第二實施例的固態(tài)成像設(shè)備中的分層芯片的示例性布局的布局圖。
[0039]圖15是例示根據(jù)第三實施例的固態(tài)成像設(shè)備中的第一芯片側(cè)上的電路的具體配置的電路圖。
[0040]圖16是例示在根據(jù)第三實施例的固態(tài)成像設(shè)備中的第二芯片側(cè)上的電路的具體配置的電路圖。
[0041]圖17是例示根據(jù)第三實施例的固態(tài)成像設(shè)備中的分層的芯片的示例性布局的布局圖。
[0042]圖18是例示根據(jù)第三實施例的固態(tài)成像設(shè)備中的分層芯片的另一示例性布局的布局圖。
[0043]圖19是例示作為本公開的電子裝置的示例的成像設(shè)備的示例性配置的框圖。

【具體實施方式】
[0044]下文中，將使用附圖詳細(xì)描述用于實施本公開的模式(下文中稱為“實施例”)。本公開不限于這些實施例，并且為了例示的目的使用實施例的各種數(shù)值。在以下描述中，相同的要素或者具有相同功能的要素由相同的參考標(biāo)記表示，并且省略重復(fù)描述。應(yīng)該注意，將按以下順序給出描述。
[0045]1.本公開的固態(tài)成像設(shè)備、固態(tài)成像設(shè)備的驅(qū)動方法以及電子裝置的總描述
[0046]2.根據(jù)第一實施例的固態(tài)成像設(shè)備(列并行AD轉(zhuǎn)換方法的示例)
[0047]2-1.系統(tǒng)配置
[0048]2-2.電路配置
[0049]2-3.電路操作
[0050]2-4.分層芯片的布局
[0051]2-5.第一實施例的動作和有益效果
[0052]3.根據(jù)第二實施例的固態(tài)成像設(shè)備(像素并行AD轉(zhuǎn)換方法的示例)
[0053]3-1.系統(tǒng)配置
[0054]3-2.電路配置
[0055]3-3.電路操作
[0056]3-4.分層芯片的布局
[0057]3-5.第二實施例的動作和有益效果
[0058]4.根據(jù)第三實施例的固態(tài)成像設(shè)備(像素并行AD轉(zhuǎn)換方法的另一示例)
[0059]4-1.系統(tǒng)配置
[0060]4-2.電路配置
[0061]4-3.電路操作
[0062]4-4.分層芯片的布局
[0063]4-5.第二實施例的動作和有益效果
[0064]5.其他示例性配置
[0065]6.電子裝置(成像設(shè)備的示例)
[0066]7.本公開的配置
[0067]〈1.本公開的固態(tài)成像設(shè)備、固態(tài)成像設(shè)備的驅(qū)動方法以及電子裝置的總描述>
[0068]本公開的固態(tài)成像設(shè)備配置為除了像素陣列單元之外還包括信號處理單元、存儲器單元、數(shù)據(jù)處理單元和控制單元。形成像素陣列單元使得包括光電轉(zhuǎn)換元件的單位像素(下文中可以簡稱為“像素”)以矩陣二維布置。這意味著本公開的固態(tài)成像設(shè)備是能夠以一個像素為單位、以多個像素為單位或者以一行或多行(線)為單位讀取像素信號的X-Y地址型固態(tài)成像設(shè)備。作為典型的X-Y地址型固態(tài)成像設(shè)備，可以以CMOS圖像傳感器作為例子。
[0069]在像素陣列單元中，關(guān)于矩陣中的像素陣列，基于每像素行連線控制線(行控制線)，并且基于每像素列連線信號線(列信號線/垂直信號線)。每個信號線可以配置為與電流源連接。關(guān)于信號線，從像素陣列單元的每個像素讀取信號(模擬像素信號)。讀出可以配置為在卷簾快門(rolling shutter)下進(jìn)行，其中基于每像素或者每條線(行)進(jìn)行曝光。在卷簾快門下的讀出可以稱為卷動讀出。
[0070]信號處理單元包括AD (模擬-數(shù)字)轉(zhuǎn)換器，其將從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，并且該信號處理單元可以配置為將經(jīng)歷了 AD轉(zhuǎn)換的圖像數(shù)據(jù)以高于幀速率(每秒可以成像的圖像的數(shù)量)的速度(第一速度)傳送到存儲器單元。以此方式，通過以比幀速率更高的第一速度將像素數(shù)據(jù)傳送到存儲器單元(高速傳送)，能夠?qū)崿F(xiàn)比幀速率更快的高速讀出。
[0071]不特別限制存儲器單元。存儲器單元可以是非易失性存儲器或者易失性存儲器。數(shù)據(jù)處理單元可以配置為以比第一速度(即信號處理單元的傳送速度)更慢的速度(第二速度)從存儲器單元讀取像素數(shù)據(jù)。以此方式，通過以比第一速度更低的速度進(jìn)行像素數(shù)據(jù)的讀出(低速讀出)，能夠通過降低的操作速度而實現(xiàn)低功耗。
[0072]此外，能夠?qū)崿F(xiàn)進(jìn)行間歇驅(qū)動的配置，其中當(dāng)在控制單元的控制下從存儲器單元讀取像素數(shù)據(jù)時，在與相應(yīng)信號線連接的電流源的操作以及信號處理單元的至少AD轉(zhuǎn)換器的操作停止時讀取像素數(shù)據(jù)。以此方式，通過進(jìn)行其中當(dāng)從存儲器單元讀取像素數(shù)據(jù)時電流源的操作和AD轉(zhuǎn)換器的操作停止的間歇驅(qū)動，因為能夠?qū)⒐慕档驮谕Ｖ沟臅r段期間將由電流源和AD轉(zhuǎn)換器消耗的量，所以可以實現(xiàn)低得多的功耗。
[0073]通過上述配置，能夠?qū)崿F(xiàn)能夠以較低功耗進(jìn)行像素數(shù)據(jù)的高速讀出的固態(tài)成像設(shè)備，g卩，本公開的固態(tài)成像設(shè)備可以用作諸如具有成像功能的諸如移動電話、數(shù)碼相機(jī)、單鏡頭反射相機(jī)、攝像放像機(jī)、監(jiān)視相機(jī)等的移動終端的電子裝置中的成像單元(圖像捕捉單元)。
[0074]在包括上述優(yōu)選配置的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，在從存儲器單元讀取像素數(shù)據(jù)時停止電流源的操作和AD轉(zhuǎn)換器的操作的情況下，能夠采取基于垂直同步信號將它們停止的模式?！盎诖怪蓖叫盘柾Ｖ埂币惨馕吨芭c垂直同步信號同步地停止”。
[0075]此外，在包括上述優(yōu)選配置的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，信號處理單元、存儲器單元、數(shù)據(jù)處理單元和控制單元可以形成在除了在其上形成像素陣列單元的芯片之外的至少一個芯片上，并且可以采取在其上形成像素陣列單元的芯片以及另外的該至少一個芯片被分層的結(jié)構(gòu)(所謂的分層結(jié)構(gòu))。在該情況下，控制單元可以配置為彼此同步地控制在其上形成像素陣列單元的芯片側(cè)上的電路以及另外的該至少一個芯片側(cè)上的電路。
[0076]在包括上述優(yōu)選配置的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，信號處理單元可以配置為以像素列為單位并行地對通過每個像素行從像素陣列單元的相應(yīng)像素讀取的模擬像素信號進(jìn)行信號處理。
[0077]此外，信號處理單元可以配置為包括數(shù)據(jù)鎖存單元和并行-串行轉(zhuǎn)換單元，并且進(jìn)行由AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)向存儲器單元的的流水線傳送。在該情況下，優(yōu)選由AD轉(zhuǎn)換器在一個水平時段內(nèi)進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元。在本文中，數(shù)據(jù)鎖存單元鎖存由AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)。此外，并行-串行轉(zhuǎn)換單元將從數(shù)據(jù)鎖存單元輸出的像素數(shù)據(jù)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。
[0078]可替換地，信號處理單元可以配置為包括數(shù)據(jù)鎖存單元、數(shù)據(jù)壓縮單元以及并行-串行轉(zhuǎn)換單元，并且進(jìn)行由AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)向存儲器單元的流水線傳送。在該情況下，優(yōu)選由AD轉(zhuǎn)換器在一個水平時段內(nèi)進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元。在本文中，數(shù)據(jù)壓縮單元壓縮從數(shù)據(jù)鎖存單元輸出的像素數(shù)據(jù)。此外，并行-串行轉(zhuǎn)換單元將從數(shù)據(jù)壓縮單元輸出的像素數(shù)據(jù)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。
[0079]此外，在包括上述優(yōu)選配置的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，信號處理單元可以配置為包括兩個或更多AD轉(zhuǎn)換器并且在兩個或更多AD轉(zhuǎn)換器中并行地進(jìn)行數(shù)字化的信號處理。在該情況下，優(yōu)選將兩個或更多AD轉(zhuǎn)換器分開地布置在像素陣列單元的信號線的延伸方向的兩側(cè)。
[0080]此外，在包括上述優(yōu)選配置的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，與信號線連接的電流源、信號處理單元以及存儲器單元可以配置為針對由預(yù)定數(shù)量的像素構(gòu)成的每個單元而提供。在該情況下，關(guān)于由預(yù)定數(shù)量的像素構(gòu)成的每個單元從像素陣列單元的相應(yīng)像素讀取的像素信號，信號處理單元可以處于在以這樣的單位并行(像素并行)地進(jìn)行信號處理、并且優(yōu)選地對單位中的像素以預(yù)定順序進(jìn)行信號處理的模式中。
[0081]此外，在包括上述優(yōu)選配置的本公開的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，數(shù)據(jù)處理單元可以配置為包括指定列地址到存儲器單元的解碼器以及讀取指定的地址的像素數(shù)據(jù)的感測放大器。在該情況下，能夠通過感測放大器和解碼器從存儲器單元讀取像素數(shù)據(jù)。
[0082]此外，在包括上述優(yōu)選配置的本公開的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，數(shù)據(jù)處理單元可以配置為在曝光時段期間從存儲器單元讀取像素數(shù)據(jù)。
[0083]此外，在包括上述優(yōu)選配置的本公開的固態(tài)成像設(shè)備及其驅(qū)動方法以及電子裝置中，控制單元可以配置為在基于垂直同步信號而停止與信號線連接的電流源時切斷在信號線和電流源之間的電流路徑。在這點上，優(yōu)選將固定電勢施加于信號線。
[0084]〈2.根據(jù)第一實施例的固態(tài)成像設(shè)備〉
[0085]圖1是例示根據(jù)本公開的第一實施例的固態(tài)成像設(shè)備的示例性配置的示意性透視圖。在本文中，作為根據(jù)第一實施例的固態(tài)成像設(shè)備，將描述CMOS圖像傳感器的情況作為例子。但是，本公開不限于應(yīng)用于CMOS圖像傳感器。
[0086][2-1.系統(tǒng)配置]
[0087]如圖1所示，根據(jù)第一實施例的固態(tài)成像設(shè)備1A包括第一芯片(半導(dǎo)體基板)20和第二芯片30，具有使得用作上側(cè)芯片的第一芯片20和用左下側(cè)芯片的第二芯片30分層的結(jié)構(gòu)(所謂的分層結(jié)構(gòu))。
[0088]該分層結(jié)構(gòu)中，上側(cè)的第一芯片20是在其上形成像素陣列單元(像素單元)21的像素芯片，該像素陣列單元21由包括在矩陣中二維地布置的光電轉(zhuǎn)換元件的單位像素40配置。在第一芯片20的外圍，提供用于建立與外部的電連接的焊盤22i和焊盤222以及用于建立與第二芯片30的電連接的通孔23i和通孔232。
[0089]盡管本實施例具有其中焊盤22:和焊盤222被提供在跨過像素陣列單元21的左右兩側(cè)上的配置，但是能夠采用其中它們被提供在左右兩側(cè)之一上的配置。此外，盡管本實施例具有其中通孔23i和通孔232被提供在跨過像素陣列單元21的上下兩側(cè)上的配置，但是能夠采用其中它們被提供在上下兩側(cè)之一上的配置。此外，還能夠采用其中焊盤被提供在下側(cè)的第二芯片30上并且打開第一芯片20用于接合到第二芯片30側(cè)上的焊盤的配置，或者其中從第二芯片30通過TSV(硅通孔)安裝基板的配置。
[0090]應(yīng)該注意，從像素陣列單元21的每個像素40獲得的像素信號是模擬信號，并且將該模擬信號從第一芯片20經(jīng)過通孔23i和232傳送到第二芯片30。
[0091]下側(cè)上的第二芯片30是在其上除了用于驅(qū)動在第一芯片20上形成的像素陣列單元21的各個像素的驅(qū)動單元(未示出)之外還形成包括信號處理單元31、存儲器單元32、數(shù)據(jù)處理單元33、控制單元34等的外圍電路的電路芯片。
[0092]信號處理單元31對從像素陣列單元21的每個像素40讀取的模擬像素信號進(jìn)行包括數(shù)字化(AD轉(zhuǎn)換)的預(yù)定信號處理。存儲器單元32存儲由信號處理單元31對其進(jìn)行預(yù)定信號處理的像素數(shù)據(jù)。數(shù)據(jù)處理單元33進(jìn)行處理以按預(yù)定順序讀取在存儲器32中存儲的像素數(shù)據(jù)并將其輸出到芯片的外部。
[0093]控制單元34基于例如從芯片的外部提供的水平同步信號XHS、垂直同步信號XVS和諸如主時鐘MCK的參考信號來控制上述的驅(qū)動單元以及諸如信號處理單元31、存儲器單元32和數(shù)據(jù)處理單元33的外圍電路的相應(yīng)操作。在這點上，控制單元34彼此同步地控制第一芯片20側(cè)上的電路(像素陣列單元21)和第二芯片20側(cè)上的電路(信號處理單元
31、存儲器單元32和數(shù)據(jù)處理單元33)。
[0094]如上所述，在由分層的第一芯片20和第二芯片30配置的固態(tài)成像設(shè)備1A中，因為第一芯片20僅需要可以在其上形成像素陣列單元31的大小(面積)，所以第一芯片20的大小(面積)以及進(jìn)一步的整個芯片的大小可以小。此外，因為能夠分別將適合于創(chuàng)建像素40的工藝應(yīng)用于第一芯片20以及將適合于創(chuàng)建電路的工藝應(yīng)用于第二芯片30，所以還具有的優(yōu)點是，在制造固態(tài)成像設(shè)備1A時可以優(yōu)化工藝。
[0095]此外，在從第一芯片20側(cè)向第二芯片30側(cè)傳輸模擬像素信號時，通過其中用于進(jìn)行模擬和數(shù)字處理的電路形成在在相同的基板(第二芯片30)上的配置以及其中彼此同步地控制第一芯片20側(cè)上的電路和第二芯片30側(cè)上的電路的配置，能夠?qū)崿F(xiàn)高速處理。順帶地，在采用將像素信號作為數(shù)字?jǐn)?shù)據(jù)在不同的芯片間傳輸?shù)呐渲玫那闆r下，由于寄生電容等的影響，引起時鐘延遲，這阻止了高速處理。
[0096][2-2.電路配置]
[0097]圖2是例示根據(jù)第一實施例的固態(tài)成像設(shè)備1A中的第一芯片20側(cè)上的電路和第二芯片30側(cè)上的電路的具體配置的電路圖。如上所述，使得第一芯片20側(cè)上的電路和第二芯片30側(cè)上的電路之間的電連接經(jīng)過圖1所示的通孔23i和232。
[0098](第一芯片側(cè)上的電路配置)
[0099]首先，將使用圖2描述第一芯片20側(cè)上的電路配置。在第一芯片20側(cè)上，除了由以矩陣布置的單位像素20配置的像素陣列單元21之外，還提供行選擇單元25，其基于從第二芯片30側(cè)提供的地址信號以行為基礎(chǔ)選擇像素陣列單元21的相應(yīng)像素40。應(yīng)該注意，盡管本實施例采用其中在第一芯片20側(cè)上提供行選擇單元25的配置，但是也能夠采用其中將其提供在第二芯片30側(cè)上的配置。
[0100]如圖2所示，單位像素40包括例如光電二極管41作為光電轉(zhuǎn)換元件。除了光電二極管41之外，單位像素40還包括例如四個晶體管，即傳送晶體管(傳送柵極)42、復(fù)位晶體管43、放大晶體管44和選擇晶體管45。
[0101]在此實施例中，例如使用N溝道晶體管作為四個晶體管42到45。但是，在本文所示的示例性的傳送晶體管42、復(fù)位晶體管43、放大晶體管44和選擇晶體管45的導(dǎo)電類型的組合僅僅是例子，并且不限于此組合。這意味著在需要時可以使用利用P-溝道的組合。
[0102]有時通過行選擇單元25適當(dāng)?shù)貙⒆鳛橛糜隍?qū)動像素40的驅(qū)動信號的傳送信號TRG、復(fù)位信號RST和選擇信號SEL提供到單位像素40。這意味著分別將傳送信號TRG施加到傳送晶體管42的柵電極，將復(fù)位信號RST施加到復(fù)位晶體管43的柵電極，并且將選擇信號SEL施加到選擇晶體管45的柵電極。
[0103]光電二極管41配置為使得陽極電極與低電勢側(cè)電源(例如地)連接，并且將接收的光(入射光)光電轉(zhuǎn)換為具有與光量對應(yīng)的電荷量的光電荷(在此實施例中，光電子)，并且累積該光電荷。光電二極管41的陰極電極經(jīng)由傳送晶體管42與放大晶體管44的柵電極連接。與放大晶體管44的柵電極電鏈接的節(jié)點46稱為FD(浮置擴(kuò)散)單元。
[0104]傳送晶體管42連接在光電二極管41的陰極電極與FD單元46之間。通過行選擇單元25向傳送晶體管42的柵電極施加傳送信號TRG，其中高電平(例如Vdd電平)有效(下文中稱為“高有效”)。響應(yīng)于傳送信號TRG，傳送晶體管42變?yōu)閷?dǎo)通狀態(tài)，并且將經(jīng)歷了光電二極管41的光電轉(zhuǎn)換的光電荷傳送到FD單元46。
[0105]復(fù)位晶體管43配置為使得分別是漏電極與像素電源Vdd連接并且源電極與FD單元46連接。通過行選擇單元25向復(fù)位晶體管43的柵電極施加高有效復(fù)位信號RST。響應(yīng)于復(fù)位信號RST，復(fù)位晶體管43變?yōu)閷?dǎo)通狀態(tài)，并且將FD單元46的電荷放電到像素電源Vdd,由此對FD單元46復(fù)位。
[0106]放大晶體管44配置為使得分別是柵電極與FD單元46連接并且漏電極與像素電源Vdd連接。放大晶體管44輸出在被復(fù)位晶體管43復(fù)位后的FD單元46的電勢作為復(fù)位信號(復(fù)位電平)V_et。此外，放大晶體管44輸出在信號電荷已經(jīng)被傳送晶體管42傳送后FD單兀46的電勢作為光累積信號(信號電平)Vsig。
[0107]選擇晶體管45配置為使得分別為例如漏電極與放大晶體管44的源電極連接并且源電極與信號線26連接。通過行選擇單元25向選擇晶體管45的柵電極施加高有效選擇信號SEL。響應(yīng)于選擇信號SEL，選擇晶體管45變?yōu)閷?dǎo)通狀態(tài)，并且致使單位像素40處于被選狀態(tài)并且將從放大晶體管44輸出的信號讀取到信號線26上。
[0108]如從以上描述清楚，順序地從單位像素40讀取在復(fù)位之后FD單元46的電勢作為復(fù)位電平Vreset，然后將在信號電荷的傳送后FD單元46的電勢讀取到信號線26作為信號電平Vsig。應(yīng)該注意，信號電平Vsig包括復(fù)位電平Vreset的分量。
[0109]應(yīng)該注意，盡管本實施例具有選擇晶體管45連接在放大晶體管44的源電極與信號線26之間的電路配置，但是還能夠采用其中選擇晶體管45連接在像素電源Vdd與放大晶體管44的漏電極之間的電路配置。
[0110]此外，單位像素40不限于具有由上述的四個晶體管形成的像素配置。例如，可以使用由三個晶體管形成的、其中放大晶體管44具有選擇晶體管45的功能的像素配置以及其中在FD單元46之后的晶體管由光電轉(zhuǎn)換元件(由像素)共享的像素配置。像素電路的任意配置是可接受的。
[0111](第二芯片側(cè)上的電路配置)
[0112]接下來，將使用圖2描述在第二芯片30側(cè)上的電路配置。在第二芯片30側(cè)上，除了上述的信號處理單元31、存儲器單元32、數(shù)據(jù)處理單元33和控制單元34以及電流源35之外，還提供解碼器36、行解碼器37、接口(IF)單元38等。
[0113]電流源35與相應(yīng)的信號線26連接，其中基于像素列從像素陣列單元21的相應(yīng)像素40讀取信號。電流源35具有所謂的負(fù)載MOS電路的配置，該負(fù)載MOS電路由MOS晶體管形成，在該MOS晶體管中柵極電勢被偏壓到恒定電勢以便向信號線供應(yīng)恒定電流。由負(fù)載MOS電路形成的電流源35向所選行中的單位像素40的放大晶體管44供應(yīng)恒定電流，由此將放大晶體管44操作為源極跟隨器。
[0114]解碼器36配置為使得當(dāng)其在控制單元34的控制下基于行選擇像素陣列單元31的相應(yīng)像素40時，解碼器36為行選擇單元25提供指定所選行的地址的地址信號。行解碼器37在其在控制單元34的控制下將像素數(shù)據(jù)寫入存儲器單元32中或者從存儲器單元32讀取像素數(shù)據(jù)時指定行地址。
[0115]信號處理單元31配置為至少包括AD轉(zhuǎn)換器51，AD轉(zhuǎn)換器51將通過信號線26從像素陣列單元21的每個像素40讀取的模擬信號數(shù)字化(進(jìn)行AD轉(zhuǎn)換)，并且基于像素列并行地對該模擬像素信號進(jìn)行信號處理(列并行AD)。
[0116]信號處理單元31還包括參考電壓產(chǎn)生單元52，其產(chǎn)生要在AD轉(zhuǎn)換器51的AD轉(zhuǎn)換中使用的參考電壓。參考電壓產(chǎn)生單元52產(chǎn)生所謂的斜坡波形(傾斜波形)的參考電壓，其中電壓值隨著時間流逝逐步變化?？梢允褂美鏒AC(數(shù)字-模擬轉(zhuǎn)換)電路來配置參考電壓產(chǎn)生單元52。
[0117]例如，為像素陣列單元21的每個像素列(即每個信號線26)提供AD轉(zhuǎn)換器51。這意味著AD轉(zhuǎn)換器51被形成為所謂的列并行AD轉(zhuǎn)換器，其中轉(zhuǎn)換器布置在像素陣列單元21的多個像素列中。AD轉(zhuǎn)換器51產(chǎn)生具有例如與像素信號的電平的量值對應(yīng)的在時間軸方向上的大小(脈沖寬度)的脈沖信號，并且通過測量脈沖信號的脈沖寬度的時段長度來進(jìn)行AD轉(zhuǎn)換的處理。
[0118]更具體地，如圖2所示，AD轉(zhuǎn)換器51配置為至少包括比較器(COMP) 511和計數(shù)器512。比較器511使用通過信號線26從像素陣列單元21的每個像素40讀取的模擬像素信號(上述的信號電平Vsig和復(fù)位電平VmsJ作為比較輸入，并且使用從參考電壓產(chǎn)生單元52提供的斜坡波的參考電壓Vref作為參考輸入，并且比較這兩個輸入。
[0119]然后,在比較器511中，當(dāng)參考電壓VMf高于像素信號時輸出變?yōu)榈谝粻顟B(tài)(例如高電平)，并且當(dāng)參考電壓Vref不高于像素信號時輸出變?yōu)榈诙顟B(tài)(例如低電平)。比較器511的輸出信號變?yōu)榫哂信c像素信號的電平的量值對應(yīng)的脈沖寬度的脈沖信號。
[0120]作為計數(shù)器512，例如使用上/下計數(shù)器。在與參考電壓Vref向比較器511的供應(yīng)開始時間系統(tǒng)的時間將時鐘CK提供給計數(shù)器512。作為上/下計數(shù)器的計數(shù)器512與時鐘CK同步地進(jìn)行下計數(shù)或者上計數(shù)，由此測量比較器511的輸出脈沖的脈沖寬度的時段，即從比較操作的開始到比較操作的結(jié)束的比較時段。當(dāng)進(jìn)行測量操作時，關(guān)于順序地從單位像素40讀取的復(fù)位電平\eset和信號電平Vsig，計數(shù)器512對復(fù)位電平進(jìn)行下計數(shù)，并且對信號電平Vsig進(jìn)行上計數(shù)。
[0121]通過下計數(shù)/上計數(shù)的操作，可以獲得信號電平Vsig和復(fù)位電平之間的差。因此，在AD轉(zhuǎn)換器51中，除了 AD轉(zhuǎn)換處理之外還進(jìn)行⑶S (相關(guān)雙采樣)處理。在此“⑶S處理”是通過獲得信號電平Vsig和復(fù)位電平Vresrt之間的差而移除諸如單位像素40的復(fù)位噪聲、放大晶體管44中的閾值變化等的每個像素特有的固定樣式噪聲的處理。然后，計數(shù)器512的計數(shù)結(jié)果(計數(shù)值)變?yōu)橥ㄟ^對模擬像素信號數(shù)字化而獲得的數(shù)字值。
[0122](信號處理單元的示例性配置)
[0123]圖3是例示根據(jù)第一實施例的固態(tài)成像設(shè)備1A中的信號處理單元31的具體配置的例子的框圖。
[0124]除了 AD轉(zhuǎn)換器51之外根據(jù)本示例的信號處理單元31還包括數(shù)據(jù)鎖存單元53和并行-串行(下文中縮寫為“并/串”)轉(zhuǎn)換單元54，并且具有流水線配置，其中由AD轉(zhuǎn)換器51數(shù)字化的像素數(shù)據(jù)通過流水線傳送被傳送到存儲器單元32。在該方面，信號處理單元31在一個水平時段內(nèi)通過AD轉(zhuǎn)換器51進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)進(jìn)行將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元53的處理。
[0125]另一方面，存儲器單元32配備有列解碼器/感測放大器39作為其外圍電路。上述的行解碼器37(見圖2)指定行地址到存儲器單元32，列解碼器指定列地址到存儲器單元
32。此外，感測放大器將通過位線從存儲器單元32讀取的弱電壓放大到高達(dá)如下電平:處于該電平的電壓能夠被處理為數(shù)字電平。然后，通過列解碼器/感測放大器39讀取的像素數(shù)據(jù)通過數(shù)據(jù)處理單元33和接口單元38被輸出到第二芯片38的外部。
[0126]應(yīng)該注意，盡管本實施例描述了其中提供一個列并行AD轉(zhuǎn)換器51的例子，但是不公開不限于此。還能夠采用其中提供兩個或更多AD轉(zhuǎn)換器51并且在兩個或更多AD轉(zhuǎn)換器51中并行地進(jìn)行數(shù)字化處理的配置。
[0127]在該情況下，兩個或更多AD轉(zhuǎn)換器51將分別布置在像素陣列單元21的信號線26的延伸方向上，即在像素陣列單元21的頂部和底部兩側(cè)上。在提供兩個或更多AD轉(zhuǎn)換器51的情況下，相應(yīng)地將提供兩個(兩個系統(tǒng))或更多數(shù)據(jù)鎖存單元53、并/串轉(zhuǎn)換單元54、存儲器單元32等。
[0128]在采用具有上述的兩個系統(tǒng)的AD轉(zhuǎn)換器51等的配置的固態(tài)成像設(shè)備中，通過兩個像素行進(jìn)行行掃描。分別地，一個像素行中的每個像素的信號被讀取到像素陣列單元21的上下方向的一側(cè)，并且另一像素行上的每個像素的信號被讀取到像素陣列單元21的上下方向的另一側(cè)，并且兩個AD轉(zhuǎn)換器51并行地進(jìn)行數(shù)字化。隨后的信號處理也并行地進(jìn)行。因此，與通過一個像素行進(jìn)行行掃描的情況相比，能夠?qū)崿F(xiàn)像素數(shù)據(jù)的高速讀取。
[0129][2-3.電路操作]
[0130]接下來，將使用圖4的時序圖描述具有上述配置的根據(jù)第一實施例的固態(tài)成像設(shè)備1A的電路操作。
[0131](快速讀出)
[0132]首先，通過卷動在卷簾快門下進(jìn)行的讀出，以比幀速率更高的速度、即以例如240[fps]的讀出速度在第一芯片上從像素陣列單元21的每個像素高速讀取像素信號。通過卷動讀出而讀取的模擬像素信號從第一芯片20通過通孔23i和232傳輸?shù)降诙酒?0側(cè)的信號處理單元31。
[0133]接下來，在信號處理單元31中，由AD轉(zhuǎn)換器51進(jìn)行模擬像素信號的數(shù)字化。然后，由AD轉(zhuǎn)換器51數(shù)字化的像素數(shù)據(jù)通過流水線傳送被傳送到存儲器單元32，并且存儲在存儲器單元32中。在此步驟中，在信號處理單元31中，在一個水平時段內(nèi)進(jìn)行AD轉(zhuǎn)換器51的數(shù)字化處理，并且在下一水平時段內(nèi)進(jìn)行到存儲器單元32的流水線傳送。
[0134]將在數(shù)字化處理之后的像素數(shù)據(jù)傳送到存儲器單元32的速度是卷動讀出的讀出速度，即240 [fps]。這意味著信號處理單元31將由AD轉(zhuǎn)換器51數(shù)字化的像素數(shù)據(jù)以高于幀速率的速度傳送到存儲器單元32。
[0135]同時，在卷簾快門下進(jìn)行的卷動讀出中，因為如公知的，在一個屏幕中的曝光定時按每個像素或者每條線(每行)而不同，所以引起失真(下文中可以稱為“卷動失真”)。
[0136]相對照，在本實施例中，通過以高于幀速率的速度的高速讀出從每個單位像素40讀取像素信號，并且以高于幀速率的第一速度將數(shù)字化的像素數(shù)據(jù)以高速傳送到存儲器單元，并且存儲。以此方式，通過將像素數(shù)據(jù)暫時存儲在存儲器單元32中，可以使得像素數(shù)據(jù)同步，由此可以防止產(chǎn)生卷動失真。
[0137]由數(shù)據(jù)處理單元33通過列解碼器/感測放大器39以低于該第一速度的第二速度、即以80[fps]的讀出速度讀取存儲在存儲器單元32中的像素數(shù)據(jù)，并且通過接口單元38將其輸出到第二芯片30的外部。以此方式，通過進(jìn)行以低于第一速度的第二速度從存儲器單元32讀出像素數(shù)據(jù)(所謂的低速讀出)，可以通過降低的操作速度減少功耗。
[0138]如從圖4的時序圖很明顯，在曝光時段期間進(jìn)行從存儲器單元32讀出像素數(shù)據(jù)。順便提及，在專利文獻(xiàn)I中描述的傳統(tǒng)技術(shù)采用如下配置:在該配置中，在像素數(shù)據(jù)被存儲在存儲器單元中之后，狀態(tài)變?yōu)榈却隣顟B(tài)，然后開始圖像捕捉。這樣，不能實時捕捉圖像。相對照，因為本實施例采用其中在曝光時段期間進(jìn)行從存儲器單元32讀出像素數(shù)據(jù)的配置，所以能夠?qū)崟r地讀取運動圖像和靜止圖像的像素數(shù)據(jù)。
[0139]此外，作為存儲器單元32，可以使用各種類型的存儲器，無論是非易失性的還是易失性的。例如，通過進(jìn)行從向存儲器單元32寫像素數(shù)據(jù)的開始直到由數(shù)據(jù)處理單元33以高于20[fps]的速度讀出像素數(shù)據(jù)的完成為止的處理，不需要進(jìn)行易失性存儲器(例如DRAM)對于其需要大約50[msec]的刷新操作。
[0140]另一方面，在當(dāng)前的CMOS圖像傳感器中，以大約幾[μ sec]通過流水線傳送進(jìn)行AD轉(zhuǎn)換和數(shù)據(jù)輸出。DRAM的寫速度類似或更低，即幾[μ sec]或更低。因而，能夠通過圖3所示的流水線配置進(jìn)行從像素信號的讀出直到在存儲器單元32中寫入像素數(shù)據(jù)的處理。
[0141]具體地，在一個水平時段(XHS)內(nèi)進(jìn)行AD轉(zhuǎn)換器51中的數(shù)字化處理，并且在下一水平時段內(nèi)數(shù)字?jǐn)?shù)據(jù)被傳送到數(shù)據(jù)鎖存單元53，并且被存儲在數(shù)據(jù)鎖存單元23中。然后，并/串轉(zhuǎn)換單元54將其從并行信號轉(zhuǎn)換為串行信號，并且在行解碼器37對行地址的指定以及列解碼器/感測放大器39的列解碼器對列地址的指定下該像素數(shù)據(jù)被寫到存儲器單元32中。這意味著像素數(shù)據(jù)經(jīng)歷AD轉(zhuǎn)換器51的并行AD轉(zhuǎn)換，并且在由數(shù)據(jù)鎖存單元53鎖存之后，數(shù)據(jù)被并行寫到存儲器單元32中，由此實現(xiàn)流水線傳送。應(yīng)該注意，除了在一個水平時段內(nèi)進(jìn)行其中數(shù)據(jù)可以從數(shù)據(jù)鎖存單元53寫到存儲器單元32的流水線傳送的配置之外，還能夠采用流水線傳送的方法，其中數(shù)據(jù)被存儲在數(shù)據(jù)鎖存單元53中，并且在下一水平時段中，進(jìn)行向存儲器的寫入以及將下一行的數(shù)字?jǐn)?shù)據(jù)存儲到數(shù)據(jù)鎖存單元53中。
[0142](在幀時段期間的等待)
[0143]為了進(jìn)一步降低功耗，本實施例采用如下配置:其中當(dāng)從存儲器單元32讀取像素數(shù)據(jù)時，例如，基于垂直同步信號XVS，停止與相應(yīng)信號線26連接的電流源35的操作以及信號處理單元31的至少AD轉(zhuǎn)換器51的操作。在此，“當(dāng)從存儲器單元32讀取像素數(shù)據(jù)時”也可以說成是在通過流水線傳送以高速將像素數(shù)據(jù)存儲在存儲器單元32中之后，或者在曝光時段期間。
[0144]順便提及，為了降低功耗，存在一種傳統(tǒng)技術(shù)，其中允許包括AD轉(zhuǎn)換器的模擬前端電路的電源在圖像捕捉(曝光)時段期間下降以便實現(xiàn)等待狀態(tài)(例如見JP2006-81048A)。因為該傳統(tǒng)技術(shù)采用其中從像素信號讀出的結(jié)束直到曝光的開始的時段采取等待狀態(tài)的配置，所以不能進(jìn)行高速驅(qū)動。此外，因為停止的時段取決于曝光時間而變化，所以限制對電源波動的抑制以及低功耗的效果。
[0145]相對照，在本實施例中，如圖4的時序圖中所示，在四個垂直時段中進(jìn)行一幀(IV=1/60[sec])中的傳感器操作，其中一個垂直時段(在垂直同步信號XVS之間的時段)花費例如240 [fps]。然后，在讀出像素信號之后的三個垂直時段中，停止用于像素信號讀出的電流源35的操作以及至少AD轉(zhuǎn)換器51的操作。
[0146]以此方式，通過與垂直同步信號XVS同步地(基于垂直同步信號XVS)而不依賴于曝光時段來停止電路操作，便利電源設(shè)計。在控制單元34的控制下進(jìn)行信號處理單元31的電流源35的操作的停止以及信號處理單元31的至少AD轉(zhuǎn)換器51的操作的停止。
[0147]在本實施例中，在以240[fps]高速卷動讀出之后，單位像素40被復(fù)位(快門操作)，由此開始曝光。在曝光時段期間，能夠停止電流源35的操作以及AD轉(zhuǎn)換器51的操作。相應(yīng)地，通過在從存儲器單元32讀出當(dāng)前幀的像素數(shù)據(jù)的開始直到從單位像素40讀出下一幀的像素信號的開始為止的時段期間停止電流源35的操作以及AD轉(zhuǎn)換器51的操作，能夠?qū)⒐慕档驮谕Ｖ沟臅r段期間將被電流源35以及AD轉(zhuǎn)換器51消耗的量。
[0148]可以通過在控制單元34的控制下中斷(切斷)信號線26和電流源35之間的電流路徑來進(jìn)行電流源35的操作的停止。具體地，如圖5所示，在信號線26和電流源35之間插入晶體管Q1,并且通過低電平控制信號致使晶體管Q1處于非導(dǎo)通狀態(tài)，由此能夠停止電流源35的操作。
[0149]在此，當(dāng)停止電流源35的操作時，優(yōu)選不僅中斷信號線26和電流源35之間的電流路徑，而且將固定電勢施加到信號線26。具體地，如圖5所示，晶體管Q2連接在信號線26和固定電勢之間，并且通過上述控制信號經(jīng)由反相器INV的反相控制信號致使晶體管Q2處于非導(dǎo)通狀態(tài)，由此能夠?qū)⒃摴潭妱菔┘拥叫盘柧€26。
[0150]如上所述用于在停止電流源35的操作時將固定電勢施加到信號線26的接地要消除由變?yōu)楦≈脿顟B(tài)的信號線26引起的對單位像素40的FD單元46的影響。這意味著例如如果信號線26變?yōu)楦≈脿顟B(tài)并且信號線26的電勢波動，則由于放大晶體管44的寄生電容的耦合，電勢的波動可能改變FD單元46的電勢。為了消除對FD單元46的這種影響，將固定電勢施加到信號線26。
[0151]此外，取決于曝光時間的設(shè)置，快門操作可以延伸超過第一垂直時段(IXVS)和下一垂直時段(2XVS)。在該情況下，優(yōu)選進(jìn)行控制以便在快門操作之后停止電流源35的操作。通過在快門操作之后停止電流源35的操作，能夠防止電流源35的等待操作的影響，即電源電勢的波動以及信號線26的電勢的波動。應(yīng)該注意，如果快門開始于下一垂直時段(2XVS)或更晚，則沒有電流源35的等待操作的影響。
[0152](將數(shù)據(jù)存儲到存儲器單元以及從存儲器單元輸出數(shù)據(jù))
[0153]接下來，將使用圖6描述將數(shù)據(jù)從數(shù)據(jù)鎖存單元53存儲到存儲器單元32以及從存儲器單元32輸出數(shù)據(jù)的操作。應(yīng)該注意，圖6例示了 AD轉(zhuǎn)換器31以及與其相關(guān)聯(lián)的電路(即諸如數(shù)據(jù)鎖存單元53(531; 532)和存儲器單元32(321; 322))被提供在兩個系統(tǒng)中的情況的例子。但是，這基本上也適用于一個系統(tǒng)的情況。
[0154]在AD轉(zhuǎn)換之后的像素數(shù)據(jù)被鎖存到數(shù)據(jù)鎖存單元53。關(guān)于鎖存的數(shù)據(jù)，其16k位數(shù)據(jù)由并/串轉(zhuǎn)換單元54以128行為單位高速緩存在列解碼器中。然后，通過使用感測放大器，數(shù)據(jù)被存儲在存儲器單元32中。在圖6中，盡管存儲器單元32具有四存儲體(bank)配置，但是這僅僅是例子。優(yōu)選確定存儲體的數(shù)量以便能夠以水平像素為單位存儲圖像數(shù)據(jù)。
[0155]在本實施例中，因為采取其中與卷動讀出并行地對每個存儲器單元的位寫入數(shù)據(jù)的流水線配置，所以可以在一個垂直時段中完成將數(shù)據(jù)從數(shù)據(jù)鎖存單元53存儲到存儲器單元32中。在完成將數(shù)據(jù)寫到存儲器單元32中之后，如上所述停止電流源35的操作以及AD轉(zhuǎn)換器51的操作，并且從存儲器單元32的數(shù)據(jù)讀出開始。
[0156]關(guān)于從存儲器單元32讀出數(shù)據(jù)，在曝光時段期間的三個垂直時段(在本例子中，80[fps])中，數(shù)據(jù)從接口單元38輸出，同時由復(fù)用器55(551; 552)和數(shù)據(jù)處理單元33進(jìn)行數(shù)據(jù)的重新布置以及合成。在將數(shù)據(jù)寫到存儲器單元32時，因為不從存儲器單元32輸出數(shù)據(jù)，所以能夠通過例如使得接口單元38的輸出固定的方法而降低功耗。具體地，例如，能夠通過停止被給予接口單元38的輸出選擇的時鐘而實現(xiàn)低功耗。
[0157](信號處理單元的另一示例性配置)
[0158]圖7是例示在根據(jù)第一實施例的固態(tài)成像設(shè)備中的信號處理單元的具體配置的另一例子的框圖。
[0159]除了 AD轉(zhuǎn)換器51、數(shù)據(jù)鎖存單元53和并/串轉(zhuǎn)換單元54之外，根據(jù)本示例的信號處理單元31還包括數(shù)據(jù)壓縮單元56，并且具有其中通過流水線傳送將由AD轉(zhuǎn)換器51數(shù)字化的像素數(shù)據(jù)傳送到存儲器單元32的流水線配置。在該方面，信號處理單元31在一個水平時段內(nèi)通過AD轉(zhuǎn)換器51進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元53。
[0160]例如，數(shù)據(jù)壓縮單元56被提供在數(shù)據(jù)鎖存單元53和并/串轉(zhuǎn)換單元54之間，壓縮從數(shù)據(jù)鎖存單元53輸出的像素數(shù)據(jù)，并將其供應(yīng)到并/串轉(zhuǎn)換單元54。作為由數(shù)據(jù)壓縮單元56使用的壓縮方法，例如可以示例性示出DPCM(差分脈沖碼調(diào)制)。
[0161]以此方式，通過將數(shù)據(jù)壓縮單元56提供在數(shù)據(jù)鎖存單元53和存儲器單元32之間，并且在通過數(shù)據(jù)壓縮單元56壓縮數(shù)據(jù)之后將該數(shù)據(jù)存儲在存儲器單元32中，可以降低存儲器單元32的存儲器容量。由于存儲器單元32的容量降低，能夠減小在其上安裝信號處理單元31的第二芯片30的布局面積。
[0162][2-4.分層芯片的布局]
[0163]在此，將給出關(guān)于采用如下配置的分層芯片的布局(即由被分層的第一芯片20和第二芯片30形成的芯片的布局)的考慮:在該配置中，如上所述提供了多個系統(tǒng)，例如每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的兩個系統(tǒng)，并且并行地對兩個像素行中的相應(yīng)像素的信號進(jìn)行信號處理。
[0164]在采用其中例如提供了每個包括AD轉(zhuǎn)換器51以及與其相關(guān)聯(lián)的電路的兩個系統(tǒng)的配置的情況下，例如，兩個像素行上的相應(yīng)像素的信號被讀取到在像素陣列單元21的信號線26的延伸方向上的兩側(cè)，即像素陣列單元21的上側(cè)和下側(cè)。
[0165]順便提及，在采用了其中如在專利文獻(xiàn)I中所述的傳統(tǒng)技術(shù)中那樣存儲器單元與在像素陣列單元的頂部和底部的AD轉(zhuǎn)換器等的布置一起被布置在與像素陣列單元相同的基板(芯片)上的情況下，還需要劃分在頂部和底部的存儲器單元。在該情況下，作為存儲器單元的輸出單元的布局距離，需要大約(像素陣列單元的上下方向的尺寸+存儲器單元的上下方向的尺寸)的距離，并且因為數(shù)據(jù)輸出單元的布局布置在另一配置中，所以芯片尺寸將變大。此外，在諸如LVDS(低電壓差分信號)的時鐘同步方案中，需要包括另一系統(tǒng)的時鐘，這導(dǎo)致信號處理芯片的信道數(shù)量的增加。
[0166]相對照，本實施例采用包括被分層的第一芯片20以及第二芯片30的分層芯片的配置，其中在第一芯片20上形成像素陣列單元21，在第二芯片30上形成包括AD轉(zhuǎn)換器51、存儲器單元32、數(shù)據(jù)處理單元33和控制單元34的信號處理單元31。由此，如圖8所示，隨著AD轉(zhuǎn)換器Sl1和512被布置在第二芯片30的上下兩側(cè)(也可說成是在像素陣列單元21的上下兩側(cè))一起，存儲器單元32i和322可以彼此相鄰地布置在AD轉(zhuǎn)換器Sl1和512之間。
[0167]以此方式，因為存儲器單元32i和322可以彼此相鄰地布置，所以存儲器單元32i和322的數(shù)據(jù)輸出單元(數(shù)據(jù)輸出路徑)可以統(tǒng)一配置。由此，因為數(shù)據(jù)可以通過相同的輸出單元而輸出，所以僅需要一組時鐘同步信號。這樣，能夠防止后一級的信號處理芯片的信道數(shù)量的增加。順便提及，控制單元34將被提供在諸如存儲器單元32i和存儲器單元322之間的空間這樣的空閑空間中。
[0168]盡管在上述的布局例子中已經(jīng)給出了關(guān)于采用其中提供每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的兩個系統(tǒng)的配置的描述，但是這也適用于采用其中提供三個或更多系統(tǒng)以便增加像素信號從像素陣列單元21的并行讀出的級別的配置的情況。例如，以下將描述在采用其中提供每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的四個系統(tǒng)的配置的情況下的示例性布局。
[0169]圖9是例示在采用其中提供每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的四個系統(tǒng)的配置的情況下的分層芯片的示例性布局I的布局圖。在本示例性布局I中，在像素陣列單元21的上下方向上的中心部分中提供兩個系統(tǒng)的通孔，并且四個像素行上的相應(yīng)像素的信號通過在像素陣列單元21的上下兩側(cè)的兩個系統(tǒng)的通孔231和232以及在該中心部分中的兩個系統(tǒng)的通孔233和234同時被讀取到第二芯片30偵U。
[0170]在第二芯片30側(cè)，四個AD轉(zhuǎn)換器Sl1到514被布置在相應(yīng)通孔ZS1到234的附近。此外，彼此相鄰地，存儲器單元32i和323布置在AD轉(zhuǎn)換器Sl1和AD轉(zhuǎn)換器513之間，并且存儲器單元322和324布置在AD轉(zhuǎn)換器512和AD轉(zhuǎn)換器514之間。以此方式，甚至在采用其中提供了每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的四個系統(tǒng)的配置的情況下，存儲器單元32i和323以及存儲器單元322和324也可以彼此相鄰地布置。從而，甚至在本示例性布局I中，也可以實現(xiàn)與在圖8的示例性布局的情況下相同的動作和效果。
[0171]圖10是例示在采用其中提供了每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的四個系統(tǒng)的配置的情況下的分層芯片的示例性布局2的布局圖。本示例性布局2具有其中兩個系統(tǒng)的通孔23i和232被提供在像素陣列單元21的上下兩側(cè)的配置，這與圖8的示例性布局相同。
[0172]在第二芯片30側(cè)，AD轉(zhuǎn)換器Sl1和513彼此相鄰地被布置在一個通孔ZS1附近，并且AD轉(zhuǎn)換器512和514彼此相鄰地被布置在另一個通孔232附近。在AD轉(zhuǎn)換器513和AD轉(zhuǎn)換器514之間，彼此相鄰地布置與AD轉(zhuǎn)換器51和513對應(yīng)的存儲器單元3213以及與AD轉(zhuǎn)換器512和514對應(yīng)的存儲器單元3 224。甚至在本示例性布局2的情況下，存儲器單元3212和存儲器單元3 224可以彼此相鄰地布置。從而，甚至在本示例性布局2的情況下，也可以實現(xiàn)與在圖8的示例性布局的情況下相同的動作和效果。
[0173][2-5.第一實施例的動作和有利效果]
[0174]根據(jù)上述的按照第一實施例的固態(tài)成像設(shè)備10A，可以實現(xiàn)以下動作和效果。即，通過提供存儲器單元32并且在向存儲器單元32高速傳送以及從存儲器單元32讀出數(shù)據(jù)時通過其中停止電流源35的操作以及AD轉(zhuǎn)換器51的操作的間斷驅(qū)動進(jìn)行低速讀出，能夠以低功耗實現(xiàn)像素數(shù)據(jù)的高速讀出。此外，在信號處理單元31中，通過不僅停止AD轉(zhuǎn)換器51的操作而且停止其他電路的操作，可以進(jìn)一步降低功耗。
[0175]此外，通過允許數(shù)據(jù)處理單元33的讀出速度(即數(shù)據(jù)輸出速率)低于像素數(shù)據(jù)到存儲器單元32的傳送速度，可以實現(xiàn)后一級中的接口單元38的信道的減少以及信號處理塊(例如DSP)的較低處理速度。這可以有助于包括后一級中的信號處理塊的整個系統(tǒng)的低功耗。
[0176]此外，因為第一芯片20和第二芯片30連接以便形成層壓的芯片并且第一芯片20側(cè)上的電路以及第二芯片30側(cè)上的電路在控制單元34的控制下彼此同步，在AD改變后的數(shù)據(jù)可以通過流水線傳送被傳送到存儲器單元32，所以有利于同步設(shè)計。
[0177]此外，因為在曝光時段期間從存儲器單元32讀取像素數(shù)據(jù)，所以與采用其中在像素數(shù)據(jù)被存儲在存儲器單元中之后狀態(tài)變?yōu)榈却隣顟B(tài)并且然后圖像捕捉開始的配置的傳統(tǒng)技術(shù)相比，可以實時地讀取運動圖像和靜止圖像的像素數(shù)據(jù)。因而，可以進(jìn)行實時圖像捕捉。
[0178]此外，在采用其中數(shù)據(jù)壓縮單元56被提供在數(shù)據(jù)鎖存單元53和存儲器單元32之間并且數(shù)據(jù)由數(shù)據(jù)壓縮單元56壓縮然后存儲在存儲器單元32中的配置的情況下，可以降低存儲器單元32的存儲器容量，由此可以減小第二芯片30的布局面積。
[0179]此外，通過提供每個具有AD轉(zhuǎn)換器51和與其相關(guān)聯(lián)的電路的兩個或更多系統(tǒng)并且通過流水線傳送將在AD轉(zhuǎn)換后的數(shù)據(jù)傳送到存儲器單元32，存在可以進(jìn)一步改善卷動失真的優(yōu)點。
[0180]<3.根據(jù)第二實施例的固態(tài)成像設(shè)備〉
[0181]接下來，將描述根據(jù)本公開的第二實施例的固態(tài)成像設(shè)備。甚至在此實施例中，CMOS圖像傳感器的情況將被示例性描述為第二實施例的固態(tài)成像設(shè)備，這與第一實施例相同。但是，本實施例不限于應(yīng)用于CMOS圖像傳感器。
[0182][3-1.系統(tǒng)配置]
[0183]類似于根據(jù)第一實施例的固態(tài)成像設(shè)備，根據(jù)第二實施例的固態(tài)成像設(shè)備具有分層結(jié)構(gòu)，其中第一芯片20和第二芯片30被分層。該設(shè)備被配置為使得在第一芯片20側(cè)上形成像素陣列單元(像素單元)21，并且在第二芯片30側(cè)上形成諸如包括AD轉(zhuǎn)換器51、存儲器單元32、數(shù)據(jù)處理單元33和控制單元34的信號處理單元31的電路。
[0184][3-2.電路配置]
[0185]圖11是例示第二實施例的固態(tài)成像設(shè)備中的第一芯片側(cè)上的電路的具體配置的電路圖，圖12是例示第二實施例的固態(tài)成像設(shè)備中的第二芯片側(cè)上的電路的具體配置的電路圖。
[0186]根據(jù)本實施例的固態(tài)成像設(shè)備1B采用將像素陣列單元21的預(yù)定數(shù)量的像素40分組(作為單元)、基于組從相應(yīng)像素讀取像素信號并且以組為單位對讀取的像素信號并行地進(jìn)行包括AD轉(zhuǎn)換的信號處理的配置。這意味著盡管根據(jù)第一實施例的固態(tài)成像設(shè)備1A使用其中基于像素列對像素信號進(jìn)行AD轉(zhuǎn)換的列并行AD轉(zhuǎn)換方法，但是根據(jù)第二實施例的固態(tài)成像設(shè)備1B使用其中基于具有預(yù)定數(shù)量的像素的組并行地進(jìn)行AD轉(zhuǎn)換的像素并行AD轉(zhuǎn)換方法。
[0187]當(dāng)將預(yù)定數(shù)量的像素分組(在一個單位中)時，例如，考慮將屬于同一像素行的彼此相鄰的多個像素分組在一個單位中，將上下左右相鄰的多個像素分組在一個單位中等等。此外，不限于按由多個像素構(gòu)成的每個組讀取像素信號的配置。最終，能夠采用作為單位讀取單個的像素信號的配置。
[0188]在本實施例的配置中，基于組或者基于像素，需要用于連接第一芯片20側(cè)上的像素陣列單元21與第二芯片30側(cè)上的信號處理單元31的通孔23。允許芯片之間的電連接的通孔23可以由公知的布線間接合技術(shù)實現(xiàn)?；诮M或者基于像素讀取的像素信號從第一芯片20側(cè)經(jīng)過基于組或者基于像素提供的通孔23傳輸?shù)降诙酒?0偵U。
[0189](第一芯片側(cè)上的電路配置)
[0190]因為在第一芯片20側(cè)上采用像素并行AD轉(zhuǎn)換的配置，所以除了像素陣列單元21和行選擇單元25之外提供列選擇單元27，如圖11所示。列選擇單元27基于從第二芯片30側(cè)提供的地址信號在像素列的陣列方向(行方向)上基于組(或者基于像素)選擇像素陣列單元21的相應(yīng)像素40。應(yīng)該注意，盡管本實施例采用其中在第一芯片20側(cè)上提供行選擇單元25和列選擇單元27的配置，但是能夠采用其中將它們提供在第二芯片30側(cè)上的配置。
[0191]此外，單位像素40配置為除了傳送晶體管42、復(fù)位晶體管43和放大晶體管44之外還包括兩個選擇晶體管45和47。這兩個選擇晶體管45和47相對于放大晶體管44串聯(lián)連接。一個選擇晶體管45由行選擇單元25提供的行選擇信號VSEL驅(qū)動。另一選擇晶體管47由列選擇單元27提供的列選擇信號HSEL驅(qū)動。
[0192]應(yīng)該注意，在行選擇單元25和列選擇單元27的驅(qū)動下基于組進(jìn)行選擇掃描，并且組中的多個像素的信號經(jīng)過一個通孔23被傳送到第二芯片30側(cè)。這樣，以預(yù)定順序從組中的像素讀取像素信號。然后，在第二芯片30側(cè)上，以組中的像素的預(yù)定順序(像素信號的讀出順序)對按由預(yù)定數(shù)量的像素構(gòu)成的每個組讀取的模擬像素信號進(jìn)行信號處理。
[0193](第二芯片側(cè)的電路配置)
[0194]對應(yīng)于其中預(yù)定數(shù)量的單位像素40被分組為單元并且為每個組提供通孔23的配置，導(dǎo)向通孔23的信號線26在第二芯片30上布線，如圖12所示。信號線26與電流源35連接，并且還與AD轉(zhuǎn)換器以及進(jìn)一步與存儲器單元32連接。
[0195]這樣，按由預(yù)定數(shù)量的像素構(gòu)成的組提供包括信號線26、電流源35、AD轉(zhuǎn)換器51、存儲器單元32等的信號處理單元31。作為存儲器單元32，可以示例性示出DRAM，但是不限于此。這樣，存儲器單元32可以是易失性存儲器或者非易失性存儲器，這與第一實施例的情況相同。
[0196]在采用如上所述的列并行AD轉(zhuǎn)換方法的根據(jù)第一實施例的固態(tài)成像設(shè)備1A中，在水平時段(XHS)期間進(jìn)行AD轉(zhuǎn)換，并且輸出數(shù)據(jù)。為了以更高幀速率讀取數(shù)據(jù)，需要增加同時對其進(jìn)行AD轉(zhuǎn)換的像素的數(shù)量。為了增加同時對其進(jìn)行AD轉(zhuǎn)換的像素的數(shù)量，需要(以像素為單位的)像素并行AD轉(zhuǎn)換處理而不是列并行。
[0197]如果通過像素并行AD轉(zhuǎn)換讀出速度可以更快，則因為通過該量AD轉(zhuǎn)換器51的停止時段可以更長，所以能夠進(jìn)一步降低功耗。作為例子，如果以960[fps]的讀出速度進(jìn)行傳感器讀出(像素信號的讀出)并且以64[fps]的速度進(jìn)行從存儲器單元32輸出數(shù)據(jù)，則能夠?qū)D轉(zhuǎn)換器51的操作時段減少到數(shù)據(jù)輸出時段的十分之一或更短。
[0198][3-3.電路操作]
[0199]接下來，將使用圖13的時序圖描述具有上述配置的根據(jù)第二實施例的固態(tài)成像設(shè)備1B的電路操作。
[0200]為了以960[fps]的讀出速度讀取像素信號，假設(shè)像素陣列單元21的像素40中的大約250個像素(即16*16個像素)形成一個單元(組)。假設(shè)AD轉(zhuǎn)換器51的AD轉(zhuǎn)換時間是4[ μ sec]，則在I [msec]或更短的時間內(nèi)能夠讀取250個像素的像素信號。但是，在此示出的示例性的數(shù)值僅僅是例子而不被限制。
[0201]由16*16個像素構(gòu)成的像素單元(組)通過從行選擇單元25提供的行選擇信號VSEL以及從列選擇單元27提供的列選擇信號HSEL所指定的地址而被選擇。然后，從由該行選擇信號VSEL和列選擇信號HSEL所選擇的像素單元中的一個像素讀取的模擬像素信號經(jīng)歷AD轉(zhuǎn)換器51的AD轉(zhuǎn)換。
[0202]在AD轉(zhuǎn)換時，通過在計數(shù)器512中關(guān)于復(fù)位電平Vieset的下計數(shù)以及關(guān)于信號電平Vsig的上計數(shù)進(jìn)行⑶S處理。在CSD處理之后的像素數(shù)據(jù)在行解碼器37的行地址的指定以及列解碼器/感測放大器39的列解碼器的列地址的指定下被寫到存儲器單元32中。
[0203]行選擇單元25和列選擇單元27基于像素單元(組)進(jìn)行選擇掃描，而關(guān)于所選像素單元中的像素，基于像素單元以預(yù)定順序并行地對像素進(jìn)行選擇掃描。作為對像素單元中的像素的選擇，可以示出通過光柵掃描方法的選擇作為例子。
[0204]然后，關(guān)于像素單元中的其余像素，由行選擇信號VSEL和列選擇信號HSEL通過光柵掃描方法進(jìn)行像素選擇和AD轉(zhuǎn)換，并且在CDS處理之后的像素數(shù)據(jù)被存儲在存儲器單元32中。關(guān)于存儲在存儲器單元32中的數(shù)據(jù)，能夠通過進(jìn)行經(jīng)過列解碼器/感測放大器39的讀出而以低速輸出(讀取)該數(shù)據(jù)。
[0205]然后，如在根據(jù)第一實施例的固態(tài)成像設(shè)備1A的情況下那樣，當(dāng)從存儲器單元32讀取像素數(shù)據(jù)時，進(jìn)行控制以停止電流源35的操作以及信號處理單元31的至少AD轉(zhuǎn)換器51的操作。在此，因為在根據(jù)本實施例的固態(tài)成像設(shè)備1B中采用了像素并行AD轉(zhuǎn)換方法，所以像素信號的讀出速度可以更快。由此，因為AD轉(zhuǎn)換器51的停止時段可以取得更長，所以能夠?qū)崿F(xiàn)較低功耗。
[0206][3-4.分層芯片的布局]
[0207]圖14是例示根據(jù)第二實施例的固態(tài)成像設(shè)備1B中的層壓芯片的示例性布局的布局圖。
[0208]如圖14所示，在第一芯片20中，像素陣列單元21配置為使得其中預(yù)定數(shù)量的像素形成一個單位的像素單元(組)以矩陣二維布置，并且為每個像素單元形成通孔23。另一方面，在第二芯片30中，信號處理單元31配置為使得與像素陣列單元21的像素單元對應(yīng)地提供包括AD轉(zhuǎn)換器51、存儲器單元32等的電路(圖中的像素AD單位)，并且按像素AD單位與像素單元對應(yīng)地形成通孔23。
[0209]應(yīng)該注意，盡管圖11示例性例示了采用其中行選擇單元25和列選擇單元27被提供在第一芯片20側(cè)上的配置的情況，但是能夠采用其中它們被提供為第二芯片30側(cè)上的外圍電路(HSEL，VSEL)的配置，如圖14的示例性布局中所示。如果采用這樣的配置，則存在的優(yōu)點是，第一芯片20的更大面積可以被用作像素陣列單元21的區(qū)域。
[0210][3-5.第二實施例的動作和有利效果]
[0211]按照上述的根據(jù)第二實施例的固態(tài)成像設(shè)備10B，除了第一實施例的固態(tài)成像設(shè)備1A的上述動作和有利效果之外，還可以實現(xiàn)以下動作和有利效果。即，因為通過使用像素并行AD轉(zhuǎn)換方法，像素信號的讀出速度可以更快，所以能夠取AD轉(zhuǎn)換器51的更長的停止時段。因而，與使用列并行AD轉(zhuǎn)換方法的根據(jù)第一實施例的固態(tài)成像設(shè)備1A的情況相t匕，能夠進(jìn)一步降低功耗。
[0212]<4.根據(jù)第三實施例的固態(tài)成像設(shè)備〉
[0213]接下來，將描述根據(jù)本公開的第三實施例的固態(tài)成像設(shè)備。甚至在此實施例中，CMOS圖像傳感器的情況將被示例性地描述為第三實施例的固態(tài)成像設(shè)備，這與第一實施例和第二實施例相同。但是，本實施例不限于應(yīng)用于CMOS圖像傳感器。
[0214][4-1.系統(tǒng)配置]
[0215]類似于根據(jù)第一實施例和第二實施例的固態(tài)成像設(shè)備，根據(jù)第三實施例的固態(tài)成像設(shè)備具有分層結(jié)構(gòu)，其中第一芯片20和第二芯片30被分層。該設(shè)備被配置為使得在第一芯片20側(cè)上形成像素陣列單元(像素單元)21，并且在第二芯片30側(cè)上形成諸如包括AD轉(zhuǎn)換器51、存儲器單元32、數(shù)據(jù)處理單元33和控制單元34的信號處理單元31的電路。
[0216][4-2.電路配置]
[0217]圖15是例示在第三實施例的固態(tài)成像設(shè)備中的第一芯片側(cè)上的電路的具體配置的電路圖，圖16是例示在第三實施例的固態(tài)成像設(shè)備中的第二芯片側(cè)上的電路的具體配置的電路圖。
[0218]類似于根據(jù)第二實施例的固態(tài)成像設(shè)備10B，根據(jù)本實施例的固態(tài)成像設(shè)備1C也采用像素并行AD轉(zhuǎn)換方法。這樣，根據(jù)本實施例的固態(tài)成像設(shè)備1C具有將像素陣列單元21的預(yù)定數(shù)量的像素40分組、按組從相應(yīng)像素40讀取像素信號并且以組為單位對讀取的像素信號并行地進(jìn)行包括AD轉(zhuǎn)換的信號處理的配置。
[0219]但是，根據(jù)第三實施例的固態(tài)成像設(shè)備1C不同于根據(jù)第二實施例的固態(tài)成像設(shè)備1B在于以下方面。即，根據(jù)第二實施例的固態(tài)成像設(shè)備1B采用其中在信號處理單元31中與AD轉(zhuǎn)換器51 —起提供存儲器單元32的配置，即其中一起安裝AD轉(zhuǎn)換器51和存儲器單元32兩者的配置。相對照，根據(jù)本實施例的固態(tài)成像設(shè)備1C采用其中在信號處理單元31外部提供存儲器單元32的配置。
[0220]當(dāng)分組其中預(yù)定數(shù)量的像素形成一個單位的單位像素40時，例如，考慮將屬于同一像素行的彼此相鄰的多個像素分組在一個單位中，將上下左右相鄰的多個像素分組在一個單位中等等，這與第二實施例的情況相同。此外，本實施例不限于具有按由多個像素構(gòu)成的每個組讀取像素信號的配置。最終，能夠采用作為單位讀取單個像素信號的配置。
[0221]甚至在本實施例的配置中，基于組或者基于像素，需要用于連接第一芯片20側(cè)上的像素陣列單元21與第二芯片30側(cè)上的信號處理單元31的通孔23。允許芯片之間的電連接的通孔23可以由公知的布線間接合技術(shù)?；诮M或者基于像素讀取的像素信號從第一芯片20側(cè)經(jīng)過基于組或者基于像素提供的通孔23傳輸?shù)降诙酒?0偵U。
[0222](第一芯片側(cè)上的電路配置)
[0223]第一芯片20側(cè)上的配置基本上類似于第二實施例的配置。S卩，因為在第一芯片20側(cè)上采用像素并行AD轉(zhuǎn)換的配置，所以除了像素陣列單元21和行選擇單元25之外還提供了列選擇單元27，如圖15所示，該列選擇單元27在行方向上以組為單位(或者以像素為單位)選擇像素陣列單元21的相應(yīng)像素40。應(yīng)該注意，能夠采用其中將行選擇單元25和列選擇單元27提供在第二芯片30側(cè)的配置。
[0224](第二芯片側(cè)上的電路配置)
[0225]對應(yīng)于其中預(yù)定數(shù)量的單位像素40被分組為單元并且為每個組提供通孔23的配置，導(dǎo)向通孔23的信號線26在第二芯片30上布線，如圖16所示。信號線26與電流源35連接。此外，為每個信號線26提供信號處理單元31。
[0226]關(guān)于信號處理單元31，盡管在第二實施例的情況下采用一起提供AD轉(zhuǎn)換器51和存儲器單元32兩者的配置，但是本實施例具有不包括存儲器單元32的配置。這樣，本實施例采用其中將存儲器單元32提供在信號處理單元31外部的配置。
[0227]AD轉(zhuǎn)換器51配置為包括比較器(COMP) 511、N位(N是2或更大的整數(shù))計數(shù)器512以及鎖存單元513。在AD轉(zhuǎn)換器51中，鎖存單元53由計數(shù)器512的N位單元電路(鎖存電路)形成，并且鎖存經(jīng)歷了通過比較器511和計數(shù)器512的動作的AD轉(zhuǎn)換以及經(jīng)歷了通過計數(shù)器512的上/下計數(shù)操作的⑶S的一個像素的數(shù)字?jǐn)?shù)據(jù)(像素數(shù)據(jù))。
[0228]應(yīng)該注意，作為行解碼器37，提供了選擇信號處理單元31中的鎖存單元513的行解碼器37i以及基于行選擇存儲器單元32中的相應(yīng)單元的行解碼器372。
[0229][4-3.電路操作]
[0230]接下來，將描述如上配置的根據(jù)第二實施例的固態(tài)成像設(shè)備1C的電路操作。
[0231]關(guān)于根據(jù)由行選擇信號VSEL和列選擇信號HSEL的地址指定而選擇的像素單元中的一個像素，其像素信號經(jīng)歷AD轉(zhuǎn)換器51的AD轉(zhuǎn)換，并且經(jīng)過由計數(shù)器512的上/下計數(shù)操作的CDS處理而獲得的數(shù)字?jǐn)?shù)據(jù)被鎖存到鎖存單元513。然后，通過使用由行解碼器37i提供的選擇信號RSEL選擇被鎖存到鎖存單元513的數(shù)字?jǐn)?shù)據(jù)，通過列解碼器/感測放大器30的感測放大器順序地讀取該數(shù)據(jù)。然后，通過進(jìn)行經(jīng)過數(shù)據(jù)鎖存單元53到存儲器單元32中的寫入操作同時對多個像素進(jìn)行流水線操作。
[0232]以此方式，通過光柵掃描方法進(jìn)行像素選擇和AD轉(zhuǎn)換的操作，并且經(jīng)過鎖存單元513和列解碼器/感測放大器39的感測放大器進(jìn)行將通過計數(shù)器512的CSD處理之后的數(shù)字?jǐn)?shù)據(jù)寫到存儲器單元32中的操作。
[0233]應(yīng)該注意，通過布置多個AD轉(zhuǎn)換器51并且同時從兩個或更多像素讀取信號而不是基于像素進(jìn)行AD轉(zhuǎn)換，能夠使得讀出速度更快。
[0234]此外，關(guān)于鎖存單元53，如果難以布置用于計數(shù)器512的N位的單元電路(鎖存電路)，則能夠基于小于N位的幾位布置單元電路，并且在基于幾位通過選擇信號RSEL進(jìn)行選擇之后，通過列解碼器/感測放大器39的感測放大器進(jìn)行讀出并且進(jìn)行向存儲器單元32的寫入。由此，能夠用較少數(shù)量的像素形成像素單元，這提供了讀出速度變得更快的優(yōu)點。
[0235]關(guān)于存儲在存儲器單元32中的數(shù)據(jù)，能夠通過經(jīng)數(shù)據(jù)鎖存單元53和列解碼器/感測放大器39讀取該數(shù)據(jù)而以低速輸出(讀取)該數(shù)據(jù)。
[0236]然后，與根據(jù)第一實施例和第二實施例的固態(tài)成像設(shè)備1A和1B相同，當(dāng)從存儲器單元32讀取像素數(shù)據(jù)時，進(jìn)行控制以停止電流源35的操作以及信號處理單元31的至少AD轉(zhuǎn)換器51的操作。在此，因為甚至在根據(jù)本實施例的固態(tài)成像設(shè)備1C中采用了像素并行AD轉(zhuǎn)換方法，這與根據(jù)第二實施例的固態(tài)成像設(shè)備1B的情況相同，所以像素信號的讀出速度可以更快。由此，因為可以取AD轉(zhuǎn)換器51的更長的停止時段，所以能夠進(jìn)一步降低功耗。
[0237][4-4.分層芯片的布局]
[0238]圖17是例示根據(jù)第三實施例的固態(tài)成像設(shè)備1C中的分層芯片的示例性布局的布局圖。
[0239]如圖17所示，在第一芯片20上，像素陣列單元21配置為使得其中預(yù)定數(shù)量的像素形成一個單位的像素單元(組)以矩陣二維布置，并且為每個像素單元形成通孔23。另一方面，在第二芯片30上，與像素陣列單元21的像素單元對應(yīng)地提供包括AD轉(zhuǎn)換器51等的電路(圖中的像素AD單位)，并且對于每個像素AD單位與像素單元對應(yīng)地形成通孔23，進(jìn)一步地，將存儲器單元32提供在形成信號處理單元31的區(qū)域之外。
[0240]應(yīng)該注意，盡管圖15示例性例示了采用其中行選擇單元25和列選擇單元27被提供在第一芯片20側(cè)上的配置的情況，但是能夠采用其中它們被提供為第二芯片30側(cè)上的外圍電路(HSEL，VSEL)的配置，如圖17的示例性布局中所示。如果采用這樣的配置，則存在的優(yōu)點是，第一芯片20的更大面積可以被用作像素陣列單元21的區(qū)域。
[0241]圖18是例示根據(jù)第三實施例的固態(tài)成像設(shè)備1C中的分層芯片的另一示例性布局的布局圖。
[0242]盡管上述的示例性布局采用了其中兩個芯片(即第一芯片20和第二芯片30)被分層的具有兩層的分層結(jié)構(gòu)，但是本示例性布局采用具有三層的分層結(jié)構(gòu)，其中三個芯片(即第一芯片20、第二芯片30以及第三芯片60)被分層。但是，本實施例不限于具有三層的分層結(jié)構(gòu)，并且也可接受具有四層或更多層的分層結(jié)構(gòu)。
[0243]如圖18所示，本示例性布局具有其中像素陣列單元21被布置在第一芯片20上、包括AD轉(zhuǎn)換器51的電路(圖中的像素AD單位)被布置在第二芯片30上、存儲器單元32被布置在第三芯片60上的結(jié)構(gòu)，例如，它們被層壓使得第二芯片30被放置在中間。應(yīng)該注意，盡管第一芯片20、第二芯片30和第三芯片60的層壓順序是任意的，但是優(yōu)選將其上安裝包括控制單元35的電路的第二芯片30放置在中間，因為將被控制單元35控制的第一芯片20和第三芯片60定位為緊挨在第二芯片30以上和緊挨在第二芯片30以下。
[0244]如在本示例性布局中那樣，通過采用其中存儲單元32被提供在作為不同于第二芯片30的第三芯片60上的配置，其中包括AD轉(zhuǎn)換器51等的電路以及包括控制單元35等的電路被提供在第二芯片30上，與其中存儲器單元32被提供在第二芯片30上的示例性布局相比，能夠減小芯片面積。這從圖17和圖18的比較是顯而易見的。在該情況下，考慮其中使用通孔(通孔2)將其上安裝了包括AD轉(zhuǎn)換器51等的電路的第二芯片30以及其上安裝了存儲器單元32等的第三芯片彼此連接的配置。允許芯片之間的電連接的通孔(通孔I/通孔2)可以由公知的布線間接合技術(shù)實現(xiàn)。
[0245][4-5.第三實施例的動作和有利效果]
[0246]按照上述的根據(jù)第三實施例的固態(tài)成像設(shè)備10C，因為通過使用像素并行AD轉(zhuǎn)換方法，像素信號的讀出速度可以更快，這與根據(jù)第二實施例的固態(tài)成像設(shè)備1B相同，所以能夠取AD轉(zhuǎn)換器51的更長的停止時段。因而，與使用列并行AD轉(zhuǎn)換方法的根據(jù)第一實施例的固態(tài)成像設(shè)備1A的情況相比，能夠進(jìn)一步降低功耗。
[0247]此外，根據(jù)本實施例的固態(tài)成像設(shè)備1C采用其中存儲器單元32被提供在信號處理單元31外部的配置，這與其中AD轉(zhuǎn)換器51和存儲器單元32 —起被提供在信號處理單元31中的第二實施例的固態(tài)成像設(shè)備1B不同。由此，根據(jù)本實施例的固態(tài)成像設(shè)備1C可適用于難以很好地實現(xiàn)諸如DRAM的模擬電路與存儲器單元32的隔離的情況。
[0248]<5.另一示例性配置>
[0249]在上述的每個實施例中，盡管作為例子已經(jīng)關(guān)于將該技術(shù)應(yīng)用于具有分層結(jié)構(gòu)的固態(tài)成像設(shè)備的情況給出描述，但是本公開的技術(shù)不限于應(yīng)用于具有分層結(jié)構(gòu)的固態(tài)成像設(shè)備。也就是說，其中在從存儲器單元32讀出像素數(shù)據(jù)時停止電流源35的操作以及信號處理單元31的至少AD轉(zhuǎn)換器51的操作的、通過間斷驅(qū)動進(jìn)行低速讀出的技術(shù)也可以應(yīng)用于所謂的平坦型固態(tài)成像設(shè)備，其被形成為使得像素陣列單元21及其外圍電路被布置在相同的基板(芯片)上。
[0250]但是，因為第二和第三實施例的固態(tài)成像設(shè)備使用像素并行AD轉(zhuǎn)換方法，所以可以說具有分層結(jié)構(gòu)的固態(tài)成像設(shè)備是優(yōu)選的，這是因為能夠采用其中像素陣列單元21的像素單元以及信號處理單元31的像素AD單位可以通過通孔23直接連接的連接結(jié)構(gòu)。
[0251]<6.電子裝置〉
[0252]本公開的技術(shù)可應(yīng)用于的固態(tài)成像設(shè)備可以被用作通常包括諸如數(shù)碼相機(jī)和攝像機(jī)的成像設(shè)備的電子裝置、諸如移動電話的具有成像功能的移動終端設(shè)備、使用固態(tài)成像設(shè)備用于圖像讀取單元的復(fù)印機(jī)等中的成像單元(圖像捕捉單元)。應(yīng)該注意，存在要安裝在電子裝置上的上述模塊狀態(tài)中的模式(即相機(jī)模塊)被用作成像設(shè)備的情況。
[0253][成像設(shè)備]
[0254]圖19是例示作為本公開的電子裝置的例子的成像設(shè)備(相機(jī)設(shè)備)的示例性配置的框圖。
[0255]如圖19所示，本公開的成像設(shè)備100包括包含鏡頭組的光學(xué)系統(tǒng)101、成像元件102、作為相機(jī)信號處理單元的DSP電路103、幀存儲器104、顯示設(shè)備105、記錄設(shè)備106、操作系統(tǒng)107、電源系統(tǒng)108等。成像設(shè)備100配置為使得DSP電路103、幀存儲器104、顯示設(shè)備105、記錄設(shè)備106、操作系統(tǒng)107和電源系統(tǒng)108通過總線109彼此連接。
[0256]鏡頭組101取得來自被攝體的入射光(圖像光)并且在成像元件102的成像表面上形成圖像。成像元件102基于像素將通過鏡頭組101在成像面上成像的入射光的光量轉(zhuǎn)換為電信號，并且將其輸出作為像素信號。
[0257]顯示設(shè)備105由諸如液晶顯示設(shè)備、有機(jī)EL(電致發(fā)光)顯示設(shè)備等的面板顯示設(shè)備形成，并且顯示由成像元件102成像的運動圖像或靜止圖像。記錄設(shè)備106將由成像元件102成像的運動圖像或靜止圖像記錄在諸如存儲卡、視頻帶、DVD (數(shù)字多功能盤)等的記錄介質(zhì)上。
[0258]操作系統(tǒng)107在用戶的操作下發(fā)出與成像設(shè)備100的各種功能有關(guān)的操作命令。電源系統(tǒng)108將用作DSP電路103、幀存儲器104、顯示設(shè)備105、記錄設(shè)備106和操作系統(tǒng)107的操作電源的各種類型的電源適當(dāng)?shù)靥峁┙o這些供應(yīng)目標(biāo)。
[0259]如上配置的成像設(shè)備100可應(yīng)用于諸如攝像機(jī)、數(shù)碼相機(jī)、移動電話等的移動設(shè)備的相機(jī)模塊。在這樣的成像設(shè)備100中，能夠以較低功耗實現(xiàn)像素數(shù)據(jù)的高速讀出的、根據(jù)上述的每個實施例的固態(tài)成像設(shè)備可以被用作成像元件102。這對成像設(shè)備100中的功耗降低做出極大貢獻(xiàn)。
[0260]<7.本公開的配置>
[0261]應(yīng)該注意，本公開也能夠采用如下所述的配置。
[0262][I]固態(tài)成像設(shè)備，包括:
[0263]信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；
[0264]存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；
[0265]數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及
[0266]控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少AD轉(zhuǎn)換器的操作。
[0267][2]根據(jù)[I]的固態(tài)成像設(shè)備，其中
[0268]該控制單元基于垂直同步信號停止該電流源的操作以及該AD轉(zhuǎn)換器的操作。
[0269][3]根據(jù)[I]或[2]的固態(tài)成像設(shè)備，其中
[0270]該信號處理單元、該存儲器單元、該數(shù)據(jù)處理單元以及該控制單元被形成在與在其上形成該像素陣列單元的芯片不同的至少一個芯片上，以及
[0271]該固態(tài)成像設(shè)備具有其中在其上形成該像素陣列單元的芯片與另外至少一個芯片分層的結(jié)構(gòu)。
[0272][3A]根據(jù)[3]的固態(tài)成像設(shè)備，其中
[0273]該像素陣列單元形成在第一芯片上，
[0274]該信號處理單元、該存儲器單元、該數(shù)據(jù)處理單元以及該控制單元形成在第二芯片上，以及
[0275]該固態(tài)成像設(shè)備具有其中第一芯片和第二芯片被分層的結(jié)構(gòu)。
[0276][3B]根據(jù)[3]的固態(tài)成像設(shè)備，其中
[0277]該像素陣列單元形成在第一芯片上，
[0278]該信號處理單元和該控制單元形成在第二芯片上，
[0279]該存儲器單元和該數(shù)據(jù)處理單元形成在第三芯片上，以及
[0280]該固態(tài)成像設(shè)備具有其中第一芯片、第二芯片和第三芯片被分層的結(jié)構(gòu)。
[0281][4]根據(jù)[3]的固態(tài)成像設(shè)備，其中
[0282]該控制單元彼此同步地控制在其上形成該像素陣列單元的芯片側(cè)上的電路以及該另外至少一個芯片側(cè)上的電路。
[0283][5]根據(jù)[I]到[4]的任一項的固態(tài)成像設(shè)備，其中
[0284]該信號處理單元基于每像素列并行地對基于每像素行從像素陣列單元的像素讀取的模擬像素信號進(jìn)行信號處理。
[0285][6]根據(jù)[5]的固態(tài)成像設(shè)備，其中該信號處理單元包括
[0286]數(shù)據(jù)鎖存單元，其鎖存由AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)；以及
[0287]并行-串行轉(zhuǎn)換單元，其將從該數(shù)據(jù)鎖存單元輸出的像素數(shù)據(jù)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，以及
[0288]通過流水線傳送將由該AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)傳送到該存儲器單元。
[0289][7A]根據(jù)[6]的固態(tài)成像設(shè)備，其中
[0290]該信號處理單元在一個水平時段內(nèi)通過該AD轉(zhuǎn)換器進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元。
[0291][7B]根據(jù)[6]的固態(tài)成像設(shè)備，其中
[0292]該信號處理單元在一個水平時段內(nèi)通過該AD轉(zhuǎn)換器進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)通過數(shù)據(jù)鎖存單元和列解碼器將數(shù)字化的像素數(shù)據(jù)傳送到該存儲器單元。
[0293][8]根據(jù)[5]的固態(tài)成像設(shè)備，其中
[0294]該信號處理單元包括:
[0295]數(shù)據(jù)鎖存單元，其鎖存由該AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)；
[0296]數(shù)據(jù)壓縮單元，其壓縮從該數(shù)據(jù)鎖存單元輸出的像素數(shù)據(jù)；以及
[0297]并行-串行轉(zhuǎn)換單元，其將從該數(shù)據(jù)壓縮單元輸出的像素數(shù)據(jù)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，以及
[0298]通過流水線傳送將由該AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)傳送到該存儲器單元。
[0299][9A]根據(jù)[8]的固態(tài)成像設(shè)備，其中
[0300]該信號處理單元在一個水平時段內(nèi)通過該AD轉(zhuǎn)換器進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元。
[0301][9B]根據(jù)[8]的固態(tài)成像設(shè)備，其中
[0302]該信號處理單元在一個水平時段內(nèi)通過該AD轉(zhuǎn)換器進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)在下一個水平時段內(nèi)通過數(shù)據(jù)鎖存單元和列解碼器將數(shù)字化的像素數(shù)據(jù)傳送到該存儲器單元。
[0303][10]根據(jù)[5]到[9]的任一項的固態(tài)成像設(shè)備，其中
[0304]該信號處理單元包括兩個或更多AD轉(zhuǎn)換器，并且在所述兩個或更多AD轉(zhuǎn)換器中并行地進(jìn)行用于數(shù)字化的信號處理。
[0305][11]根據(jù)[10]的固態(tài)成像設(shè)備，其中
[0306]該兩個或更多AD轉(zhuǎn)換器分離布置在該像素陣列單元的信號線的延伸方向上的兩側(cè)。
[0307][12]根據(jù)[I]到[4]的任一項的固態(tài)成像設(shè)備，其中
[0308]基于每單位提供與該信號線連接的該電流源、該信號處理單元和該存儲器單元，該單位由預(yù)定數(shù)量的像素形成，以及
[0309]該信號處理單元按該預(yù)定數(shù)量的像素的單位并行地對按該單位從像素陣列單元的相應(yīng)像素讀取的模擬像素信號進(jìn)行信號處理。
[0310][13]根據(jù)[2]的固態(tài)成像設(shè)備，其中
[0311]信號處理單元按照關(guān)于該預(yù)定數(shù)量的像素的單位中的像素的預(yù)定順序?qū)Π丛搯挝蛔x取的模擬像素信號進(jìn)行信號處理。
[0312][14]根據(jù)[I]到[13]的任一項的固態(tài)成像設(shè)備，其中
[0313]該數(shù)據(jù)處理單元包括解碼器和感測放大器，該解碼器指定列地址到該存儲器單元，該感測放大器讀取指定的地址的像素數(shù)據(jù)，以及
[0314]通過該感測放大器和該解碼器從該存儲器單元讀取像素數(shù)據(jù)。
[0315][15]根據(jù)[I]到[14]的任一項的固態(tài)成像設(shè)備，其中
[0316]該數(shù)據(jù)處理單元在曝光時段期間從該存儲器單元讀取像素數(shù)據(jù)。
[0317][16]根據(jù)[I]到[15]的任一項的固態(tài)成像設(shè)備，其中
[0318]當(dāng)該控制單元停止與該信號線連接的電流源的操作時，該控制單元中斷在該信號線和該電流源之間的電流路徑。
[0319][17]根據(jù)[16]的固態(tài)成像設(shè)備，其中
[0320]當(dāng)該控制單元中斷在該信號線和該電流源之間的電流路徑時，該控制單元將固定電勢施加到該信號線。
[0321][18]包括多個分層的芯片的固態(tài)成像設(shè)備，所述多個分層的芯片包括在其上形成像素陣列單元的芯片，其中
[0322]在與在其上形成該像素陣列單元的芯片不同的至少一個芯片上形成:
[0323]信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從該像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；
[0324]存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；
[0325]數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及
[0326]控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少AD轉(zhuǎn)換器的操作。
[0327][18A]根據(jù)[18]的固態(tài)成像設(shè)備，其中
[0328]該固態(tài)成像設(shè)備包括層壓的第一芯片和第二芯片，
[0329]在該第一芯片上，形成像素陣列單元，以及
[0330]在該第二芯片上，形成該信號處理單元，該存儲器單元、該數(shù)據(jù)處理單元和該控制單元。
[0331][18B]根據(jù)[18]的固態(tài)成像設(shè)備，其中
[0332]該固態(tài)成像設(shè)備包括層壓的第一芯片、第二芯片和第三芯片，
[0333]在該第一芯片上，形成像素陣列單元，
[0334]在該第二芯片上，形成該信號處理單元，該數(shù)據(jù)處理單元和該控制單元，以及
[0335]在該第三芯片上，形成該存儲器單元。
[0336][19]固態(tài)成像設(shè)備的驅(qū)動方法，該方法包括，
[0337]在驅(qū)動包括以下的固態(tài)成像設(shè)備時:
[0338]信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；
[0339]存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；以及
[0340]數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)，
[0341]當(dāng)從存儲器單元讀取像素數(shù)據(jù)時，進(jìn)行驅(qū)動以停止與該信號線連接的電流源的操作以及該信號處理單元的至少該AD轉(zhuǎn)換器的操作。
[0342][20]包括固態(tài)成像設(shè)備的電子裝置，該固態(tài)成像設(shè)備包括:
[0343]信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)；
[0344]存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；
[0345]數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及
[0346]控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少AD轉(zhuǎn)換器的操作。
[0347]參考標(biāo)記列表
[0348]1A根據(jù)第一實施例的固態(tài)成像設(shè)備
[0349]1B根據(jù)第二實施例的固態(tài)成像設(shè)備
[0350]1C根據(jù)第三實施例的固態(tài)成像設(shè)備
[0351]20第一芯片
[0352]21像素陣列單元(像素單元)
[0353]221; 222 焊盤
[0354]23 (23!到 234)通孔
[0355]25行選擇單元
[0356]26信號線
[0357]27列選擇單元
[0358]30第二芯片
[0359]31信號處理單元
[0360]32 (32!到 322，3213 到 3 224)存儲器單元
[0361]33數(shù)據(jù)處理單元
[0362]34控制單元
[0363]35電流源
[0364]36解碼器
[0365]37行解碼器
[0366]38 接口(IF)單元
[0367]39列解碼器/感測放大器
[0368]40單位像素
[0369]41光電二極管
[0370]42傳送晶體管(傳送柵極)
[0371]43復(fù)位晶體管
[0372]44放大晶體管
[0373]45，47選擇晶體管
[0374]46FD 單元
[0375]51(51 到 514) AD 轉(zhuǎn)換器
[0376]52參考電壓產(chǎn)生單元
[0377]53 (53a，53b)數(shù)據(jù)鎖存單元
[0378]54并/串(并行-串行)轉(zhuǎn)換單元
[0379]55 (55a, 55b)多路復(fù)用器
[0380]56數(shù)據(jù)壓縮單元
[0381]60第三芯片
【權(quán)利要求】
1.一種固態(tài)成像設(shè)備，包括: 信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)； 存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)； 數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及 控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少該AD轉(zhuǎn)換器的操作。
2.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 該控制單元基于垂直同步信號停止該電流源的操作以及該AD轉(zhuǎn)換器的操作。
3.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 該信號處理單元、該存儲器單元、該數(shù)據(jù)處理單元以及該控制單元被形成在與形成該像素陣列單元的芯片不同的至少一個芯片上，以及 該固態(tài)成像設(shè)備具有其中在其上形成該像素陣列單元的芯片與另外至少一個芯片分層的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3的固態(tài)成像設(shè)備，其中 該控制單元彼此同步地控制在其上形成該像素陣列單元的芯片側(cè)的電路以及該另外至少一個芯片側(cè)的電路。
5.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 該信號處理單元基于每像素列并行地對基于每像素行從像素陣列單元的像素讀取的模擬像素信號進(jìn)行信號處理。
6.根據(jù)權(quán)利要求5的固態(tài)成像設(shè)備，其中 該信號處理單元包括 數(shù)據(jù)鎖存單元，其鎖存由AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)；以及 并行-串行轉(zhuǎn)換單元，其將從該數(shù)據(jù)鎖存單元輸出的像素數(shù)據(jù)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，以及 通過流水線傳送將由該AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)傳送到該存儲器單元。
7.根據(jù)權(quán)利要求6的固態(tài)成像設(shè)備，其中 該信號處理單元在一個水平時段內(nèi)通過該AD轉(zhuǎn)換器進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元。
8.根據(jù)權(quán)利要求5的固態(tài)成像設(shè)備，其中 該信號處理單元包括: 數(shù)據(jù)鎖存單元，其鎖存由該AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)； 數(shù)據(jù)壓縮單元，其壓縮從該數(shù)據(jù)鎖存單元輸出的像素數(shù)據(jù)；以及 并行-串行轉(zhuǎn)換單元，其將從該數(shù)據(jù)壓縮單元輸出的像素數(shù)據(jù)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，以及 通過流水線傳送將由該AD轉(zhuǎn)換器數(shù)字化的像素數(shù)據(jù)傳送到該存儲器單元。
9.根據(jù)權(quán)利要求8的固態(tài)成像設(shè)備，其中 該信號處理單元在一個水平時段內(nèi)通過該AD轉(zhuǎn)換器進(jìn)行數(shù)字化處理，并且在下一水平時段內(nèi)將數(shù)字化的像素數(shù)據(jù)傳送到數(shù)據(jù)鎖存單元。
10.根據(jù)權(quán)利要求5的固態(tài)成像設(shè)備，其中 該信號處理單元包括兩個或更多AD轉(zhuǎn)換器，并且在所述兩個或更多AD轉(zhuǎn)換器中并行地進(jìn)行用于數(shù)字化的信號處理。
11.根據(jù)權(quán)利要求10的固態(tài)成像設(shè)備，其中 該兩個或更多AD轉(zhuǎn)換器分離布置在該像素陣列單元的信號線的延伸方向上的兩側(cè)。
12.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 基于每單位提供與該信號線連接的該電流源、該信號處理單元和該存儲器單元，該單位由預(yù)定數(shù)量的像素形成，以及 該信號處理單元按該預(yù)定數(shù)量的像素的單位并行地對按該單位從像素陣列單元的相應(yīng)像素讀取的模擬像素信號進(jìn)行信號處理。
13.根據(jù)權(quán)利要求12的固態(tài)成像設(shè)備，其中 該信號處理單元按照關(guān)于該預(yù)定數(shù)量的像素的單位中的像素的預(yù)定順序?qū)Π丛搯挝蛔x取的模擬像素信號進(jìn)行信號處理。
14.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 該數(shù)據(jù)處理單元包括解碼器和感測放大器，該解碼器向該存儲器單元指定列地址，該感測放大器讀取指定的地址的像素數(shù)據(jù)，以及 通過該感測放大器和該解碼器從該存儲器單元讀取像素數(shù)據(jù)。
15.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 該數(shù)據(jù)處理單元在曝光時段期間從該存儲器單元讀取像素數(shù)據(jù)。
16.根據(jù)權(quán)利要求1的固態(tài)成像設(shè)備，其中 當(dāng)該控制單元停止與該信號線連接的電流源的操作時，該控制單元中斷在該信號線和該電流源之間的電流路徑。
17.根據(jù)權(quán)利要求16的固態(tài)成像設(shè)備，其中 當(dāng)該控制單元中斷在該信號線和該電流源之間的電流路徑時，該控制單元將固定電勢施加到該信號線。
18.—種包括多個分層的芯片的固態(tài)成像設(shè)備，所述多個分層的芯片包括在其上形成像素陣列單元的芯片，其中 在與在其上形成該像素陣列單元的芯片不同的至少一個芯片上形成: 信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從該像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)； 存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)； 數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及 控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少AD轉(zhuǎn)換器的操作。
19.一種固態(tài)成像設(shè)備的驅(qū)動方法，該方法包括， 在驅(qū)動包括以下的固態(tài)成像設(shè)備時: 信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)； 存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)；以及 數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)， 當(dāng)從存儲器單元讀取像素數(shù)據(jù)時，進(jìn)行驅(qū)動以停止與該信號線連接的電流源的操作以及該信號處理單元的至少該AD轉(zhuǎn)換器的操作。
20.一種包括固態(tài)成像設(shè)備的電子裝置，該固態(tài)成像設(shè)備包括: 信號處理單元，包括AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器對從像素陣列單元的每個像素讀取到信號線的模擬像素信號數(shù)字化，該信號處理單元以高于幀速率的第一速度傳送數(shù)字化的像素數(shù)據(jù)； 存儲器單元，存儲從該信號處理單元傳送的像素數(shù)據(jù)； 數(shù)據(jù)處理單元，以低于所述第一速度的第二速度從該存儲器單元讀取像素數(shù)據(jù)；以及控制單元，當(dāng)從該存儲器單元讀取像素數(shù)據(jù)時，該控制單元控制以停止與該信號線連接的電流源的操作以及該信號處理單元的至少AD轉(zhuǎn)換器的操作。
【文檔編號】H04N5/378GK104429057SQ201380035054
【公開日】2015年3月18日 申請日期:2013年5月30日 優(yōu)先權(quán)日:2012年7月6日
【發(fā)明者】若林準(zhǔn)人 申請人:索尼公司