同步網(wǎng)絡應用內(nèi)的傳輸參考信號清理的制作方法
【專利摘要】網(wǎng)絡處理器被描述包括用于提供至少基本上低抖動、低漂移的參考信號的網(wǎng)絡參考時鐘處理器模塊。在一個或多個實施例中，所述網(wǎng)絡參考時鐘處理器模塊包括數(shù)字鎖相環(huán)，所述數(shù)字鎖相環(huán)被配置用于至少基本上衰減來自于參考信號的漂移噪聲部分。所述網(wǎng)絡參考時鐘處理器模塊還包括模擬鎖相環(huán)，所述模擬鎖相環(huán)通信地耦合至所述數(shù)字鎖相環(huán)，并且被配置用于接收來自于所述數(shù)字鎖相環(huán)的參考信號。所述模擬鎖相環(huán)被配置用于衰減來自于參考信號的具有第一頻率特性的抖動噪聲部分并且用于將參考信號提供至通信地耦合到所述模擬鎖相環(huán)的收發(fā)器。所述收發(fā)器被配置用于衰減來自于所述參考信號的具有第二頻率特性的抖動噪聲部分。
【專利說明】同步網(wǎng)絡應用內(nèi)的傳輸參考信號清理
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年3月11日提交的、美國臨時申請?zhí)枮?1/775，928，題為“TRANSMIT REFERENCE SIGNAL CLEANUP WITHIN A SYSCHR0N0US NETWORK APPLICAT1N”的美國臨時申請在35美國法典§ 119(e)下的優(yōu)先權(quán)，通過引用其全部內(nèi)容將美國臨時申請?zhí)枮?1/775，928的美國臨時申請合并于此。

【技術(shù)領域】
[0003]本發(fā)明針對網(wǎng)絡處理器，并且更具體地針對具有集成網(wǎng)絡同步計時系統(tǒng)的網(wǎng)絡處理器，其利用一種或多種協(xié)議為網(wǎng)絡同步而支持時鐘抖動和漂移接口需求，所述一種或多種協(xié)議包括同步以太網(wǎng)協(xié)議，IEEE 1588，或網(wǎng)絡時間協(xié)議(NTP)。

【背景技術(shù)】
[0004]同步網(wǎng)絡系統(tǒng)，例如同步以太網(wǎng)，使用一種或多種協(xié)議以便于在網(wǎng)絡系統(tǒng)的物理層上的參考信號的傳輸。對于一個或多個網(wǎng)絡節(jié)點(例如，從屬節(jié)點)的參考信號被用作同步信號以允許通過這些網(wǎng)絡節(jié)點傳輸?shù)男盘柕耐?。在一些情況下，同步信號為網(wǎng)絡時鐘。


【發(fā)明內(nèi)容】

[0005]網(wǎng)絡處理器被描述包括以太網(wǎng)串行化器和去串行化器(SerDes)，網(wǎng)絡參考時鐘處理器模塊，以及輸出時鐘選擇器。在一種或多種實現(xiàn)中，這些組件電連接在一起以組成網(wǎng)絡計時系統(tǒng)，能夠提取可追溯的網(wǎng)絡參考計時信號，在選擇的輸入時鐘參考上執(zhí)行頻率縮放函數(shù)，以及在外發(fā)時鐘參考信號上漂移和抖動噪聲濾波，使參考信號可用于網(wǎng)絡計時和本地計時應用兩者?？梢酝ㄟ^來源于以太網(wǎng)物理層(例如，同步以太網(wǎng))的比特傳輸?shù)腟erDesRX數(shù)據(jù)時鐘，通過至網(wǎng)絡處理器的外部計時信號輸入，或者通過由網(wǎng)絡處理器恢復且處理的基于包的網(wǎng)絡計時協(xié)議(例如，IEEE 1588-2008或者NTP)來將所述輸入網(wǎng)絡參考計時信號提供到網(wǎng)絡處理器。在一個或多個實施例中，所述網(wǎng)絡參考時鐘處理器模塊包括輸入時鐘參考選擇器，以將至少一個參考計時信號提供到數(shù)字鎖相環(huán)。所述數(shù)字鎖相環(huán)被配置用于從至少一個參考信號中至少基本上衰減漂移噪聲部分。所述網(wǎng)絡參考時鐘處理器模塊也可以電耦合至模擬鎖相環(huán)，所述模擬鎖相環(huán)通信地耦合至數(shù)字鎖相環(huán)并且被配置用于接收來自于所述數(shù)字鎖相環(huán)的至少一個參考計時信號。所述模擬鎖相環(huán)被配置用于衰減來自于至少一個參考計時信號的第一噪聲部分。所述模擬鎖相環(huán)還被配置用于將至少一個參考計時信號提供到通信耦合至所述模擬鎖相環(huán)的SerDes收發(fā)器。所述SerDes收發(fā)器被配置用于衰減來自于至少一個參考計時信號的第二噪聲部分。所述至少一個參考計時信號被用于同步由所述SerDes收發(fā)器傳輸?shù)臄?shù)據(jù)的傳輸。所述SerDes收發(fā)器也可以將所述參考計時信號用作用于由所述SerDes收發(fā)器接收的數(shù)據(jù)恢復的基礎。
[0006]本
【發(fā)明內(nèi)容】
被提供用于以簡化的形式介紹發(fā)明的選擇，在下面的【具體實施方式】中進一步描述本發(fā)明。本
【發(fā)明內(nèi)容】
并不旨在標識所要求主題的關(guān)鍵特征或必要特征，也不旨在用作確定所要求主題的范圍的輔助。

【專利附圖】

【附圖說明】
[0007]參考附圖描述【具體實施方式】。在說明書和附圖中不同的示例中相同參考標記的使用可以表示相似或相同的項目。
[0008]圖1是根據(jù)本公開示例實施例的網(wǎng)絡處理器的框圖。
[0009]圖2是根據(jù)本公開示例實施例如圖1所示的網(wǎng)絡處理器的輸入/輸出(I/O)接口的框圖，其中I/o接口包括被配置用于從參考計時信號中衰減漂移噪聲部分和抖動噪聲部分的網(wǎng)絡參考時鐘處理器模塊。
[0010]圖3A和圖3B是根據(jù)本公開多種示例實施例示出諸如同步以太網(wǎng)系統(tǒng)的同步網(wǎng)絡系統(tǒng)的框圖。

【具體實施方式】
[0011]當同步信息通過網(wǎng)絡傳送到各個節(jié)點時，網(wǎng)絡同步計時系統(tǒng)依賴于保留網(wǎng)絡參考時鐘(例如，UTC)的計時可追溯性。對于同步以太網(wǎng)系統(tǒng)，通過持續(xù)發(fā)生的比特傳輸在以太網(wǎng)物理層上傳輸計時，而與包傳輸無關(guān)。在一些建議中，由國際電信聯(lián)盟-電信標準化部(ITU-T)已經(jīng)標準化了用于同步以太網(wǎng)系統(tǒng)的接口要求和功能。ITU-T的G.8262建議定義了用于以太網(wǎng)設備時鐘(EEC)的接口、性能和功能要求。ITU-T的G.8264建議進一步規(guī)定了同步以太網(wǎng)系統(tǒng)的其他功能方面，包括同步狀態(tài)信息和支持同步設備計時源(SETS)功能性的能力。最后，ITU-T的G.8261建議規(guī)定了由同步以太網(wǎng)支持的網(wǎng)絡計時應用和功能。
[0012]網(wǎng)絡計時系統(tǒng)通常支持由一些特定應用所需要的節(jié)點處理功能。例如，無線基站應用依賴于基于以太網(wǎng)的網(wǎng)絡計時系統(tǒng)以獲得它們用于在無線設備上傳輸數(shù)據(jù)的射頻(RF)載波信號。對于這種應用，網(wǎng)絡處理器用于在以太網(wǎng)接口處處理所有數(shù)據(jù)處理功能，包括對于網(wǎng)絡計時的支持。為了支持同步以太網(wǎng)網(wǎng)絡計時系統(tǒng)，在以太網(wǎng)入口和出口流量之間，網(wǎng)絡處理器保留計時的可追溯性，并且使用以太網(wǎng)設備時鐘(EEC)來執(zhí)行抖動和漂移濾波功能以滿足以太網(wǎng)接口要求。除了網(wǎng)絡時鐘恢復，在以太網(wǎng)同步狀態(tài)消息傳送通道(ESMC)上，網(wǎng)絡處理器還接收并且處理來自于上游節(jié)點的包，這些包反映恢復的同步以太網(wǎng)計時參考的狀態(tài)或質(zhì)量?；谠撔畔?，網(wǎng)絡處理器可以確定恢復的網(wǎng)絡計時參考是否適用于其應用。如果需要，可以選擇較好的參考作為至EEC的輸入或者可以將EEC的運行模式更改為運行的備份方式(例如，運行的無延遲或振蕩方式)，以在丟失網(wǎng)絡可追溯性時保持輸出時鐘。最后，在ESMC上，網(wǎng)絡處理器必須生成外發(fā)包，該外發(fā)包反映EEC的運行方式或者選擇的輸入?yún)⒖嫉馁|(zhì)量。
[0013]有一些在節(jié)點處必須支持多網(wǎng)絡計時協(xié)議的情況。例如，諸如IEEE1588或NTP的基于包的計時協(xié)議可以用于在主節(jié)點和從屬節(jié)點之間在包網(wǎng)絡上傳輸頻率。例如IEEE1588-2008標準定義了網(wǎng)絡計時系統(tǒng)，其中主時鐘節(jié)點可以發(fā)送一系列時間戳承載包到從屬時鐘節(jié)點，并且從屬時鐘節(jié)點可以恢復可追溯的計時信號。如果IEEE1588網(wǎng)絡計時系統(tǒng)用于支持無線基站計時應用，ITU-T G.8265.1規(guī)定了定義用于IEEE1588計時系統(tǒng)的參數(shù)、缺省值和性能規(guī)格的簡要描述。對于這樣的情況，從屬節(jié)點在以太網(wǎng)端口上接收IEEE1588包，處理這些包得到可追溯主時鐘的網(wǎng)絡計時信號，并且輸出這樣的計時信號到本地應用。對于網(wǎng)絡處理器必須支持多網(wǎng)絡計時協(xié)議的情況，由IEEE1588從屬時鐘恢復的網(wǎng)絡計時信號可以用作在相同的網(wǎng)絡處理器上至EEC功能的輸入，并且用于在所有外發(fā)以太網(wǎng)端口上支持同步以太網(wǎng)網(wǎng)絡計時協(xié)議。對于這種應用，網(wǎng)絡處理器必須支持IEEE1588協(xié)議，IEEE1588從屬時鐘功能(如由應用工業(yè)屬性所規(guī)定的)，以及上述的EEC功能。
[0014]同樣地，網(wǎng)絡處理器還可以支持這種情況:其中由同步以太網(wǎng)EEC功能恢復的網(wǎng)絡計時參考可以用作在相同網(wǎng)絡處理器上至IEEE1588主時鐘功能的輸入，以在所有外發(fā)以太網(wǎng)端口上支持IEEE1588協(xié)議。對于這種應用，網(wǎng)絡處理器必須支持IEEE1588協(xié)議，IEEE1588主時鐘功能(如應用工業(yè)屬性所規(guī)定的)以及上述的EEC功能。
[0015]圖1示出了根據(jù)本公開的實現(xiàn)為片上系統(tǒng)(SoC)的網(wǎng)絡處理器100的框圖。網(wǎng)絡處理器100被配置用于處理數(shù)據(jù)包，執(zhí)行協(xié)議轉(zhuǎn)換，加密和解密數(shù)據(jù)包，等等。如圖1所示，網(wǎng)絡處理器100包括一個或多個輸入/輸出(I/O)接口，共同示出為I/O接口 104，一個或多個微處理器(μ P)核106 (I)至106 (Μ)，一個或多個硬件加速器108 (I)至108 (N)，片上共享存儲器112。如這里所使用的，M和N為大于或等于一(I)的整數(shù)。網(wǎng)絡處理器100還包括用于與外部存儲器116通信的外部存儲器接口 114。外部存儲器116通常實現(xiàn)為動態(tài)隨機存取存儲器(DRAM);例如，雙倍數(shù)據(jù)速率3 (DDR-3) DRAM可以用于數(shù)據(jù)的片外存儲。在一些實施例中，例如如圖1所示，一個或多個I/O接口 104，μ P核106 (I)至106 CM),以及硬件加速器108 (I)至108 (N)的每一個通過交換機110而被通信地連接到共享存儲器112。在具體的實施例中，所述交換機110包括非阻塞縱橫交換機。
[0016]I/O接口 104通常實現(xiàn)為通過ΡΗΥ105和I/O通信鏈路102而將網(wǎng)絡處理器100連接至一個或多個外部設備的硬件。為了保持I/o通信鏈路102的物理層計時特性，ΡΗΥ105保持分開的RX和TX計時域。I/O通信鏈路102可以用于與一個或多個外部設備通信，例如計算機系統(tǒng)或網(wǎng)絡設備，該外部設備與網(wǎng)絡處理器100接口。I/O通信鏈路102可能是定制設計的通信鏈路，或者可能符合標準通信協(xié)議，例如小型計算機系統(tǒng)接口(“SCSI”)協(xié)議總線，串行連接SCSI (“SAS”)協(xié)議總線，串行高級技術(shù)附件(“SATA”)協(xié)議總線，通用串行總線(“USB”)，以太網(wǎng)鏈路，IEEE802.11鏈路，IEEE802.15鏈路，IEEE802.16鏈路，外圍組件互連快遞(“PC1-E”)鏈路，串行高速I/O (“SR10”)鏈路，或者任何其他適用的接口鏈路。通過經(jīng)交換機110在I/O接口 104與共享存儲器112之間的傳輸可以將接收到的數(shù)據(jù)包存入共享存儲器112的緩存中。
[0017]在本公開的實施例中，所述共享存儲器112包括運行為能夠被分配和/或劃分的緩存的存儲器。例如，所述共享存儲器112可以包括一個或多個子緩存，這些子緩存被動態(tài)地分配給各種μΡ核106和硬件加速器108。所述外部存儲器接口 114將所述共享存儲器112耦合至一個或多個外部存儲器，如所示的外部存儲器116，以通過各種μ P核106和硬件加速器108將當前不在使用中的數(shù)據(jù)的片外存儲提供至共享存儲器112的未使用空間。如圖1中虛線120所示，共享存儲器112和外部存儲器116被稱為系統(tǒng)存儲器120。通常，系統(tǒng)存儲器120被尋址作為單地址空間，使得各種加速器108能夠請求數(shù)據(jù)——無論該數(shù)據(jù)是存儲在共享存儲器112中還是存儲在外部存儲器116中。
[0018]硬件加速器108被配置用于例如通過一個或多個通信總線環(huán)118而彼此通信，該數(shù)據(jù)總線環(huán)118將數(shù)據(jù)消息或指令(例如“任務”)從源核傳輸至目的核。任務允許網(wǎng)絡處理器100處理多種多樣的數(shù)據(jù)并且比用固定管道或非管道結(jié)構(gòu)更高效地控制消息。如下更詳細討論的，處理任務的順序取決于:i)包的類型以及ii)在特定包(或包的組)、控制消息或其他數(shù)據(jù)上由各種核執(zhí)行的處理的類型。在此這被稱為“Virtual Pipeline?”，其為Milpitas, Calif的LSI公司的商標。在本公開實施例中，多個虛擬管道中的每個通過網(wǎng)絡處理器100的每個處理模塊接收任務、執(zhí)行任務，并且根據(jù)對應于該任務的虛擬管道的識別來分配后續(xù)任務給其他(或者相同)處理模塊而運行。如在此所描述的，任務是至目的核以執(zhí)行某些功能的指令。
[0019]網(wǎng)絡處理器100被配置用于經(jīng)通信鏈路從一個或多個源設備接收數(shù)據(jù)包，在接收的數(shù)據(jù)包上執(zhí)行處理操作，并且將數(shù)據(jù)包傳輸出到一個或多個目的設備。如圖1所示，將一個或多個數(shù)據(jù)包從傳輸設備經(jīng)I/o通信鏈路102傳輸至網(wǎng)絡處理器100。在一個或多個實現(xiàn)中，通過以太網(wǎng)物理層(PHY)105，通信鏈路102與I/O接口 104相連接。網(wǎng)絡處理器100被配置用于同時從I/O通信鏈路102中接收來自一個或多個激活數(shù)據(jù)流的數(shù)據(jù)包。I/O接口 104被配置用于反串行化/串行化接收到的數(shù)據(jù)包并且經(jīng)交換機100將所述接收到的數(shù)據(jù)包提供至共享存儲器112中的緩存。
[0020]I/O接口 104提供各種類型的I/O接口功能，并且在這里描述的一個或多個實施例中，所述I/o接口 104是將網(wǎng)絡處理器100連接到一個或多個外部設備的命令驅(qū)動的硬件加速器。接收到的數(shù)據(jù)包可以存儲在共享存儲器112中，并且然后產(chǎn)生一個或多個相應的任務。傳輸?shù)臄?shù)據(jù)包產(chǎn)生于共享存儲器112中的數(shù)據(jù)用于一個或多個相應的任務，并且能被傳輸出所述網(wǎng)絡存儲器100。在本公開的實施例中，I/O接口包括被配置以提供輸入數(shù)據(jù)的完整性檢測的以太網(wǎng)I/O接口。所述I/O接口還能夠為接收和傳輸?shù)臄?shù)據(jù)包提供時間戳數(shù)據(jù)，該時間戳數(shù)據(jù)可能用于實現(xiàn)諸如時序分組(例如在IEEE1588的標準建議中所規(guī)定的)的特性。在本公開的另一個實施例中，I/O接口 104僅被實現(xiàn)為輸入(接收)或僅被實現(xiàn)為輸出(發(fā)送)接口。在本公開的一個或多個實施例中，以太網(wǎng)I/O接口可以包括一個或多個引擎。
[0021]所述網(wǎng)絡處理器100的各種μ P核106和硬件加速器108包括若干個一種或多種類型的處理器或加速器。例如，所述各種μΡ核106可以實現(xiàn)為Pentium?.或者Power PC?處理器，或者不同處理器類型的組合(Pentium?.為Intel公司的注冊商標，以及Power PC?為IBM的注冊商標)。所述各種硬件加速器108可以包括，例如，一個或多個功能專用模塊，例如模塊化包處理器(MPP)，包組裝塊(PAB)，模塊化流量管理器(MTM)，存儲器管理塊(MMB )，流編輯器(SED )，安全協(xié)議處理器(SPP )，正則表達式(RegEx )引擎，以及其他特殊用途的模塊。
[0022]所述MTM是提供包調(diào)度和可能最多6個級別調(diào)度等級的軟件驅(qū)動的加速器。MTM可以支持幾百萬個隊列和調(diào)度器(如需要能夠支持每個流隊列)。對于每個隊列和調(diào)度器，MTM可以利用平滑差額加權(quán)輪循(SDWRR)為成型和調(diào)度提供支持。MTM還可以支持多播。包的每個副本都可以獨立地調(diào)度并且向下經(jīng)過一個或多個虛擬管道，利用獨立的封裝或任何其他處理來允許多播。MTM還可以包括特殊用途的處理器，其能夠用于調(diào)度決策的細粒度控制。MTM可以用于做出丟棄決策以及調(diào)度和成型決策。
[0023]SED是允許包的編輯的軟件驅(qū)動的加速器。SED執(zhí)行包編輯功能，其可以包括增加和修改包報頭，以及分片或分割數(shù)據(jù)(例如IP碎片)。SED從任務規(guī)定的每個流狀態(tài)和多個任務中接收包數(shù)據(jù)以及參數(shù)。SED的輸出能夠成為外發(fā)包數(shù)據(jù)并且還能夠更新任務參數(shù)。RegEx引擎是用于基于狀態(tài)的跨包模式匹配的包搜索引擎。RegEx引擎是多線程加速器。
[0024]SPP提供加密和解密能力，并且是命令驅(qū)動的硬件加速器，優(yōu)選地具有靈活性以處理協(xié)議變化性并且通過以固件升級來增加安全協(xié)議的能力來改變標準。加密和完整性(散列)功能可以以硬件實現(xiàn)。SPP具有多個有序任務隊列機制，其被用來橫跨線程加載平衡，如下面更加詳細討論的。
[0025]PAB是提供具有包組裝、傳輸、重傳和刪除能力的暫存緩沖區(qū)的命令驅(qū)動的硬件加速器。輸入PAB的任務能夠明確為從任何組裝緩存中的任何地方插入/提取數(shù)據(jù)。在任何緩存中都支持間隙。插入和提取的位置可以被規(guī)定成位級別?？梢灾С质纠缘膫鹘y(tǒng)的包重組功能，例如IP組裝。PAB被配置用于還支持廣義的暫存緩沖區(qū)和滑動窗口協(xié)議傳輸/重傳緩存，為如TCP起源、終止和歸一化的特征提供卸載。
[0026]MPP是提供基于樹的最長前綴和訪問控制列表分類的多線程專用處理器。MPP也具帶有散列表增加、刪除和沖突的全硬件管理的硬件基于散列的分類能力?？蛇x地，計時器與每個散列條目相關(guān)，可以在軟件控制下將該計時器用于任務，例如連接超時和重傳計時。MPP包括統(tǒng)計和狀態(tài)管理引擎，當與散列表和計時器設備組合時，統(tǒng)計和狀態(tài)管理引擎提供支持用于基于狀態(tài)的協(xié)議處理。MPP被配置以支持幾百萬的流。MPP結(jié)構(gòu)能夠?qū)⑺忻總€線程狀態(tài)存儲在存儲器中而非寄存器文件中。
[0027]在所述共享存儲器112中，MMB分配和釋放存儲器資源。共享存儲器112被分配用于這樣的應用，例如任務FIFO存儲、包數(shù)據(jù)存儲、散列表沖突處理、計時器事件管理以及流量管理隊列。MMB提供用于在共享存儲器112中的存儲器每個塊的參考計數(shù)。多個參考計數(shù)允許信息的更有效存儲，例如多播流量(數(shù)據(jù)發(fā)送到多個目的地)或者用于重傳。每次需要數(shù)據(jù)時，多個參考計數(shù)減弱復制數(shù)據(jù)的需要。由于最近被釋放的存儲器塊優(yōu)選地是將被分配用于特定任務的接下來的塊，MMB使用基于棧的方法優(yōu)選地跟蹤存儲器的分配，以減少緩存沖突(thrash)和緩存跟蹤開銷?？梢杂蒑MB動態(tài)分配共享存儲器112中的塊以存儲數(shù)據(jù)，并且塊可以用在各種預定的大小。例如，通常塊可以為下面的大小之一:256字節(jié)、2048字節(jié)、16384字節(jié)和65536字節(jié)。
[0028]圖2示出根據(jù)本公開實施例的I/O接口 104的框圖。如所示出的，I/O接口 104被配置用于與I/o通信鏈路102接口。在本公開的一個或多個實施例中，所述網(wǎng)絡處理器100被配置用于提供網(wǎng)絡處理功能以支持網(wǎng)絡同步應用，例如同步以太網(wǎng)網(wǎng)絡。因此，I/O接口104包括網(wǎng)絡參考時鐘處理器模塊(例如，裝置)204，該網(wǎng)絡參考時鐘處理器模塊204被配置用于恢復可追溯的網(wǎng)絡參考且在同步網(wǎng)絡中提供參考時鐘信號，例如圖3A和3B中所示的同步網(wǎng)絡300。
[0029]同步網(wǎng)絡300 (例如，同步以太網(wǎng)(SyncE)網(wǎng)絡)包括一個或多個節(jié)點302 (例如，節(jié)點302 (I)、節(jié)點302 (2)、節(jié)點302 (3)等)。節(jié)點302可以包括交換機、路由器，或者能夠在網(wǎng)絡同步應用(例如，網(wǎng)絡300)內(nèi)提供根據(jù)本公開的網(wǎng)絡功能的任何其他類型的網(wǎng)絡節(jié)點?？梢栽O想的是，網(wǎng)絡300內(nèi)的至少一個節(jié)點302包括主節(jié)點302 (I)并且剩余的各節(jié)點302包括從屬節(jié)點(例如，節(jié)點302 (2)、節(jié)點302 (3))。主節(jié)點配置EEC以運行在運行的外部計時模式中。外部計時源可以追溯到外部參考源，例如UTC可追溯源時鐘。每個主節(jié)點需要至少一個或多個能夠支持分別如圖3A和圖3B中所示的同步以太網(wǎng)的收發(fā)器。從屬節(jié)點配置EEC以運行在運行的線路計時模式。從屬節(jié)點可能需要至少一個能夠支持同步以太網(wǎng)的收發(fā)器。在這種配置中，通過以太網(wǎng)設備，主節(jié)點302 (I)將可追溯同步分配到網(wǎng)絡300內(nèi)的一個或多個從屬節(jié)點。如所示出的，每個節(jié)點302包括網(wǎng)絡處理器100，并且通過通信鏈路102的方式，每個節(jié)點302被通信地連接到相鄰的節(jié)點302。在本公開的實施例中，所述通信鏈路102包括雙向鏈路304。例如，雙向鏈路304可以包括第一鏈路304Cl)(第一鏈路304 (I)通過以太網(wǎng)物理層305接口)以將傳輸?shù)臄?shù)據(jù)從主節(jié)點302 (I)的收發(fā)器216 (例如，圖2所示的收發(fā)器216)提供至從屬節(jié)點(302 (2)和302 (3))的收發(fā)器216，以及包括第二鏈路304 (B)以將傳輸?shù)臄?shù)據(jù)從從屬節(jié)點(節(jié)點302 (2)和302 (3))的收發(fā)器216提供至主節(jié)點302 (I)的收發(fā)器216?？梢栽O想的是，在節(jié)點302內(nèi)，收發(fā)器216可以提供發(fā)射器和接收器的功能。從屬節(jié)點被配置用于同步與主節(jié)點相關(guān)(例如，主節(jié)點生成、提供的等)的參考信號。從屬節(jié)點還被配置用于在網(wǎng)絡300內(nèi)在主節(jié)點處傳輸與(根據(jù))參考信號相關(guān)的數(shù)據(jù)。在本公開的一個或多個實施例中，所述參考信號包括參考時鐘信號，例如外部參考時鐘(例如，每個節(jié)點302外部的參考時鐘)。因此，從屬節(jié)點的收發(fā)器216被配置用于相應于主節(jié)點的收發(fā)器216的參考時鐘信號傳輸數(shù)據(jù)。
[0030]每個節(jié)點302各自的收發(fā)器216被配置用于將串行化器/去串行化器(SerDes)功能(例如，在每個方向中的串行數(shù)據(jù)與并行數(shù)據(jù)接口之間轉(zhuǎn)換數(shù)據(jù))提供至網(wǎng)絡300中的節(jié)點302。在本公開的一個或多個實施例中，每個相應節(jié)點302的收發(fā)器216被配置用于將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)且在通信鏈路102 (例如，鏈路304)上傳輸串行化的數(shù)據(jù)，并且每個相應節(jié)點302的收發(fā)器216被配置用于將接收到的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，用于通過各自的網(wǎng)絡處理器100處理。收發(fā)器216被配置用于使用本地(例如，內(nèi)部)參考時鐘信號(例如，正在傳輸?shù)墓?jié)點302中產(chǎn)生的時鐘信號)以在串行化用于傳輸?shù)臄?shù)據(jù)時同步外發(fā)比特轉(zhuǎn)移，并且收發(fā)器216被配置用于基于另一個本地(例如，內(nèi)部)參考時鐘信號(例如，與正在接收的節(jié)點302內(nèi)產(chǎn)生的輸入比特轉(zhuǎn)移同步的時鐘信號)去串行化接收到的數(shù)據(jù)。收發(fā)器216被配置用于產(chǎn)生和傳輸表示串行化數(shù)據(jù)的信號到相鄰節(jié)點302。在一些實施例中，收發(fā)器216被配置用于串行化和傳輸包括數(shù)據(jù)部分和參考時鐘部分的一個或多個信號，并且收發(fā)器216被配置用于去串行化信號以提取數(shù)據(jù)部分和參考時鐘部分用于通過各自節(jié)點302的進一步處理。
[0031]由圖2所示，網(wǎng)絡參考時鐘處理器模塊204被配置用于從諸如參考時鐘信號的參考信號衰減漂移噪聲部分和抖動噪聲部分。換言之，模塊204被配置用于保持如由同步以太網(wǎng)接口要求(即網(wǎng)絡300)所要求的計時要求。如在此更加詳細描述的，模塊204被配置用于在各自節(jié)點302內(nèi)提供(例如，創(chuàng)造，產(chǎn)生，修改)同步時鐘信號。模塊204包括多個復用器 206 (1),206 (2),206 (3),206 (4),206 (5),206 (6)和 206 (7)，其每一個被配置用于接收多個輸入信號和選擇信號。復用器206 (1),206 (2),206 (3),206 (4),206 (5)、206 (6)和206 (7)被配置用于根據(jù)所述選擇信號輸出所述輸入信號中的一個。
[0032]當節(jié)點302通過鏈路304 (I)傳輸串行化數(shù)據(jù)(例如，信號)時，傳輸節(jié)點302的模塊204被配置用于選擇參考時鐘信號以同步用于相應收發(fā)器216外發(fā)比特轉(zhuǎn)移。如圖2所示，用于復用器206 (I)的源信號(例如，輸入信號)為節(jié)點302的外部時鐘參考時鐘信號(NET_CLK_REF)、從節(jié)點302的每個各自SerDes216中接收恢復的時鐘信號SYNCE_CLK[2:O]、相應于網(wǎng)絡處理器的時間戳產(chǎn)生器時鐘信號的時鐘信號(NC0CLK)，或者接地(例如，復用器206 (I)的輸入端耦合至接地)。復用器206 (I)被配置用于將選擇的輸出信號提供至第一數(shù)字鎖相環(huán)208 (I)、第二數(shù)字鎖相環(huán)208 (2)，并且提供至復用器206 (2)(例如，數(shù)字鎖相環(huán)旁路)。如所示的，數(shù)字鎖相環(huán)208 (1),208 (2)二者輸出至第三復用器206 (3)，并且第三復用器206 (3)輸出至第二復用器206 (2)。數(shù)字鎖相環(huán)208 (1),208 (2)被配置用于輸出由復用器206 (I)提供的時鐘信號的數(shù)字表示，和并且用于大體上衰減來自于從屬節(jié)點每個要求的時鐘信號的漂移噪聲部分。數(shù)字鎖相環(huán)208 (I)被配置用于支持DSl/El傳輸時鐘要求，并且數(shù)字鎖相環(huán)208 (2)被配置用于支持ITU-T G.8262規(guī)范的同步以太網(wǎng)時鐘要求。數(shù)字鎖相環(huán)208 (I)也可以用于EEC選項2，并且可以要求數(shù)字鎖相環(huán)208
(2)用于EEC選項I。輸出時鐘信號還具有頻率特性，為了衰減殘留抖動或輔助頻率分量，該頻率特性要求通過在此描述的模擬鎖相環(huán)的進一步的相位噪聲濾波。如圖2所示，NET_CLK_REF、SYNCE_CLK和NCOCLK信號還被提供為至復用器206 (7)的輸入。復用器206 (7)的輸出被通信地連接至復用器206 (5)和復用器206 (6)。
[0033]復用器206 (2)的輸出時鐘信號被提供為至模擬鎖相環(huán)設備209的輸入。如圖2所示，模擬鎖相環(huán)設備209包括第一模擬鎖相環(huán)210 (I)和第二模擬鎖相環(huán)210 (2)。模擬鎖相環(huán)210 (1),210 (2)被配置用于至少部分衰減接收信號的抖動噪聲部分。例如，模擬鎖相環(huán)210 (1),210 (2)被配置用于衰減具有第一頻率特性(例如，高頻抖動噪聲部分)的抖動噪聲部分。在另一個示例中，模擬鎖相環(huán)210 (2)被配置用于通過分數(shù)模擬鎖相環(huán)處理的使用來衰減低頻抖動?？梢栽O想的是，由于數(shù)字鎖相環(huán)208 (1),208 (2)中的一個或者從恢復的參考時鐘信號呈現(xiàn)的抖動噪聲部分，抖動噪聲部分被引入到時鐘信號。第一模擬鎖相環(huán)210 (I)被配置用于準同步數(shù)字系列(PDH)數(shù)據(jù)傳輸。在本公開的一個或多個實施例中，模擬鎖相環(huán)210 (I)被配置用于輸出參考時鐘信號(例如，帶有至少部分的衰減的抖動噪聲的參考時鐘信號)，并且時鐘信號能夠用作用于一個或多個計時電路(例如，當相應節(jié)點302根據(jù)準同步數(shù)字層級要求傳輸數(shù)據(jù)時)的參考信號。如所示的，由第一模擬鎖相環(huán)210 (I)輸出的信號被提供到一個或多個除法器電路(例如，邏輯塊)212 (1),212 (2)、212 (3),212 (4)。除法器電路212 (1),212 (2),212 (3),212 (4)包括頻率除法器電路，該頻率除法器電路被配置用于接收頻率(fin)的輸入信號且用于生成被整數(shù)除的頻率(fwt)(f；ut=fin/n，η為整數(shù))的輸出信號。如所示的，如上面討論的，除法器電路212 (I)被配置用于對由模擬鎖相環(huán)210 (I)輸出的時鐘信號應用除法運算，其用于DS1/E1通信協(xié)議的同步；除法器電路212 (2)被配置用于對由模擬鎖相環(huán)210 (I)輸出的時鐘信號應用除法運算，其用于DS3/E3通信協(xié)議的同步；除法器電路212 (3)被配置用于對由模擬鎖相環(huán)210(O輸出的時鐘信號(例如，同步時鐘(SCLK))應用除法運算；以及除法器電路212 (4)被配置用于對時鐘信號[ETHCLK0UT]應用除法運算，其用于同步以太網(wǎng)應用。應該注意的是，呈現(xiàn)在時鐘信號[ETHCLK0UT]上的抖動可以超出SerDes TX的時鐘抖動接口規(guī)格。因此，將需要外部抖動衰減器以符合這些抖動接口要求。因此，每個除法器電路212 (I)至212
(4)都可以被配置用于根據(jù)網(wǎng)絡300內(nèi)使用的通信協(xié)議的要求用不同的值(例如，與其他除法器電路相關(guān)的不同的整數(shù)或分數(shù)值)除相應的信號。
[0034]當各個節(jié)點302正在傳輸時，第二模擬鎖相環(huán)210(2)將參考時鐘信號提供至復用器206 (4)。在一些實施例中，第二模擬鎖相環(huán)210 (2) (APLL)可以實現(xiàn)為重編程的第一模擬鎖相環(huán)210 (1)，因此將兩種APLL功能合并成為單一模擬鎖相環(huán)。復用器206 (4)也接收第二參考時鐘信號，用于提供外部抖動衰減器選項(例如，片外參考時鐘信號)。因此，復用器206 (4)被配置用于接收選擇信號，該選擇信號使復用器206 (4)從多個源(例如，從模擬鎖相環(huán)210 (2)或與外部衰減器選項相對應的參考時鐘信號)輸出參考時鐘信號。當節(jié)點302 (I)在傳輸模式(例如，節(jié)點302 (I)包括主節(jié)點)時，相應節(jié)點302 (I)的收發(fā)器216被配置用于傳輸表示同步于TxCLK時鐘信號的串行化數(shù)據(jù)流的一個或多個信號。例如，由模擬鎖相環(huán)210 (2)提供的TxCLK時鐘信號用于同步表示來自每個收發(fā)器216的輸出數(shù)據(jù)比特流的信號。在另一個示例中，與外部抖動衰減器選項相對應的參考時鐘信號[REFCLK_B]用于同步輸出數(shù)據(jù)比特流。
[0035]從屬節(jié)點302(2)被配置用于在節(jié)點的收發(fā)器216處接收表示串行化數(shù)據(jù)的信號。如上所述，收發(fā)器216被配置用于去串行化接收到的信號。每個收發(fā)器216也被配置用于恢復數(shù)據(jù)信號的網(wǎng)絡時鐘信號部分[SYNCE_CLK[2:0]。收發(fā)器216被配置用于將恢復的網(wǎng)絡時鐘信號部分提供至節(jié)點的相應模塊204，其處理該時鐘信號且將相位濾波的時鐘信號提供至從屬節(jié)點的收發(fā)器216，以允許從屬節(jié)點的收發(fā)器216生成同步于TxCLK時鐘信號的輸出信號。
[0036]如圖1和圖2所示，I/O接口 104可以包括被配置用于在網(wǎng)絡300內(nèi)傳輸和接收數(shù)據(jù)的一個或多個收發(fā)器216。第一收發(fā)器216 (I)電連接到復用器210 (4)的輸出端以及電連接到外部(例如，片外)參考時鐘。每個其他的收發(fā)器(該示例中的收發(fā)器216 (2)、216 (3))被通信地連接(例如，菊鏈)到第一收發(fā)器216 (1)，使得其他收發(fā)器接收由復用器206 (4)輸出的參考時鐘信號。因此，每個收發(fā)器216被配置用于產(chǎn)生(例如，串行化)且用于傳輸作為同步于選擇的參考時鐘信號的比特的數(shù)據(jù)。每個收發(fā)器216也被配置用于接收數(shù)據(jù)且用于去串行化數(shù)據(jù)，并且生成作為同步于接收數(shù)據(jù)的比特的時鐘，用于由節(jié)點302(例如，網(wǎng)絡處理器100)處理。可以設想的是，在單個數(shù)字千赫茲范圍外加諧波中，低頻包括抖動噪聲部分，由于在數(shù)字鎖相環(huán)DPLL (I)或DPLL (2)的低通行為(例如，低通電路)中的限制，該抖動噪聲部分可能出現(xiàn)在由時鐘選擇器206 (2)輸出的參考時鐘信號中。SYNCEAPLL210 (2)被配置用于由于APLL的低通傳輸功能(例如，低通電路)，至少大體上衰減參考時鐘信號的中高頻率的抖動噪聲部分(例如，具有第二頻率特征的抖動噪聲部分)。由于用于每個SerDes收發(fā)器的單個兆赫茲的低通截止頻率，這種抖動濾波是需要的。因此，根據(jù)本公開，為了符合同步以太網(wǎng)的時鐘接口的要求，由漂移/抖動濾波器先于SerDes收發(fā)器以衰減參考信號(即，參考時鐘)的抖動和漂移頻率分量。因此，收發(fā)器216被配置用于串行化數(shù)據(jù)(即，生成代表串行化數(shù)據(jù)的信號)，該數(shù)據(jù)同步于(即，相應于)具有至少大體上衰減的漂移噪聲部分和抖動噪聲部分的參考時鐘信號。
[0037]如所示的，每個除法器電路212 (1)、212 (2),212 (3)的輸出端連接至復用器206
(5)的輸入端。復用器206 (5)也被配置用于從模擬鎖相環(huán)214接收信號且用于接收由復用器206 (I)輸出的信號。復用器206 (6)接收來自于除法器電路212 (4)和復用器206
(7)的輸入。每個復用器206 (5),206 (6)被配置用于輸出通過各自緩存217 (1)、217 (2)緩存的各個同步的參考時鐘信號(例如，SYNCE_CLK0、SYNCE_CLK1)。這些同步的參考時鐘信號可以用于將片外時鐘參考提供至其他設備或者用于進一步抖動濾波，并且作為每個收發(fā)器的TxCLK參考發(fā)送到REFCLK_B輸入端。模擬鎖相環(huán)214可以在模塊204的外部，并且被配置用于將信號提供至為數(shù)字鎖相環(huán)206 (1),206 (2)以用作網(wǎng)絡資源時鐘處理器模塊的樣本時鐘，用于在復用器輸出端206 (2)處生成中間時鐘。
[0038]可以設想的是，模擬鎖相環(huán)設備209能夠與模塊204 (例如，模塊204的片上系統(tǒng)組件)集成或者模擬鎖相環(huán)設備209可以是被配置用于與模塊204接口的外部組件。網(wǎng)絡處理器100被配置用于根據(jù)同步以太網(wǎng)的要求，將期望的選擇信號提供至每個相應的復用器206 (I)至206 (6)。在本公開的一個或多個實施例中，一個或多個μ P核106通信地稱合至每個相應的復用器206 (I)至206 (6)，并且被配置用于將選擇信號提供至相應復用器以使復用器根據(jù)選擇信號來輸出信號。
[0039]盡管針對結(jié)構(gòu)特征和/或處理操作已經(jīng)以具體的語言描述本主題，將理解的是，在所附權(quán)利要求中限定的主題并不必須局限于上述特定的特征和行為。相反，上述特定的特征和行為被公開為實現(xiàn)權(quán)利要求的示例形式。
【權(quán)利要求】
1.一種網(wǎng)絡參考時鐘處理器模塊，包括: 數(shù)字鎖相環(huán)，被配置用于至少大體上衰減來自至少一個參考信號的漂移噪聲部分；以及 一個或多個模擬鎖相環(huán)，通信地耦合至所述數(shù)字鎖相環(huán)，并且被配置用于接收來自所述數(shù)字鎖相環(huán)的至少一個參考信號，所述一個或多個模擬鎖相環(huán)被配置用于衰減具有來自至少一個頻率信號的第一噪聲部分， 其中，所述一個或多個模擬鎖相環(huán)被配置用于將至少一個參考信號提供至通信地耦合到所述模擬鎖相環(huán)的收發(fā)器，至少一個參考信號用于同步由所述收發(fā)器傳輸?shù)臄?shù)據(jù)的傳輸。
2.如權(quán)利要求1所述的網(wǎng)絡參考時鐘處理器模塊，其中所述一個或多個模擬鎖相環(huán)被耦合至所述數(shù)字鎖相環(huán)，并且被配置用于提供至少一個或多個參考信號以支持要求可追溯計時參考的其他網(wǎng)絡處理器功能。
3.如權(quán)利要求1所述的網(wǎng)絡參考時鐘處理器模塊，進一步包括通信地連接至所述數(shù)字鎖相環(huán)的輸入復用器，所述輸入復用器被配置用于接收多個參考信號且選擇性地將至少一個參考信號輸出至所述數(shù)字鎖相環(huán)。
4.如權(quán)利要求3所述的網(wǎng)絡參考時鐘處理器模塊，其中所述多個參考信號包括至少本地參考時鐘信號或恢復的時鐘信號。
5.如權(quán)利要求1所述 的網(wǎng)絡參考時鐘處理器模塊，其中所述收發(fā)器被配置用于在同步以太網(wǎng)環(huán)境內(nèi)傳輸同步的數(shù)據(jù)。
6.如權(quán)利要求1所述的網(wǎng)絡參考時鐘處理器模塊，其中所述收發(fā)器被配置用于基于所述至少一個參考信號而同步所述數(shù)據(jù)。
7.一種處理器，包括: 網(wǎng)絡參考時鐘處理器模塊，所述網(wǎng)絡參考時鐘處理器模塊包括: 數(shù)字鎖相環(huán)，被配置用于至少大體上衰減來自至少一個參考信號的漂移噪聲部分； 一個或多個模擬鎖相環(huán)，通信地耦合至所述數(shù)字鎖相環(huán)，并且被配置用于接收來自所述數(shù)字鎖相環(huán)的至少一個參考信號，所述模擬鎖相環(huán)被配置用于衰減來自所述至少一個參考信號的具有第一頻率特性的抖動噪聲部分；以及 通信地耦合至所述模擬鎖相環(huán)的收發(fā)器，所述收發(fā)器被配置用于衰減來自所述至少一個參考信號的具有第二頻率特性的抖動噪聲部分，所述收發(fā)器被配置用于使用所述至少一個參考信號來同步一個或多個數(shù)據(jù)信號。
8.如權(quán)利要求7所述的處理器，其中一個或多個模擬PLL耦合至所述數(shù)字鎖相環(huán)，并且被配置用于提供至少一個或多個參考信號以支持要求可追溯計時參考的其他網(wǎng)絡處理器功能。
9.如權(quán)利要求7所述的處理器，進一步包括通信地連接至所述數(shù)字鎖相環(huán)的輸入復用器，所述輸入復用器被配置用于接收多個參考信號且選擇性地將所述至少一個參考信號輸出至所述數(shù)字鎖相環(huán)。
10.如權(quán)利要求9所述的處理器，其中所述多個參考信號包括至少本地參考時鐘信號或恢復的時鐘信號。
11.如權(quán)利要求9所述的處理器，進一步包括通信地連接至所述輸入復用器的一個或多個微處理器核，所述一個或多個微處理器核被配置用于將選擇信號發(fā)送至所述輸入復用器，以使所述輸入復用器輸出響應于所述選擇信號的至少一個參考信號。
12.如權(quán)利要求7所述的處理器，其中所述收發(fā)器被配置用于傳輸在同步以太網(wǎng)環(huán)境內(nèi)作為同步比特的串行化數(shù)據(jù)。
13.如權(quán)利要求7所述的處理器，其中所述收發(fā)器被配置用于恢復來自一個或多個數(shù)據(jù)信號的所述至少一個參考信號。
14.一種系統(tǒng),包括: 主網(wǎng)絡節(jié)點，被配置用于傳輸一個或多個數(shù)據(jù)信號，所述主網(wǎng)絡節(jié)點包括收發(fā)器，所述收發(fā)器被配置用于使用至少一個參考信號串行化作為同步比特的一個或多個數(shù)據(jù)信號； 從屬網(wǎng)絡節(jié)點，被配置用于接收來自所述主節(jié)點的所述一個或多個數(shù)據(jù)信號，并且用于從所述一個或多個數(shù)據(jù)信號恢復所述至少一個參考信號，所述從屬網(wǎng)絡節(jié)點包括網(wǎng)絡參考時鐘處理器模塊，所述網(wǎng)絡參考時鐘處理器模塊包括: 數(shù)字鎖相環(huán)，被配置用于至少大體上衰減來自所述至少一個參考信號的漂移噪聲部分； 一個或多個模擬鎖相環(huán)，通信地耦合至所述數(shù)字鎖相環(huán)，并且被配置用于接收來自所述數(shù)字鎖相環(huán)的至少一個參考信號，所述一個或多個模擬鎖相環(huán)被配置用于衰減來自至少一個參考信號的具有第一頻率特性的抖動噪聲部分；以及 通信地耦合至所述模擬鎖相環(huán)的收發(fā)器，所述收發(fā)器被配置用于衰減來自所述至少一個參考信號的具有第二頻率特性的抖動噪聲部分，所述發(fā)射器被配置用于使用所述至少一個參考信號來串行化作為同步比特的一個或多個數(shù)據(jù)信號。
15.如權(quán)利要求14所述的系統(tǒng)，其中一個或多個模擬PLL耦合至所述數(shù)字鎖相環(huán)，并且被配置用于提供至少一個或多個參考信號以支持要求可追溯計時參考的其他網(wǎng)絡處理器功能。
16.如權(quán)利要求14所述的系統(tǒng)，其中所述從屬網(wǎng)絡節(jié)點進一步包括通信地連接至所述數(shù)字鎖相環(huán)的輸入復用器，所述輸入復用器被配置用于接收多個參考信號且選擇性地將至少一個參考信號輸出至所述數(shù)字鎖相環(huán)。
17.如權(quán)利要求16所述的系統(tǒng)，其中所述多個參考信號包括至少本地參考時鐘信號或恢復的時鐘信號。
18.如權(quán)利要求16所述的系統(tǒng)，其中所述從屬節(jié)點進一步包括通信地連接至所述輸入復用器的一個或多個微處理器核，所述一個或多個微處理器核被配置用于將選擇信號傳輸至所述輸入復用器，以使所述輸入復用器輸出響應于所述選擇信號的至少一個參考信號。
19.如權(quán)利要求14所述的系統(tǒng)，其中所述從屬節(jié)點的收發(fā)器被配置用于去串行化接收的數(shù)據(jù)信號。
20.如權(quán)利要求14所述的系統(tǒng)，進一步包括被配置用于將所述主網(wǎng)絡節(jié)點通信地耦合至所述從屬網(wǎng)絡節(jié)點的雙向通信鏈路。
【文檔編號】H04J3/06GK104052561SQ201410085554
【公開日】2014年9月17日 申請日期:2014年3月10日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】S·尼瑪瓦卡爾, G·E·比爾斯, P·S·拜卓斯安, M·A·博爾多格納, 萬泓 申請人:Lsi公司