一種適合于fpga實現(xiàn)的高速通信并行數(shù)字調(diào)制方法
【專利摘要】本發(fā)明涉及一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，是通過將待傳輸?shù)母咚俦忍亓鞔⑥D(zhuǎn)換為低速并行比特流，將所述低速并行比特流進行星座圖符號映射，得到并行數(shù)據(jù)；然后對并行數(shù)據(jù)分別進行高速并行成型濾波，再進行并行數(shù)字上變頻得到并行低中頻調(diào)制信號；最后將并行低中頻調(diào)制信號轉(zhuǎn)換為模擬信號發(fā)送出去；本發(fā)明通過全并行技術(shù)設(shè)計了一套利于FPGA實現(xiàn)的高速調(diào)制方法，該方法具有硬件資源消耗小，易于FPGA流水線實現(xiàn)，可以突破器件速率限制，在較低的器件時鐘頻率下實現(xiàn)極高的數(shù)據(jù)調(diào)制等優(yōu)點；通過在實際硬件平臺上的測試表明，基于本調(diào)制構(gòu)架，可以在156.25MHz的時鐘頻率下實現(xiàn)5Gbps的數(shù)據(jù)調(diào)制。
【專利說明】—種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字通信中的一種數(shù)據(jù)調(diào)制方法，具體是一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法。
【背景技術(shù)】
[0002]隨著信息技術(shù)、通信技術(shù)的快速發(fā)展及航空、航天技術(shù)的進步，人們對信息量的需求也越來越大，各個領(lǐng)域都對信息量及信息的傳輸速率提出了越來越高的要求。無線數(shù)據(jù)服務(wù)方面，4G網(wǎng)絡(luò)、視頻會議、高清電視(HDTV)、3D娛樂等高服務(wù)質(zhì)量寬帶多媒體服務(wù)需求的日益突出，對個人服務(wù)無線網(wǎng)絡(luò)，以及主干服務(wù)衛(wèi)星如通信廣播衛(wèi)星、移動通信衛(wèi)星、數(shù)字音頻廣播衛(wèi)星等都提出了更高的數(shù)據(jù)傳輸速率要求。隨著遙感分辨率的提高，各種遙感衛(wèi)星、氣象衛(wèi)星、資源探測衛(wèi)星、空間SAR、數(shù)據(jù)中繼衛(wèi)星等星間或星地通信中需要傳輸?shù)拇罅扛哔|(zhì)量圖片數(shù)據(jù)和其他各種探測及應(yīng)用數(shù)據(jù)，其數(shù)據(jù)量也在成倍甚至成數(shù)量級增長。這些星間、星地、空空、空地間的數(shù)據(jù)傳輸對數(shù)據(jù)速率的要求從以前的數(shù)十Mbps、數(shù)百Mbps激增到了數(shù)Gbps甚至數(shù)十Gbps。研究表明，在過去的25年里，無線通信對通信速率的需求以摩爾定律的方式增長，即每18個月翻一番。按照這種趨勢，未來10年內(nèi)無線數(shù)據(jù)傳輸率將達到5-15Gbps。然而目前的通信系統(tǒng)并不能提供足夠高的數(shù)據(jù)傳輸速率以滿足未來的需要，因此對高速通信技術(shù)的研究顯得十分迫切。
[0003]高速調(diào)制解調(diào)器的性能決定了通信系統(tǒng)的數(shù)據(jù)傳輸能力，而現(xiàn)有主流調(diào)制解調(diào)設(shè)備處理的數(shù)據(jù)率已經(jīng)不能滿足日益增長的高速數(shù)據(jù)傳輸?shù)囊?，因此需要對超高速調(diào)制解調(diào)技術(shù)進行研究，突破超聞速調(diào)制解調(diào)的關(guān)鍵技術(shù)，為超聞速數(shù)據(jù)的可罪傳輸提供理論依據(jù)和實現(xiàn)手段，以滿足通信中日益增長的實時、海量數(shù)據(jù)傳輸需求。
[0004]目前的數(shù)字調(diào)制器基本采用的都是串行調(diào)制構(gòu)架，調(diào)制速率的提高依靠FPGA、DSP等數(shù)字器件主時鐘頻率的提高。而目前這類器件的時鐘頻率對于現(xiàn)在的需求而言，速率低、時鐘頻率低，已經(jīng)很難提高，因此為了進一步提高調(diào)制速率，需要研究一些新的調(diào)制構(gòu)架。

【發(fā)明內(nèi)容】

[0005]本發(fā)明針對高速調(diào)制技術(shù)，旨在提出一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，該方法采用算法級全并行方式，適合于FPGA流水線實現(xiàn)，采用數(shù)字中頻調(diào)制，相比于傳統(tǒng)的串行調(diào)制，可以突破器件速率限制，在較低的器件時鐘頻率下、以較少的硬件資源增量、極大地提高調(diào)制速率，實現(xiàn)高碼率調(diào)制。
[0006]本發(fā)明的技術(shù)方案如下:
一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，其特征在于步驟如下:
步驟一，首先將待傳輸?shù)腞b (Gbps)碼率比特流經(jīng)過串并轉(zhuǎn)換為N路Rb/N (GHz)的低速并行比特流，其中，N為M的倍數(shù)，M為正整數(shù)；
步驟二，隨后將所述低速并行比特流進行調(diào)制階數(shù)為M的星座圖符號映射，得到N/M路Rb/N (GHz)的并行1、Q數(shù)據(jù)，即同相和正交分量數(shù)據(jù)；步驟三，然后對1、Q數(shù)據(jù)分別進行K倍升采樣的高速并行成型濾波，對高速并行成型濾波后的KN/M路Rb/N (GHz)的并行1、Q數(shù)據(jù)進行并行數(shù)字上變頻得到并行低中頻調(diào)制信號，其中，K為正整數(shù)(K和M可以取相同數(shù)值)；
步驟四，最后將得到的并行低中頻調(diào)制信號通過Rb*K/M (Gsps)高速數(shù)模轉(zhuǎn)換芯片DAC轉(zhuǎn)換為模擬信號發(fā)送出去。
[0007]步驟三中，所述高速并行成型濾波是對基于K倍升采樣的成型濾波進行一次多相分解。
[0008]這里以K=4為例進行分析，其它倍數(shù)的升采樣也可以進行類似的分解。
[0009]具體分解原理為:
設(shè)步驟二中得到的1、Q數(shù)據(jù)流，即輸入數(shù)據(jù)流為:
【權(quán)利要求】
1.一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，其特征在于步驟如下: 步驟一，首先將待傳輸?shù)腞b (Gbps)碼率比特流經(jīng)過串并轉(zhuǎn)換為N路Rb/N (GHz)的低速并行比特流，其中，N為M的倍數(shù)，M為正整數(shù)； 步驟二，隨后將所述低速并行比特流進行調(diào)制階數(shù)為M的星座圖符號映射，得到N/M路Rb/N (GHz)的并行1、Q數(shù)據(jù)，即同相和正交分量數(shù)據(jù)； 步驟三，然后對1、Q數(shù)據(jù)分別進行K倍升采樣的高速并行成型濾波，對高速并行成型濾波后的KN/M路Rb/N (GHz)的并行1、Q數(shù)據(jù)進行并行數(shù)字上變頻得到并行低中頻調(diào)制信號，其中，K為正整數(shù)； 步驟四，最后將得到的并行低中頻調(diào)制信號通過Rb*K/M (Gsps)高速數(shù)模轉(zhuǎn)換芯片DAC轉(zhuǎn)換為模擬信號發(fā)送出去。
2.根據(jù)權(quán)利要求1所述的一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，其特征在于:步驟三中，所述高速并行成型濾波是對基于K倍升采樣的成型濾波進行一次多相分解，所述分解是對同一輸入數(shù)據(jù)進行的K路子成型濾波，最后將K路子成型濾波的結(jié)果順序輸出。
3.根據(jù)權(quán)利要求2所述的一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，其特征在于:對于￡路并行的J抽頭有限長沖擊響應(yīng)濾波器FIR，對所述子成型濾波，采用基于迭代短卷積的并行FIR濾波算法實現(xiàn):


4.根據(jù)權(quán)利要求1所述的一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，其特征在于:步驟三中，設(shè)發(fā)送信息符號的1、Q分量分別為I(n)、Q(n)，載波頻率為fe，ADC、DAC的采樣率為fs，則數(shù)字正交上變頻的數(shù)學表達式為:
5.根據(jù)權(quán)利要求1所述的一種適合于FPGA實現(xiàn)的高速通信并行數(shù)字調(diào)制方法，其特征在于信號流的流程為:高速比特數(shù)據(jù)流進入調(diào)制樣機后，首先在FPGA內(nèi)完成高速符號映射、高速匹配濾波、高速數(shù)字正交上變頻的調(diào)制操作得到調(diào)制后的數(shù)字信號，然后將數(shù)字信號經(jīng)DAC轉(zhuǎn)換為模擬信號并輸出給變頻器，通過變頻器發(fā)射完成。
【文檔編號】H04L27/32GK103905368SQ201410095423
【公開日】2014年7月2日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2014年3月14日
【發(fā)明者】林長星, 鄧賢進, 陸彬, 吳秋宇, 陳龍, 張健 申請人:中國工程物理研究院電子工程研究所