一種支持功能擴展的交換的制造方法
【專利摘要】一種支持功能擴展的交換機，包括外殼和設置在外殼內(nèi)的電路板，所述的電路板上設有光學模塊收發(fā)器接口即SFP接口、PHY芯片、交換芯片、管理CPU以及FPGA；所述的SFP接口將通過接口的外部信號輸入至PHY芯片；所述的PHY芯片與FPGA一端相連；所述FPGA的另一端與第二PHY芯片相連，最終通過PHY芯片連接到交換芯片之中；管理CPU通過MII與交換芯片連接。本發(fā)明能在該結構基礎之上進行多樣化的軟件功能開發(fā)，最大化交換機的使用價值。
【專利說明】一種支持功能擴展的交換機
【技術領域】
[0001]本發(fā)明屬于電力系統(tǒng)中通訊領域，尤其是電力系統(tǒng)中使用的交換機。
【背景技術】
[0002]隨著網(wǎng)絡技術的迅猛發(fā)展，交換機在現(xiàn)代人的生活中所扮演的角色也越來越重要，與此同時人們也對交換機提出了越來越高的要求。
[0003]目前市面上的大多數(shù)交換機采用專用交換芯片加管理CPU的結構體系，在該體系中交換芯片負責數(shù)據(jù)幀的存儲及轉發(fā)，CPU負責對交換芯片的設置和管理以及一些協(xié)議報文的處理。由于CPU的資源有限，不能在其之上進行更多的功能的開發(fā)。而提出專門定制的交換芯片或者管理CPU則顯得不是很現(xiàn)實?，F(xiàn)提出一種支持功能擴展的交換機的技術，能在該結構基礎之上進行多樣化的軟件功能開發(fā)，最大化交換機的使用價值。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是，提出一種支持功能擴展的交換機技術，就是在現(xiàn)有交換機硬件結構的基礎之上，不改變交換機存儲轉發(fā)的交換方式，對交換機的硬件結構做一定的改動，從而實現(xiàn)交換機的多種功能的擴展。
[0005]本發(fā)明解決其技術問題是通過以下技術方案實現(xiàn)的:一種支持功能擴展的交換機，包括外殼和設置在外殼內(nèi)的電路板，所述的電路板上設有光學模塊收發(fā)器接口即SFP接口、PHY芯片、交換芯片、管理CPU以及FPGA ;所述的SFP接口將通過接口的外部信號輸入至PHY芯片；所述的PHY芯片與FPGA —端相連；所述FPGA的另一端與第二 PHY芯片相連，最終通過PHY芯片連接到交換芯片之中；管理CPU通過MII (媒體獨立接口、包括一個數(shù)據(jù)接口，以及一個MAC和PHY之間的管理接口)與交換芯片連接。
[0006]即所述的FPGA每一路通道兩側各有一塊PHY芯片。
[0007]進一步的，交換芯片與FPGA之間的數(shù)據(jù)傳輸:在交換芯片(BCM53262)的端口處增加一個PHY (BCM5241) ；PHY (BCM5241)的一側與交換芯片BCM53262相連接，PHY另一側通過MII接口連接至FPGA的MII接口上，實現(xiàn)數(shù)據(jù)從交換芯片到FPGA的傳輸；當數(shù)據(jù)進入FPGA之后，通過MII接口傳輸?shù)脚cFPGA相連的第二 PHY芯片(BCM5241)，最終將數(shù)據(jù)傳輸?shù)脚c之相連的SFP接口 ；因此在整個數(shù)據(jù)幀的接收過程中，經(jīng)過了兩個PHY芯片BCM5241和一個FPGA后才到達交換芯片，參與轉發(fā)；交換芯片轉發(fā)出的報文也會經(jīng)過同樣的過程最終到達SFP接口。
[0008]進一步的，所述的管理CPU與FPGA之間采用LOCAL BUS總線的方式進行訪問；電路板上包含多個FPGA芯片，每塊FPGA芯片通過PHY芯片BCM5241連接到交換芯片的四個網(wǎng)口 ；使用三八譯碼器，通過CPU的三根地址線以及一個片選管腳實現(xiàn)CPU片選信號的復用，實現(xiàn)8路片選信號，連接8塊FPGA芯片。
[0009]要實現(xiàn)交換機的功能擴展，需對交換機的硬件結構作出一定的改動。在原先的硬件中報文直接進入交換芯片(集成了 PHY)，由交換芯片直接負責轉發(fā)，轉發(fā)的報文通過交換機芯片內(nèi)部集成的PHY直接傳遞到SFP上，在本發(fā)明中報文在進入交換芯片之前先經(jīng)過FPGA，由FPGA實現(xiàn)報文的拷貝，并可根據(jù)實際的開發(fā)應用對報文進行處理，然后將報文傳遞給交換芯片。同樣當報文由交換芯片轉發(fā)時報文，報文由交換芯片集成的PHY傳輸給與之連接的FPGA。如此可利用FPGA在報文的輸入和輸出源頭對報文進行解析等工作，從而實現(xiàn)了交換機功能的擴展，方便開發(fā)人員實現(xiàn)功能的開發(fā)。
[0010]本發(fā)明的實現(xiàn)無需增加專用交換芯片，控制了開發(fā)成本，節(jié)約了開發(fā)時間，具有很好的適用性，可操作性，同時又能夠最大化開發(fā)交換機的實用功能。
[0011 ] 本發(fā)明對現(xiàn)有的工業(yè)交換機結構模式不需做過多的修改。FPGA從一個串行閃存內(nèi)加載硬件配置和嵌入式處理器軟件。在生產(chǎn)過程中甚至設備被交付到現(xiàn)場后，都可方便地通過改寫閃存內(nèi)容來改變FPGA的硬件和軟件功能。FPGA內(nèi)的可編程硬件和軟件處理能力意味著設計師可以通過作為硬件或軟件的應用程序來整合所需的額外功能。通過簡單地再編程FPGA就可實現(xiàn)新功能的能力是對產(chǎn)品未來的保證(如支持IEEE1588v2.0)，還能非?？焖俚貙⒐I(yè)交換機新功能及特性呈獻給客用戶，推向市場。
[0012]本發(fā)明有益效果為:本發(fā)明提供了一種一種支持功能擴展的交換機技術，不需要改變現(xiàn)有的交換機存儲轉發(fā)模式，確保了原有的數(shù)據(jù)交換的安全穩(wěn)定性，同時讓數(shù)據(jù)在傳輸源頭和末尾經(jīng)過FPGA，可利用FPGA強大的可編程能力，實現(xiàn)對交換機功能的進一步開發(fā)，具有良好的經(jīng)濟效益和推廣性。目前現(xiàn)有技術大多數(shù)交換機采用專用交換芯片加管理CPU的結構體系，在該體系中交換芯片負責數(shù)據(jù)幀的存儲及轉發(fā)，CPU負責對交換芯片的設置和管理以及一些協(xié)議報文的處理。由于CPU的功能有限，不能在其之上進行更多的功能的開發(fā)。本發(fā)明提出一種支持功能擴展的交換機的技術，能在該結構基礎之上進行多樣化的軟件功能開發(fā)，最大化交換機的使用價值。
【專利附圖】

【附圖說明】
[0013]圖1 一種支持功能擴展的交換機技術的框圖。
【具體實施方式】
[0014]下面通過具體實施例對本發(fā)明作進一步詳述。
[0015]一種支持功能擴展的交換機技術。該方法在現(xiàn)有交換機硬件結構的基礎上，基于FPGA芯片實現(xiàn)交換機功能的擴展，最大化交換機的功能。
[0016]本方法的實現(xiàn)關鍵技術的實施:
[0017]本發(fā)明的實施包括交換機的交換芯片和FPGA之間的連接，本發(fā)明的實施包括交換機的管理CPU和FPGA之間的連接，以及本發(fā)明的實施包括各個FPGA之間的連接。
[0018](I)交換芯片與FPGA之間的數(shù)據(jù)傳輸:在交換芯片(BCM53262)的端口處增加一個PHY (BCM5241)。BCM5241的一側與交換芯片BCM53262相連接，另一側通過MII接口連接至FPGA的MII接口上，實現(xiàn)數(shù)據(jù)從交換芯片到FPGA的傳輸。當數(shù)據(jù)進入FPGA之后，通過MII接口傳輸?shù)脚cFPGA相連的其他BCM5241，最終將數(shù)據(jù)傳輸?shù)脚c之相連的SFP。因此在整個數(shù)據(jù)幀的接收過程中，經(jīng)過了兩個BCM5241和一個FPGA后才到達交換芯片，參與轉發(fā)。交換芯片轉發(fā)出的報文也會經(jīng)過同樣的過程最終到達SFP。交換芯片型號為BCM53262;所述的PHY芯片型號為BCM5241。[0019](2)CPU與FPGA之間的訪問:CPU與FPGA之間采用LOCAL BUS總線的方式進行訪問，所述的FPGA每一路通道兩側各有一塊PHY芯片。電路板上包含多個FPGA芯片，每塊FPGA芯片通過BCM5241連接到交換芯片的四個網(wǎng)口。由于在實際的使用過程中可能存在多個FPGA，然而CPU的片選管腳個數(shù)有限，無法給每一個FPGA —個CPU的片選管腳。在本發(fā)明中使用三八譯碼器，通過CPU的三根地址線以及一個片選管腳實現(xiàn)CPU片選信號的復用，最多可實現(xiàn)8路片選信號，連接8塊FPGA芯片。
[0020](3) FPGA之間的同步:在實際的運用過程中，由于交換機端口數(shù)目較多，因而會需求多個FPGA芯片來實現(xiàn)功能的擴展。在通過FPGA實現(xiàn)的交換機功能擴展的應用中，可能會涉及到各個FPGA芯片之間的同步。為了保證各個FPGA的同步性，本發(fā)明中各個FPGA采用統(tǒng)一個晶振，而且通過FPGA的I/O 口將各個FPGA連接在一起，可實現(xiàn)FPGA之間的互操作，從而可以通過軟件的方式使得各個FPGA之間的同步。
[0021]本發(fā)明的工作過程:
[0022]報文的解析。由于交換機中存在著大量報文的實時交換，管理CPU無法對所有報文進行實時的解析和處理，因此在本發(fā)明中增加FPGA來處理交換過程中接收到的大量實時報文。FPGA通過監(jiān)聽和分析MII接口上的信號，在接收到報文的瞬間對報文的報文頭進行解析，提取出其中的關鍵字，針對不同類型報文的不同關鍵字，對各個報文進行統(tǒng)計計數(shù)的處理，并將統(tǒng)計結果存儲在FPGA中。
[0023]特定報文正誤的判斷。
[0024](3)管理CPU對FPGA的訪問。管理CPU需將各種類型報文的統(tǒng)計結果定期或者不定期的通過網(wǎng)關軟件上送。此時即需要管理CPU訪問FPGA來獲取相關統(tǒng)計結果。在本方案中管理CPU和FPGA通過LOCAL BUS總線相連接，CPU片選相關FPGA，通過不同類型的統(tǒng)計數(shù)據(jù)的存儲地址來獲取其相應的統(tǒng)計結果。片選時使用三八譯碼器，通過CPU的三根地址線以及一個片選管腳實現(xiàn)CPU片選信號的復用，實現(xiàn)8路片選信號，連接8塊FPGA芯片。
[0025]雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術領域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權利要求書所界定者為準。
【權利要求】
1.一種支持功能擴展的交換機，包括外殼和設置在外殼內(nèi)的電路板，其特征是所述的電路板上設有光學模塊收發(fā)器接口即SFP接口、PHY芯片、交換芯片、管理CPU以及FPGA ;所述的SFP接口將通過接口的外部信號輸入至PHY芯片；所述的PHY芯片與FPGA —端相連；所述FPGA的另一端與第二 PHY芯片相連，最終通過PHY芯片連接到交換芯片之中；管理CPU通過MII與交換芯片連接。
2.根據(jù)權利要求1所述的支持功能擴展的交換機，其特征是交換芯片與FPGA之間的數(shù)據(jù)傳輸:在交換芯片(BCM53262)的端口處增加一個PHY (BCM5241) ；PHY (BCM5241)的一側與交換芯片BCM53262相連接，PHY另一側通過MII接口連接至FPGA的MII接口上，實現(xiàn)數(shù)據(jù)從交換芯片到FPGA的傳輸；當數(shù)據(jù)進入FPGA之后，通過MII接口傳輸?shù)脚cFPGA相連的第二 PHY芯片(BCM5241)，最終將數(shù)據(jù)傳輸?shù)脚c之相連的SFP接口 ；因此在整個數(shù)據(jù)幀的接收過程中，經(jīng)過了兩個PHY芯片BCM5241和一個FPGA后才到達交換芯片，參與轉發(fā)；交換芯片轉發(fā)出的報文也會經(jīng)過同樣的過程最終到達SFP接口。
3.根據(jù)權利要求1所述的支持功能擴展的交換機，其特征是所述的管理CPU與FPGA之間采用LOCAL BUS總線的方式進行訪問；電路板上包含多個FPGA芯片，每塊FPGA芯片通過PHY芯片BCM5241連接到交換芯片的四個網(wǎng)口 ；使用三八譯碼器，通過CPU的三根地址線以及一個片選管腳實現(xiàn)CPU片選信號的復用，實現(xiàn)8路片選信號，連接8塊FPGA芯片。
4.根據(jù)權利要求1所述的支持功能擴展的交換機，其特征是所述的PHY芯片型號為BCM5241 ;所述的交換芯片型號為BCM53262 ；FPGA每一路通道兩側各有一塊PHY芯片。
5.根據(jù)權利要求1所述的支持功能擴展的交換機，其特征是FPGA之間的同步:需求多個FPGA芯片來實現(xiàn)功能的擴展時，涉及到各個FPGA芯片之間的同步:各個FPGA采用統(tǒng)一個晶振，而且通過FPGA的I/O 口將各個FPGA連接在一起，實現(xiàn)FPGA之間的互操作。
【文檔編號】H04L12/04GK103944738SQ201410149193
【公開日】2014年7月23日 申請日期:2014年4月14日 優(yōu)先權日:2014年4月14日
【發(fā)明者】高吉普, 徐長寶, 陳建國, 王宇, 吳杰, 潘福明 申請人:貴州電力試驗研究院, 南京悠闊電氣科技有限公司