寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法
【專利摘要】本發(fā)明提出了一種寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，將中頻信號(hào)輸入到FPGA中，通過FPGA生成各頻率點(diǎn)的幅度值；PC機(jī)從FPGA中讀取N1個(gè)頻率點(diǎn)分別對(duì)應(yīng)的幅度值，生成幅度序列A[i]；將N1長度的幅度序列A[i]擴(kuò)展成N2長度并歸一化后得到幅度序列B[i]；將B[i]與標(biāo)準(zhǔn)幅頻響應(yīng)S[i]相乘得到幅度序列C[i]；由PC機(jī)通過對(duì)幅度序列C[i]加窗和IFFT變換生成時(shí)域波形T[i]，長度為N2，取中間的N3個(gè)數(shù)據(jù)作為濾波因子序列h[i]；由PC機(jī)將濾波因子序列h[i]裝載到FPGA中的補(bǔ)償濾波器中；FPGA中補(bǔ)償濾波器的輸出信號(hào)即為經(jīng)過幅度不平衡補(bǔ)償后的采樣序列。
【專利說明】寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于射頻領(lǐng)域，特別涉及一種寬帶中頻信號(hào)的幅度不平衡補(bǔ)償方法。
【背景技術(shù)】
[0002]接收機(jī)類測量儀器廣泛應(yīng)用于通信、導(dǎo)航、雷達(dá)等測量領(lǐng)域。當(dāng)前的接收機(jī)等儀器產(chǎn)品大多采用數(shù)字化中頻的實(shí)現(xiàn)方案，并采用AD與FPGA/DSP的處理方式。隨著通信帶寬的不斷擴(kuò)大，接收機(jī)的中頻帶寬也逐漸擴(kuò)展，目前，高性能接收機(jī)的中頻帶寬一般大于IOOMHz，有些甚至達(dá)到了 IGHz。
[0003]中頻信號(hào)的幅度不平衡是影響接收機(jī)解調(diào)性能的關(guān)鍵因素之一，特別是對(duì)于寬帶中頻信號(hào)，幅度不平衡會(huì)顯著惡化數(shù)字調(diào)制信號(hào)的相位和幅度誤差等特性，而一般中頻調(diào)理電路不可避免要使用一些會(huì)帶來幅度不平衡的器件，如濾波器和放大器等，因此，高性能的接收機(jī)必須要解決中頻信號(hào)幅度不平衡問題。傳統(tǒng)的減小幅度不平衡的方式主要是對(duì)中頻通路上的濾波器、放大器等射頻器件進(jìn)行嚴(yán)格選取，并進(jìn)行電路的優(yōu)化設(shè)計(jì)以最大限度的保證幅度平衡性，但這種方式對(duì)上述器件的性能要求較高，成本增加，而且由于這些器件的一致性無法統(tǒng)一，最終疊加的不平衡度無法預(yù)料，一般帶內(nèi)幅度波動(dòng)超過1.0dB，就會(huì)對(duì)寬帶調(diào)制信號(hào)的解調(diào)與分析帶來顯著的影響。目前，基于FPGA的可對(duì)任意帶寬中頻信號(hào)的幅度不平衡進(jìn)行補(bǔ)償處理的技術(shù)未見報(bào)道。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提出了一種適用于寬帶接收機(jī)的基于FPGA的中頻信號(hào)幅度不平衡補(bǔ)償方法，能有效的解決接收機(jī)中的中頻通道濾波器、放大器等中頻調(diào)理器件所帶來的幅度不平衡的補(bǔ)償技術(shù)難題。
[0005]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]一種寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，包括以下步驟:
[0007]步驟(一)，通過AD變換器將一定帶寬范圍的標(biāo)準(zhǔn)幅度的中頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)并輸入到FPGA中，通過FPGA對(duì)寬帶中頻信號(hào)進(jìn)行檢波生成各頻率點(diǎn)的幅度值；
[0008]步驟(二)，PC機(jī)從FPGA中讀取NI個(gè)頻率點(diǎn)分別對(duì)應(yīng)的幅度值，生成幅度序列A[i]；
[0009]步驟(三)，將NI長度的幅度序列A[i]擴(kuò)展成N2長度，前面補(bǔ)M個(gè)中頻信號(hào)下限頻率4頻率點(diǎn)的幅度值，后面補(bǔ)M個(gè)中頻信號(hào)上限頻率fH頻率點(diǎn)的幅度值，再將N2長度的幅度序列進(jìn)行歸一化后得到幅度序列B[i]，將B[i]與標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)S[i]相乘得到幅度序列C[i]；
[0010]步驟(四)，由PC機(jī)通過對(duì)幅度序列C[i]加窗和IFFT變換生成時(shí)域波形T[i]，長度為N2，取中間的N3個(gè)數(shù)據(jù)作為濾波因子序列h[i]；
[0011]步驟(五)，由PC機(jī)將濾波因子序列h[i]裝載到FPGA中的補(bǔ)償濾波器中，補(bǔ)償濾波器濾波級(jí)數(shù)為N3級(jí)；[0012]步驟(六)，F(xiàn)PGA中的補(bǔ)償濾波器的輸出信號(hào)即為經(jīng)過幅度不平衡補(bǔ)償后的采樣序列。
[0013]可選地，所述步驟(一)中，F(xiàn)PGA采用數(shù)字下變頻的方式來對(duì)輸入的中頻信號(hào)進(jìn)行檢波，并生成該頻率點(diǎn)的幅度值。
[0014]可選地，所述步驟(一)具體為:輸入的AD采樣信號(hào)首先進(jìn)行數(shù)字下變頻處理，數(shù)字NCO產(chǎn)生的cos和sin兩路信號(hào)分別與輸入信號(hào)相乘實(shí)現(xiàn)數(shù)字混頻，生成1、Q路信號(hào)進(jìn)行低通濾波，濾波后的1、Q路信號(hào)進(jìn)行求模運(yùn)算后生成對(duì)應(yīng)中頻信號(hào)的幅度值。
[0015]可選地，所述步驟(三)具體為:
[0016]首先，將NI點(diǎn)的幅度序列擴(kuò)充到N2點(diǎn)，在NI點(diǎn)的幅度序列前后分別補(bǔ)M點(diǎn)的幅度值；
[0017]然后，在幅頻響應(yīng)曲線生成時(shí)，將N2點(diǎn)的幅度序列乘以一個(gè)標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)序列，該N2點(diǎn)的標(biāo)準(zhǔn)低通濾波器幅頻響應(yīng)序列S[i]計(jì)算如下:
[0018]S[i] = 1，I < i ^ Npass
[0019]S[i] = 1-Q-Npass)/(Nstop-Npass), Npass < i < Nstop
[0020]S[i] = O,Nstop ^ i ^ N2 ；
[0021]再然后，IFFT采用通用的復(fù)IFFT，其兩路輸入一路使用生成的幅頻響應(yīng)曲線，另一路輸入為0，對(duì)IFFT變換生成的N2點(diǎn)時(shí)域波形進(jìn)行加窗和截取操作后生成N3個(gè)數(shù)據(jù)。
[0022]可選地，所述步驟(四)中，截取正中間奇對(duì)稱的N3個(gè)數(shù)據(jù)歸一化并轉(zhuǎn)換成二進(jìn)制補(bǔ)碼后作為濾波因子序列h[i]。
[0023]可選地，所述步驟(五)中，所述補(bǔ)償濾波器為FIR型濾波器。
[0024]本發(fā)明的有益效果是:
[0025](I)適用于任意的中頻帶寬，可對(duì)任意的中頻帶寬內(nèi)的幅度不平衡進(jìn)行測量后生成濾波因子并進(jìn)行實(shí)時(shí)濾波；
[0026](2)適用于任意的中頻幅度不平衡形狀，由于各中頻模塊的幅度不平衡形狀都不相同，任意的不平衡形狀補(bǔ)償能力應(yīng)用范圍廣；
[0027](3)利用接收機(jī)現(xiàn)有的FPGA或DSP資源即可完成補(bǔ)償，不需要增加額外的硬件資源；
[0028](4)補(bǔ)償效果好，經(jīng)過補(bǔ)償后的帶內(nèi)幅度平坦度可優(yōu)于0.ldB。
【專利附圖】

【附圖說明】
[0029]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0030]圖1為本發(fā)明的中頻信號(hào)幅度不平衡補(bǔ)償方法的原理框圖；
[0031]圖2為本發(fā)明的中頻信號(hào)幅度不平衡補(bǔ)償方法中生成的濾波器的頻響曲線；
[0032]圖3為本發(fā)明的方法中各頻率點(diǎn)的幅度檢波步驟的原理框圖；
[0033]圖4為本發(fā)明的方法中濾波因子生成步驟的原理圖?！揪唧w實(shí)施方式】
[0034]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0035]中頻信號(hào)調(diào)理電路對(duì)輸入到接收機(jī)的中頻信號(hào)進(jìn)行濾波或放大，中頻信號(hào)調(diào)理電路中的濾波器和放大器會(huì)帶來幅度不平衡，寬帶中頻信號(hào)的下限頻率為4，上限頻率為fH，針對(duì)寬帶中頻信號(hào)的幅度不平衡，本發(fā)明公開了一種寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，采用FPGA進(jìn)行實(shí)時(shí)補(bǔ)償，可對(duì)任意中頻帶寬和任意幅度不平衡形狀的中頻信號(hào)進(jìn)行幅度補(bǔ)償，充分發(fā)揮全數(shù)字方式靈活性強(qiáng)、可任意配置、不占用額外的電路資源等優(yōu)點(diǎn)，其原理框圖如圖1所示，具體包括以下步驟:
[0036]步驟(一)，通過AD變換器將中頻信號(hào)調(diào)理電路輸出的寬帶標(biāo)準(zhǔn)幅度的中頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)并輸入到FPGA中，通過FPGA對(duì)寬帶中頻信號(hào)進(jìn)行檢波生成各頻率點(diǎn)的幅度值。
[0037]步驟(二)，PC機(jī)通過ISA接口從FPGA中讀取NI個(gè)頻率點(diǎn)分別對(duì)應(yīng)的幅度值，生成幅度序列A[i]。
[0038]步驟(三)，將NI長度的幅度序列A [i]擴(kuò)展成N2長度，前面補(bǔ)M個(gè)中頻信號(hào)下限頻率4頻率點(diǎn)的幅度值，后面補(bǔ)M個(gè)中頻信號(hào)上限頻率fH頻率點(diǎn)的幅度值，再將N2長度的幅度序列進(jìn)行歸一化后得到幅度序列B[i]，將B[i]與標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)S[i]相乘得到幅度序列C[i]。AD采樣頻率為fs，則信號(hào)的理論帶寬可以達(dá)到fs/2，選取理論帶寬對(duì)應(yīng)的IFFT點(diǎn)數(shù)為N2，根據(jù)點(diǎn)數(shù)與帶寬的比例關(guān)系，可確定實(shí)際信號(hào)帶寬應(yīng)取點(diǎn)數(shù)NI =2*N2*(fH-fL)/fs。增補(bǔ)的點(diǎn)數(shù)值 M= (Ν2-Ν1)/2。
[0039]步驟(四)，由PC機(jī)通過對(duì)幅度序列C[i]加窗和IFFT變換生成時(shí)域波形T[i]，長度為N2，取中間的N3個(gè)數(shù)值，N3的選取范圍為41?81，可滿足本發(fā)明的濾波要求。數(shù)據(jù)轉(zhuǎn)換成二進(jìn)制補(bǔ)碼后作為濾波因子序列h[i]。
[0040]步驟(五)，由PC機(jī)通過ISA接口將濾波因子序列h[i]裝載到FPGA中的補(bǔ)償濾波器中，該濾波器為FIR型濾波器，濾波級(jí)數(shù)為N3級(jí)，濾波因子采用16位長度。優(yōu)選地，F(xiàn)IR型濾波器的處理時(shí)鐘與上述AD變換器的處理時(shí)鐘相同，輸入采樣率與處理時(shí)鐘相同。
[0041]步驟(六)，F(xiàn)PGA中的FIR補(bǔ)償濾波器的輸出信號(hào)即為經(jīng)過幅度不平衡補(bǔ)償后的采樣序列，F(xiàn)PGA內(nèi)部再利用此輸出進(jìn)行后續(xù)的數(shù)字信號(hào)處理，完成接收機(jī)其余的測試功能。
[0042]在上述技術(shù)方案中，幅度補(bǔ)償由PC機(jī)和FPGA來實(shí)現(xiàn)，采用全數(shù)字幅度補(bǔ)償技術(shù)，充分發(fā)揮全數(shù)字方式靈活性強(qiáng)、可任意配置、不占用額外的電路資源等優(yōu)點(diǎn)，并采用FPGA進(jìn)行實(shí)時(shí)補(bǔ)償，可對(duì)任意中頻帶寬和任意幅度不平衡形狀的中頻信號(hào)進(jìn)行幅度補(bǔ)償，降低了中頻電路對(duì)中頻調(diào)理器件的性能要求。
[0043]上述步驟(一)中，本發(fā)明采用數(shù)字下變頻的方式來對(duì)一定帶寬范圍的標(biāo)準(zhǔn)幅度的中頻信號(hào)進(jìn)行檢波，并生成各頻率點(diǎn)的幅度值，其實(shí)現(xiàn)原理如圖3所示:
[0044]輸入的AD采樣信號(hào)首先進(jìn)行數(shù)字下變頻處理，數(shù)字NCO (數(shù)字控制振蕩器)產(chǎn)生的cos和sin兩路信號(hào)分別與輸入信號(hào)相乘實(shí)現(xiàn)數(shù)字混頻，生成1、Q路信號(hào)，為了抑制混頻鏡象信號(hào)，1、Q路信號(hào)需要進(jìn)行低通濾波(LPF)，優(yōu)選地，低通濾波可以通過數(shù)字低通FIR濾波器實(shí)現(xiàn)。對(duì)經(jīng)過低通FIR濾波器濾波后的1、Q路信號(hào)進(jìn)行求模運(yùn)算后即生成對(duì)應(yīng)中頻信號(hào)的幅度值。
[0045]上述步驟(三)中，PC機(jī)要根據(jù)NI個(gè)頻點(diǎn)的幅度序列生成最終運(yùn)行于FPGA的濾波因子，其實(shí)現(xiàn)原理如圖4所示:
[0046]由于本發(fā)明中的寬帶中頻信號(hào)的利用頻帶為&~fH，而IFFT運(yùn)算點(diǎn)數(shù)必須為2的整數(shù)次方，因此本發(fā)明選取的IFFT長度為N2，幅頻響應(yīng)曲線的點(diǎn)數(shù)為N2。所以首先要將NI點(diǎn)的幅度序列擴(kuò)充到N2點(diǎn)，直接在NI點(diǎn)的幅度序列前后分別補(bǔ)M點(diǎn)的幅度值即可。
[0047]在幅頻響應(yīng)曲線生成時(shí)，要將N2點(diǎn)的幅度序列乘以一個(gè)標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)形狀，該N2點(diǎn)的標(biāo)準(zhǔn)低通濾波器形狀S [i]計(jì)算如下:
[0048]S[i] = 1，I < i ^ Npass
[0049]S[i] = 1-Q-Npass)/(Nstop-Npass), Npass < i < Nstop
[0050]S[i] = O,Nstop ^ i ^ N2 ；
[0051 ]其中 Npass 通常取(0.8 ~0.9) *N2，Nstop 通常取(0.96 ~0.99) *N2。
[0052]IFFT采用通用的復(fù)IFFT，其兩路輸入一路使用生成的幅頻響應(yīng)曲線，另一路輸入為0，對(duì)生成的N2點(diǎn)時(shí)域波形進(jìn)行加窗和截取操作后即生成了 N3個(gè)濾波因子，對(duì)這些濾波因子進(jìn)行歸一化并轉(zhuǎn)化為16位的二進(jìn)制數(shù)據(jù)后，即可加載到FPGA中的FIR補(bǔ)償濾波器。優(yōu)選地，截取正中間奇對(duì)稱的N3個(gè)數(shù)據(jù)作為濾波因子，將加快運(yùn)算速度，提高濾波效率。
[0053]下面給出根據(jù)本發(fā)明寬帶中頻信號(hào)不平衡補(bǔ)償方法的一個(gè)具體實(shí)施例。
[0054]本實(shí)施例采用幅度準(zhǔn)確度較高的安捷倫射頻信號(hào)源E8267D作為外部標(biāo)準(zhǔn)信號(hào)源，PC機(jī)通過網(wǎng)口控制E8267D產(chǎn)生112~176MHz之間等間隔的1364個(gè)頻率點(diǎn)，輸出幅度設(shè)為固定值，本實(shí)施例采用OdBm。E8267D所產(chǎn)生的信號(hào)通過射頻電纜與需要補(bǔ)償?shù)闹蓄l模塊的輸入端相連接，輸入信號(hào)首先經(jīng)過中頻信號(hào)調(diào)理電路，進(jìn)行濾波或放大，再經(jīng)過192MHz采樣率的AD轉(zhuǎn)換成數(shù)字信號(hào)后，進(jìn)入FPGA，具體補(bǔ)償過程包括以下步驟:
[0055]步驟(一)，通過FPGA對(duì)中頻信號(hào)調(diào)理電路輸出的中頻信號(hào)進(jìn)行檢波生成各頻率點(diǎn)的幅度值。
[0056]本實(shí)施例采用數(shù)字下變頻的方式來對(duì)輸入的中頻信號(hào)進(jìn)行檢波，并生成該頻率點(diǎn)的幅度值，其實(shí)現(xiàn)原理如圖3所示:輸入的AD采樣信號(hào)首先進(jìn)行數(shù)字下變頻處理，數(shù)字NCO的頻率為144MHz，產(chǎn)生的cos和sin兩路信號(hào)分別與輸入信號(hào)相乘實(shí)現(xiàn)數(shù)字混頻，生成1、Q路信號(hào)，為了抑制混頻鏡象信號(hào)，1、Q路信號(hào)需要進(jìn)行低通濾波(LPF)，數(shù)字低通FIR濾波器配置為:91 級(jí)、Fs = 192MHz、Fpass = 35MHz、Fstop = 45MHz、位寬=16、帶外抑制優(yōu)于80dB。對(duì)經(jīng)過FIR濾波后的1、Q路信號(hào)進(jìn)行求模運(yùn)算后即生成對(duì)應(yīng)中頻信號(hào)的幅度值。
[0057]步驟(二)，PC機(jī)通過ISA接口從FPGA中讀取1364個(gè)頻率點(diǎn)分別對(duì)應(yīng)的幅度值，生成幅度序列A[i]。
[0058]步驟(三)，將1364長度的幅度序列A[i]擴(kuò)展成2048長度，前面補(bǔ)342個(gè)112MHz頻率點(diǎn)的幅度值，后面補(bǔ)342個(gè)176MHz頻率點(diǎn)的幅度值，再將2048長度的幅度序列進(jìn)行歸一化后得到幅度序列B[ i]，將B[i]與標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)S[i]相乘得到幅度序列C[i]；。
[0059]步驟(四)，由PC機(jī)通過對(duì)幅度序列C[i]加窗和IFFT算法生成時(shí)域波形T[i]，長度為2048，取中間的65個(gè)數(shù)據(jù)轉(zhuǎn)換成二進(jìn)制補(bǔ)碼后作為濾波因子序列h[i]。[0060]PC機(jī)要根據(jù)1364個(gè)頻點(diǎn)的幅度序列生成最終運(yùn)行于FPGA的濾波因子，其實(shí)現(xiàn)原理如圖4所示:
[0061]由于本發(fā)明中的實(shí)際中頻利用頻帶為112~176MHz，而IFFT運(yùn)算點(diǎn)數(shù)必須為2的整數(shù)次方，因此本發(fā)明選取的IFFT長度為2048，幅頻響應(yīng)曲線的點(diǎn)數(shù)為2048。所以首先要將1364點(diǎn)的幅度序列擴(kuò)充到2048點(diǎn)，直接在1364點(diǎn)的幅度序列前后分別補(bǔ)342點(diǎn)的幅度值即可。
[0062]在幅頻響應(yīng)曲線生成時(shí)，要將2048點(diǎn)的幅度序列乘以一個(gè)標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)形狀，該2048點(diǎn)的標(biāo)準(zhǔn)低通濾波器形狀S [i]計(jì)算如下，其中，通帶因子選取0.88，SP0.88X2048 = 1802 ;阻帶因子選取 0.99，即 0.99X2048 = 2027 ；
[0063]S[i] = 1，I < i ≤ 1802
[0064]S[i] = l-(1-1802)/(2027-1802), 1802 < i < 2027
[0065]S[i] = O,2027 ≤ i ≤ 2048
[0066]IFFT采用通用的復(fù)IFFT，其兩路輸入一路使用生成的幅頻響應(yīng)曲線，另一路輸入為0，對(duì)生成的2048點(diǎn)時(shí)域波形進(jìn)行加窗和截取操作后即生成了 65個(gè)濾波因子，對(duì)這些濾波因子進(jìn)行歸一化并轉(zhuǎn)化為16位的二進(jìn)制數(shù)據(jù)后，即可加載到FPGA中的FIR補(bǔ)償濾波器。優(yōu)選地，截取正中間奇對(duì)稱的65個(gè)數(shù)據(jù)作為濾波因子。
[0067]步驟(五)，由PC機(jī)通過ISA接口將濾波因子序列h[i]裝載到FPGA中的補(bǔ)償濾波器中，該濾波器為FIR型濾波器，處理時(shí)鐘為192MHz，輸入采樣率也為192MHz，濾波級(jí)數(shù)為65級(jí)，濾波因子采用16位長度，生成的65級(jí)濾波因子的頻響曲線如圖2所示。
[0068]步驟(六)，F(xiàn)PGA中的FIR補(bǔ)償濾波器的輸出信號(hào)即為經(jīng)過幅度不平衡補(bǔ)償后的采樣序列，F(xiàn)PGA內(nèi)部再利用此輸出進(jìn)行后續(xù)的數(shù)字信號(hào)處理，完成接收機(jī)其余的測試功能。
[0069]本發(fā)明提出了一種適用于寬帶接收機(jī)的基于FPGA的中頻信號(hào)幅度不平衡補(bǔ)償方法，它通過FPGA和PC機(jī)來實(shí)現(xiàn)，可以對(duì)任意帶寬范圍內(nèi)的中頻信號(hào)的幅度不平衡進(jìn)行補(bǔ)償，應(yīng)用范圍廣，補(bǔ)償效果好，不需要增加額外的硬件資源，能有效的解決接收機(jī)中的中頻通道濾波器、放大器等中頻調(diào)理器件所帶來的幅度不平衡的補(bǔ)償技術(shù)難題。
[0070]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，其特征在于，包括以下步驟: 步驟(一)，通過AD變換器將一定帶寬范圍的標(biāo)準(zhǔn)幅度的中頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)并輸入到FPGA中，通過FPGA對(duì)寬帶中頻信號(hào)進(jìn)行檢波生成各頻率點(diǎn)的幅度值；步驟(二)，PC機(jī)從FPGA中讀取NI個(gè)頻率點(diǎn)分別對(duì)應(yīng)的幅度值，生成幅度序列A[i]；步驟(三)，將NI長度的幅度序列A[i]擴(kuò)展成N2長度，前面補(bǔ)M個(gè)中頻信號(hào)下限頻率fL頻率點(diǎn)的幅度值，后面補(bǔ)M個(gè)中頻信號(hào)上限頻率fH頻率點(diǎn)的幅度值，再將N2長度的幅度序列進(jìn)行歸一化后得到幅度序列B[i]，將B[i]與標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)S[i]相乘得到幅度序列C[i]； 步驟(四)，由 PC機(jī)通過對(duì)幅度序列C[i]加窗和IFFT變換生成時(shí)域波形T[i]，長度為N2，取中間的N3個(gè)數(shù)據(jù)作為濾波因子序列h[i]； 步驟(五)，由PC機(jī)將濾波因子序列h[i]裝載到FPGA中的補(bǔ)償濾波器中，補(bǔ)償濾波器濾波級(jí)數(shù)為N3級(jí)； 步驟(六)，F(xiàn)PGA中的補(bǔ)償濾波器的輸出信號(hào)即為經(jīng)過幅度不平衡補(bǔ)償后的采樣序列。
2.如權(quán)利要求1所述的寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，其特征在于，所述步驟(一)中，F(xiàn)PGA采用數(shù)字下變頻的方式來對(duì)輸入的寬帶中頻信號(hào)進(jìn)行檢波，并生成各頻率點(diǎn)的幅度值。
3.如權(quán)利要求2所述的寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，其特征在于，所述步驟(一)具體為:輸入的AD采樣信號(hào)首先進(jìn)行數(shù)字下變頻處理，數(shù)字NCO產(chǎn)生的cos和sin兩路信號(hào)分別與輸入信號(hào)相乘實(shí)現(xiàn)數(shù)字混頻，生成1、Q路信號(hào)進(jìn)行低通濾波，濾波后的1、Q路信號(hào)進(jìn)行求模運(yùn)算后生成對(duì)應(yīng)中頻信號(hào)的幅度值。
4.如權(quán)利要求1所述的寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，其特征在于，所述步驟(三)具體為: 首先，將NI點(diǎn)的幅度序列擴(kuò)充到N2點(diǎn)，在NI點(diǎn)的幅度序列前后分別補(bǔ)M點(diǎn)的幅度值；然后，在幅頻響應(yīng)曲線生成時(shí)，將N2點(diǎn)的幅度序列乘以一個(gè)標(biāo)準(zhǔn)的低通濾波器幅頻響應(yīng)序列，該N2點(diǎn)的標(biāo)準(zhǔn)低通濾波器幅頻響應(yīng)序列S[i]計(jì)算如下: S[i]=l，Ki^ Npass
S[i] = 1-Q-Npass)/ (Nstop-Npass), Npass < i < Nstop
S[i] = O,Nstop ^ i ^ N2 ； 再然后，IFFT采用通用的復(fù)IFFT，其兩路輸入一路使用生成的幅頻響應(yīng)曲線，另一路輸入為0，對(duì)IFFT變換生成的N2點(diǎn)時(shí)域波形進(jìn)行加窗和截取操作后生成N3個(gè)數(shù)據(jù)。
5.如權(quán)利要求4所述的寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，其特征在于，所述步驟(四)中，截取正中間奇對(duì)稱的N3個(gè)數(shù)據(jù)歸一化并轉(zhuǎn)換成二進(jìn)制補(bǔ)碼后作為濾波因子序列h[i]。
6.如權(quán)利要求1所述的寬帶中頻信號(hào)幅度不平衡補(bǔ)償方法，其特征在于，所述步驟(五)中，所述補(bǔ)償濾波器為FIR型濾波器。
【文檔編號(hào)】H04B1/12GK103986484SQ201410214389
【公開日】2014年8月13日 申請(qǐng)日期:2014年5月15日 優(yōu)先權(quán)日:2014年5月15日
【發(fā)明者】徐群, 朱衛(wèi)國 申請(qǐng)人:中國電子科技集團(tuán)公司第四十一研究所