編解碼系統(tǒng)及其快速切換分辨率的方法、裝置制造方法
【專利摘要】本發(fā)明提供一種編解碼系統(tǒng)及其快速切換分辨率的方法、裝置，所述方法包括以下步驟：當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際分辨率，并發(fā)送一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率；判斷所述實(shí)際分辨率是否為設(shè)定分辨率；若否，則將所述實(shí)際分辨率的數(shù)據(jù)填充為所述設(shè)定分辨率；當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效分辨率的數(shù)據(jù)。本發(fā)明的一種編解碼系統(tǒng)及其快速切換分辨率的方法、裝置能夠極大的減小切換延時(shí)，有效地提高了分辨率的切換速度。
【專利說明】編解碼系統(tǒng)及其快速切換分辨率的方法、裝置
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及編解碼【技術(shù)領(lǐng)域】，特別是涉及一種編解碼系統(tǒng)中快速切換分辨率的方 法、一種編解碼系統(tǒng)中快速切換分辨率的裝置以及一種編解碼系統(tǒng)。
【背景技術(shù)】
[0002] 傳統(tǒng)的編解碼系統(tǒng)，如圖1所示，編碼端對(duì)從信號(hào)源出來的RGB(Red、Green、Blue， 紅、綠、藍(lán)）數(shù)據(jù)進(jìn)行編碼處理，得到Η. 264數(shù)據(jù)，再通過網(wǎng)絡(luò)傳輸給解碼端；同時(shí)解碼端將 Η. 264數(shù)據(jù)解碼為RGB數(shù)據(jù)，并輸出到后端的顯示器進(jìn)行顯示。
[0003] 但是，傳統(tǒng)的編解碼系統(tǒng)中，為了實(shí)現(xiàn)數(shù)據(jù)的編解碼，編碼端與解碼端內(nèi)部還需要 進(jìn)一步的包括多個(gè)子模塊。此時(shí)，如果前端信號(hào)源切換分辨率，則后面涉及到的編碼端與解 碼端內(nèi)部每個(gè)子模塊都需要切換分辨率并重新配置參數(shù)，導(dǎo)致傳統(tǒng)的編解碼系統(tǒng)切換分辨 率的速度非常慢，整個(gè)切換分辨率的過程需要花費(fèi)較長的時(shí)間。
【發(fā)明內(nèi)容】
[0004] 基于此，本發(fā)明提供一種編解碼系統(tǒng)及其快速切換分辨率的方法、裝置，能夠提高 分辨率的切換速度。
[0005] 為實(shí)現(xiàn)上述目的，本發(fā)明采用如下的技術(shù)方案：
[0006] -種編解碼系統(tǒng)中快速切換分辨率的方法，包括以下步驟：
[0007] 當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際分辨率，并 發(fā)送一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率；
[0008] 判斷所述實(shí)際分辨率是否為設(shè)定分辨率；
[0009] 若否，則將所述實(shí)際分辨率的數(shù)據(jù)填充為所述設(shè)定分辨率；
[0010] 當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效分辨率的數(shù)據(jù)。
[0011] 一種編解碼系統(tǒng)中快速切換分辨率的裝置，包括：
[0012] 通知模塊，用于當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的 實(shí)際分辨率，并發(fā)送一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率；
[0013] 判斷模塊，用于判斷所述實(shí)際分辨率是否為設(shè)定分辨率；
[0014] 填充模塊，用于在所述判斷模塊的判斷結(jié)果為否時(shí)，將所述實(shí)際分辨率的數(shù)據(jù)填 充為所述設(shè)定分辨率；
[0015] 提取模塊，用于當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效分 辨率的數(shù)據(jù)。
[0016] 一種編解碼系統(tǒng)，包括編碼端以及解碼端；
[0017] 所述編碼端包括：
[0018] 編碼FPGA，用于接收信號(hào)源的RGB數(shù)據(jù)，當(dāng)檢測到信號(hào)源切換分辨率時(shí)，讀取當(dāng)前 RGB數(shù)據(jù)的實(shí)際分辨率，并判斷所述實(shí)際分辨率是否為設(shè)定分辨率，若否，則將所述RGB數(shù) 據(jù)填充并轉(zhuǎn)換為所述設(shè)定分辨率的YUV422數(shù)據(jù)，將所述YUV422數(shù)據(jù)輸出到數(shù)據(jù)采集模塊， 并發(fā)送一個(gè)通知給解碼端的解碼FPGA，所述通知中包括所述實(shí)際分辨率；
[0019] 數(shù)據(jù)采集模塊，用于將所述YUV422數(shù)據(jù)轉(zhuǎn)換為YUV420數(shù)據(jù)，并將所述YUV420數(shù) 據(jù)傳輸?shù)骄幋a模塊；
[0020] 編碼模塊，用于對(duì)所述YUV420數(shù)據(jù)進(jìn)行編碼，得到H. 264數(shù)據(jù)，并通過網(wǎng)絡(luò)傳輸給 解碼端；
[0021] 所述解碼端包括：
[0022] 解碼模塊，用于接收到所述H. 264數(shù)據(jù)后，進(jìn)行解碼處理，得到Y(jié)UV420數(shù)據(jù)；
[0023] 色彩空間轉(zhuǎn)換模塊，用于將所述YUV420數(shù)據(jù)轉(zhuǎn)換為YUV422數(shù)據(jù)，并將所述YUV422 數(shù)據(jù)傳輸?shù)浇獯aFPGA ;
[0024] 解碼FPGA，用于接收所述色彩空間轉(zhuǎn)換模塊傳輸過來的YUV422數(shù)據(jù)以及所述編 碼FPGA傳輸過來的通知，根據(jù)所述通知中的實(shí)際分辨率提取有效分辨率的YUV422數(shù)據(jù)，并 轉(zhuǎn)換為RGB數(shù)據(jù)后傳輸?shù)斤@示器。
[0025] 由以上方案可以看出，本發(fā)明的一種編解碼系統(tǒng)及其快速切換分辨率的方法、裝 置，當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際分辨率，并將分辨 率改變的信息通知到解碼端，然后將實(shí)際分辨率的數(shù)據(jù)填充為設(shè)定分辨率數(shù)據(jù)，解碼端根 據(jù)實(shí)際分辨率可以提取出有效分辨率的數(shù)據(jù)。由于本發(fā)明的一種編解碼系統(tǒng)及其快速切換 分辨率的方法、裝置在切換分辨率時(shí)不需要對(duì)編碼端與解碼端內(nèi)部的每個(gè)子模塊都切換分 辨率，因此能夠極大的減小切換延時(shí)，有效地提高了分辨率的切換速度。
【專利附圖】
【附圖說明】
[0026] 圖1為傳統(tǒng)的編解碼系統(tǒng)的結(jié)構(gòu)示意圖；
[0027] 圖2為本發(fā)明實(shí)施例中的一種編解碼系統(tǒng)中快速切換分辨率的方法流程示意圖；
[0028] 圖3為本發(fā)明實(shí)施例中進(jìn)行數(shù)據(jù)填充的示意圖；
[0029] 圖4為本發(fā)明實(shí)施例中進(jìn)行數(shù)據(jù)提取的示意圖；
[0030] 圖5為本發(fā)明實(shí)施例中的一種編解碼系統(tǒng)中快速切換分辨率的裝置結(jié)構(gòu)示意圖；
[0031] 圖6為本發(fā)明實(shí)施例中的一種編解碼系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0033] 除非上下文另有特定清楚的描述，本發(fā)明中的元件和組件，數(shù)量既可以單個(gè)的形 式存在，也可以多個(gè)的形式存在，本發(fā)明并不對(duì)此進(jìn)行限定。本發(fā)明中的步驟雖然用標(biāo)號(hào)進(jìn) 行了排列，但并不用于限定步驟的先后次序，除非明確說明了步驟的次序或者某步驟的執(zhí) 行需要其他步驟作為基礎(chǔ)，否則步驟的相對(duì)次序是可以調(diào)整的。
[0034] 參見圖2所示，一種編解碼系統(tǒng)中快速切換分辨率的方法，包括以下步驟：
[0035] 步驟S101，當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際 分辨率，并發(fā)送一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率。
[0036] 作為一個(gè)較好的實(shí)施例，所述編碼端可以通過TCP (Transmission Control Protocol傳輸控制協(xié)議）的方式發(fā)送所述通知給解碼端。
[0037] 步驟S102,判斷所述實(shí)際分辨率是否為設(shè)定分辨率，若是則無需處理，否則進(jìn)入步 驟 S103。
[0038] 步驟S103,若步驟S102的判斷結(jié)果為否，則將所述實(shí)際分辨率的數(shù)據(jù)填充為所述 設(shè)定分辨率。
[0039] 作為一個(gè)較好的實(shí)施例，所述設(shè)定分辨率可以設(shè)定為所述編解碼系統(tǒng)的最大 支持分辨率。例如，某編解碼系統(tǒng)最大支持分辨率為1920X1080,前端信號(hào)源可以支 持1024X768、1280X720、1920X1080的分辨率，信號(hào)源輸入到編碼端后，由編碼端的 FPGA (Field - Programmable Gate Array,現(xiàn)場可編程門陣列）做處理，所有的分辨率都統(tǒng) 一按照1920X1080的分辨率進(jìn)行處理，如果信號(hào)源本來就是1920X1080,則無需處理，如 果分辨率小于1920X1080,則編碼端的FPGA自動(dòng)將分辨率填充到1920X1080的分辨率。
[0040] 作為一個(gè)較好的實(shí)施例，將所述實(shí)際分辨率的數(shù)據(jù)填充為所述設(shè)定分辨率的過程 具體可以包括：
[0041] 步驟S1031，計(jì)算所述實(shí)際分辨率與所述設(shè)定分辨率在水平方向上和垂直方向上 的差值；
[0042] 步驟S1032,根據(jù)所述差值分別在數(shù)據(jù)的水平方向上和垂直方向上填充相應(yīng)大小 的無效像素。
[0043] 以讀取到的實(shí)際分辨率為1024X768為例，如圖3所示，可以計(jì)算得到水平方向 上的差值為896、垂直方向上的差值為213,因此可以分別在水平方向上和垂直方向上填充 896和213個(gè)無效像素。進(jìn)一步的，所述無效像素可以全部為0。
[0044] 步驟S104,當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效分辨率 的數(shù)據(jù)。
[0045] 在其中一個(gè)實(shí)施例中，所述編解碼系統(tǒng)可以為DM8168的編解碼傳輸設(shè)備。本發(fā) 明實(shí)施例中，DM8168的編解碼傳輸設(shè)備的編碼端可以包括：編碼FPGA、數(shù)據(jù)采集模塊、編碼 模塊這幾個(gè)子模塊，解碼端可以包括：解碼模塊、色彩空間轉(zhuǎn)換模塊、解碼FPGA這幾個(gè)子模 塊。在傳統(tǒng)的切換分辨率的方法中，當(dāng)前端信號(hào)源切換分辨率時(shí)，后面涉及到的編碼端與 解碼端內(nèi)部每個(gè)子模塊都需要切換分辨率并重新配置參數(shù)，可以假設(shè)編碼FPGA切換分辨 率的時(shí)間為Λ 11、數(shù)據(jù)采集模塊切換分辨率的時(shí)間為Λ t2、編碼模塊切換分辨率的時(shí)間為 Λ t3、解碼模塊切換分辨率的時(shí)間為Λ t4、色彩空間轉(zhuǎn)換模塊切換分辨率的時(shí)間為Λ t5、 解碼FPGA切換分辨率的時(shí)間為Λ t6,因?yàn)棣? 264編碼有I幀和P幀，如果切換分辨率，則解 碼端在切換分辨率后需要等待一個(gè)I幀解碼才能顯示，假設(shè)這個(gè)等待I幀的過程的時(shí)間為 Λ t7,所以在傳統(tǒng)切換分辨率的方法中，整個(gè)切換分辨率的時(shí)間大概為：
[0046] Λ Τ tl+ Λ t2+ Λ t3+ Λ t4+ Λ t5+ Λ t6+ Λ t7。
[0047] 實(shí)際上，因?yàn)榫幋aFPGA和解碼FPGA的處理速度非?？欤袚Q分辨率的時(shí)間為微秒 級(jí)，所以可以忽略不計(jì)，從而得到：
[0048] Λ Τ t2+Λ t3+Λ t4+Λ t5+Λ t7。
[0049] 經(jīng)過實(shí)際測試發(fā)現(xiàn)，Λ t2大概為500ms，Λ t3大概為150ms，Λ t4大概為600ms， Λ t5為150ms，Λ t7與I幀的間隔有關(guān)，如果為30幀的間隔，則延時(shí)大概500ms。所以采 用傳統(tǒng)切換分辨率的方法總共的延時(shí)為：
[0050] Δ T ^ 500+150+600+150+500 = 1900ms = 1. 9s〇
[0051] 而采用本發(fā)明實(shí)施例中的方案，當(dāng)前端信號(hào)源切換分辨率時(shí)，可以在編碼FPGA 中就將實(shí)際分辨率填充為設(shè)定分辨率（例如1920 X 1080)，這樣編碼FPGA輸出還是 1920X 1080的分辨率，所以后面的數(shù)據(jù)采集模塊，編碼模塊，解碼模塊，色彩空間轉(zhuǎn)換模塊 都不需要切換分辨率，因?yàn)閷?duì)于這些子模塊來講根本就沒有發(fā)生過分辨率切換，所以這些 子模塊切換分辨率的時(shí)間都為〇,只有在解碼FPGA去顯示的時(shí)候，才需要從1920 X 1080的 分辨率提取有效的視頻1024X768,然后將視頻輸出，如圖4所示。
[0052] 由于編碼FPGA將數(shù)據(jù)進(jìn)行填充或者在解碼FPGA抽取有效數(shù)據(jù)都是非?？斓?，延 時(shí)基本可以忽略不計(jì)，唯一的延時(shí)是當(dāng)編碼FPGA檢測到分辨率改變后，需要上報(bào)一個(gè)中 斷，通知編碼端上層應(yīng)用讀取當(dāng)前的實(shí)際分辨率，然后再通過網(wǎng)絡(luò)通知到解碼端，解碼端再 通過寄存器設(shè)置FPGA，然后解碼端FPGA根據(jù)設(shè)置抽取有效數(shù)據(jù)。因?yàn)楸景l(fā)明實(shí)施列中的上 報(bào)中斷、網(wǎng)絡(luò)通知以及設(shè)置寄存器的過程都非常快，經(jīng)過實(shí)際測試大概在l〇ms左右，所以 本發(fā)明的整個(gè)切換分辨率的時(shí)間為：
[0053] AT?10ms。
[0054] 可見，相比于傳統(tǒng)的切換分辨率方法，本發(fā)明實(shí)施例中的切換分辨率的方法的切 換延時(shí)基本上可以忽略不計(jì)。
[0055] 下面通過一個(gè)具體的實(shí)施例來描述本發(fā)明的切換分辨率方法：
[0056] 1、首先獲取編解碼系統(tǒng)的最大支持分辨率，假設(shè)為1920X1080,然后整個(gè)編 解碼傳輸設(shè)備正常運(yùn)行，也就是在后端的顯示器能正?？吹綀D像，并且分辨率顯示為 1920X1080 ；
[0057] 2、信號(hào)源切換分辨率，切換后的信號(hào)源的實(shí)際分辨率為1024X768,這個(gè)時(shí)候編 碼FPGA檢測到分辨率發(fā)生改變，向上層應(yīng)用上報(bào)中斷，同時(shí)將當(dāng)前信號(hào)源分辨率填充為 1920X1080 ；
[0058] 3、編碼端上層應(yīng)用接收中斷，讀取當(dāng)前的實(shí)際分辨率，然后將該實(shí)際分辨率以TCP 的方式通知解碼端；
[0059] 4、解碼端接收到通知后，設(shè)置FPGA寄存器，通知當(dāng)前的有效分辨率；
[0060] 5、解碼FPGA從當(dāng)前1920X1080的分辨率中提取有效的分辨率1024X768,輸出到 后面的顯不器；
[0061] 6、可以看到顯示器的分辨率變成了 1024X768,整個(gè)過程的延時(shí)基本上可以忽略 不計(jì)。
[0062] 與上述一種編解碼系統(tǒng)中快速切換分辨率的方法相對(duì)應(yīng)，本發(fā)明還提供一種編解 碼系統(tǒng)中快速切換分辨率的裝置，如圖5所示，包括：
[0063] 通知模塊101，用于當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù) 的實(shí)際分辨率，并發(fā)送一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率；
[0064] 判斷模塊102,用于判斷所述實(shí)際分辨率是否為設(shè)定分辨率；
[0065] 填充模塊103,用于在所述判斷模塊的判斷結(jié)果為否時(shí)，將所述實(shí)際分辨率的數(shù)據(jù) 填充為所述設(shè)定分辨率；
[0066] 提取模塊104,用于當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效 分辨率的數(shù)據(jù)。
[0067] 作為一個(gè)較好的實(shí)施例，所述設(shè)定分辨率可以為所述編解碼系統(tǒng)的最大支持分辨 率。作為一個(gè)較好的實(shí)施例，所述編解碼系統(tǒng)可以為DM8168的編解碼傳輸設(shè)備。
[0068] 作為一個(gè)較好的實(shí)施例，所述填充模塊可以包括：
[0069] 差值計(jì)算模塊，用于計(jì)算所述實(shí)際分辨率與所述設(shè)定分辨率在水平方向上和垂直 方向上的差值；
[0070] 無效像素填充模塊，用于根據(jù)所述差值分別在數(shù)據(jù)的水平方向上和垂直方向上填 充相應(yīng)大小的無效像素。
[0071] 上述一種編解碼系統(tǒng)中快速切換分辨率的裝置的其它技術(shù)特征與本發(fā)明的一種 編解碼系統(tǒng)中快速切換分辨率的方法相同，此處不予贅述。
[0072] 另外，本發(fā)明還提供一種編解碼系統(tǒng)，如圖6所示，包括編碼端以及解碼端；
[0073] 所述編碼端包括：
[0074] 編碼FPGA，用于接收信號(hào)源的RGB數(shù)據(jù)，當(dāng)檢測到信號(hào)源切換分辨率時(shí)，讀取當(dāng)前 RGB數(shù)據(jù)的實(shí)際分辨率，并判斷所述實(shí)際分辨率是否為設(shè)定分辨率，若否，則將所述RGB數(shù) 據(jù)填充并轉(zhuǎn)換為所述設(shè)定分辨率的YUV422數(shù)據(jù)，將所述YUV422數(shù)據(jù)輸出到數(shù)據(jù)采集模塊， 并發(fā)送一個(gè)通知給解碼端的解碼FPGA，所述通知中包括所述實(shí)際分辨率；
[0075] 數(shù)據(jù)采集模塊，用于將所述YUV422數(shù)據(jù)轉(zhuǎn)換為YUV420數(shù)據(jù)，并將所述YUV420數(shù) 據(jù)傳輸?shù)骄幋a模塊；
[0076] 編碼模塊，用于對(duì)所述YUV420數(shù)據(jù)進(jìn)行編碼，得到H. 264數(shù)據(jù)，并通過網(wǎng)絡(luò)傳輸給 解碼端；
[0077] 所述解碼端包括：
[0078] 解碼模塊，用于接收到所述H. 264數(shù)據(jù)后，進(jìn)行解碼處理，得到Y(jié)UV420數(shù)據(jù)；
[0079] 色彩空間轉(zhuǎn)換模塊，用于將所述YUV420數(shù)據(jù)轉(zhuǎn)換為YUV422數(shù)據(jù)，并將所述YUV422 數(shù)據(jù)傳輸?shù)浇獯aFPGA ;
[0080] 解碼FPGA，用于接收所述色彩空間轉(zhuǎn)換模塊傳輸過來的YUV422數(shù)據(jù)以及所述編 碼FPGA傳輸過來的通知，根據(jù)所述通知中的實(shí)際分辨率提取有效分辨率的YUV422數(shù)據(jù)，并 轉(zhuǎn)換為RGB數(shù)據(jù)后傳輸?shù)斤@示器。
[0081] 通過以上方案可以看出，本發(fā)明的一種編解碼系統(tǒng)及其快速切換分辨率的方法、 裝置，當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際分辨率，并將分 辨率改變的信息通知到解碼端，然后將實(shí)際分辨率的數(shù)據(jù)填充為設(shè)定分辨率數(shù)據(jù)，解碼端 根據(jù)實(shí)際分辨率可以提取出有效分辨率的數(shù)據(jù)。由于本發(fā)明的一種編解碼系統(tǒng)及其快速切 換分辨率的方法、裝置在切換分辨率時(shí)不需要對(duì)編碼端與解碼端內(nèi)部的每個(gè)子模塊都切換 分辨率，因此能夠極大的減小切換延時(shí)，有效地提高了分辨率的切換速度。
[0082] 以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并 不能因此而理解為對(duì)本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員 來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保 護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【權(quán)利要求】
1. 一種編解碼系統(tǒng)中快速切換分辨率的方法，其特征在于，包括以下步驟： 當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際分辨率，并發(fā)送 一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率； 判斷所述實(shí)際分辨率是否為設(shè)定分辨率； 若否，則將所述實(shí)際分辨率的數(shù)據(jù)填充為所述設(shè)定分辨率； 當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效分辨率的數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的編解碼系統(tǒng)中快速切換分辨率的方法，其特征在于，所述設(shè) 定分辨率為所述編解碼系統(tǒng)的最大支持分辨率。
3. 根據(jù)權(quán)利要求1所述的編解碼系統(tǒng)中快速切換分辨率的方法，其特征在于，所述編 解碼系統(tǒng)為DM8168的編解碼傳輸設(shè)備。
4. 根據(jù)權(quán)利要求1或2或3所述的編解碼系統(tǒng)中快速切換分辨率的方法，其特征在于， 將所述實(shí)際分辨率的數(shù)據(jù)填充為所述設(shè)定分辨率的過程包括： 計(jì)算所述實(shí)際分辨率與所述設(shè)定分辨率在水平方向上和垂直方向上的差值； 根據(jù)所述差值分別在數(shù)據(jù)的水平方向上和垂直方向上填充相應(yīng)大小的無效像素。
5. 根據(jù)權(quán)利要求4所述的編解碼系統(tǒng)中快速切換分辨率的方法，其特征在于，發(fā)送所 述通知給解碼端的過程包括： 所述編碼端以TCP的方式發(fā)送所述通知給解碼端。
6. -種編解碼系統(tǒng)中快速切換分辨率的裝置，其特征在于，包括： 通知模塊，用于當(dāng)在編碼端檢測到信號(hào)源切換分辨率后，讀取當(dāng)前信號(hào)源數(shù)據(jù)的實(shí)際 分辨率，并發(fā)送一個(gè)通知給解碼端，所述通知中包括所述實(shí)際分辨率； 判斷模塊，用于判斷所述實(shí)際分辨率是否為設(shè)定分辨率； 填充模塊，用于在所述判斷模塊的判斷結(jié)果為否時(shí)，將所述實(shí)際分辨率的數(shù)據(jù)填充為 所述設(shè)定分辨率； 提取模塊，用于當(dāng)在解碼端接收到所述通知后，根據(jù)所述實(shí)際分辨率提取有效分辨率 的數(shù)據(jù)。
7. 根據(jù)權(quán)利要求6所述的編解碼系統(tǒng)中快速切換分辨率的裝置，其特征在于，所述設(shè) 定分辨率為所述編解碼系統(tǒng)的最大支持分辨率。
8. 根據(jù)權(quán)利要求6所述的編解碼系統(tǒng)中快速切換分辨率的裝置，其特征在于，所述編 解碼系統(tǒng)為DM8168的編解碼傳輸設(shè)備。
9. 根據(jù)權(quán)利要求6或7或8所述的編解碼系統(tǒng)中快速切換分辨率的裝置，其特征在于， 所述填充模塊包括： 差值計(jì)算模塊，用于計(jì)算所述實(shí)際分辨率與所述設(shè)定分辨率在水平方向上和垂直方向 上的差值； 無效像素填充模塊，用于根據(jù)所述差值分別在數(shù)據(jù)的水平方向上和垂直方向上填充相 應(yīng)大小的無效像素。
10. -種編解碼系統(tǒng)，其特征在于，包括編碼端以及解碼端； 所述編碼端包括： 編碼FPGA，用于接收信號(hào)源的RGB數(shù)據(jù)，當(dāng)檢測到信號(hào)源切換分辨率時(shí)，讀取當(dāng)前RGB 數(shù)據(jù)的實(shí)際分辨率，并判斷所述實(shí)際分辨率是否為設(shè)定分辨率，若否，則將所述RGB數(shù)據(jù)填 充并轉(zhuǎn)換為所述設(shè)定分辨率的YUV422數(shù)據(jù)，將所述YUV422數(shù)據(jù)輸出到數(shù)據(jù)采集模塊，并發(fā) 送一個(gè)通知給解碼端的解碼FPGA，所述通知中包括所述實(shí)際分辨率； 數(shù)據(jù)采集模塊，用于將所述YUV422數(shù)據(jù)轉(zhuǎn)換為YUV420數(shù)據(jù)，并將所述YUV420數(shù)據(jù)傳 輸?shù)骄幋a模塊； 編碼模塊，用于對(duì)所述YUV420數(shù)據(jù)進(jìn)行編碼，得到H. 264數(shù)據(jù)，并通過網(wǎng)絡(luò)傳輸給解碼 端； 所述解碼端包括： 解碼模塊，用于接收到所述H. 264數(shù)據(jù)后，進(jìn)行解碼處理，得到Y(jié)UV420數(shù)據(jù)； 色彩空間轉(zhuǎn)換模塊，用于將所述YUV420數(shù)據(jù)轉(zhuǎn)換為YUV422數(shù)據(jù)，并將所述YUV422數(shù) 據(jù)傳輸?shù)浇獯aFPGA ; 解碼FPGA，用于接收所述色彩空間轉(zhuǎn)換模塊傳輸過來的YUV422數(shù)據(jù)以及所述編碼 FPGA傳輸過來的通知，根據(jù)所述通知中的實(shí)際分辨率提取有效分辨率的YUV422數(shù)據(jù)，并轉(zhuǎn) 換為RGB數(shù)據(jù)后傳輸?shù)斤@示器。
【文檔編號(hào)】H04N19/16GK104065963SQ201410299166
【公開日】2014年9月24日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】謝勝 申請(qǐng)人:廣東威創(chuàng)視訊科技股份有限公司