一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法
【專利摘要】一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法，所述方法包括以下步驟：（1）利用交換機實現(xiàn)在傳輸過程中交換機內(nèi)部時延的計算，并將內(nèi)部時延在采樣報文中予以體現(xiàn)；（2）配電系統(tǒng)內(nèi)的保護裝置在接收到采樣報文之后根據(jù)采樣值接收時間和采樣報文中攜帶的交換機內(nèi)部時延推斷出采樣值的準確時間，以此作為保護判別的相關(guān)依據(jù)；其中交換機硬件組成結(jié)構(gòu)由FPGA功能模塊（4）分別連接CPU管理模塊（1）、PHY模塊（2）、交換模塊（3）；其中CPU管理模塊（1）還與交換模塊（3）連接。本發(fā)明避免了由于采樣延時造成的保護誤動作或者不動作的情況，提高了保護出口的準確性，具有較好的推廣價值并能帶來較為可觀的經(jīng)濟效益。
【專利說明】一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電力系統(tǒng)利用網(wǎng)絡(luò)交換機提高采樣傳輸實時性的方法【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]隨著數(shù)字化變電站技術(shù)從輸變電系統(tǒng)向供配電系統(tǒng)的轉(zhuǎn)移，配網(wǎng)領(lǐng)域使用逐步開始使用實時傳輸數(shù)字采樣信息的通信服務(wù)。實時數(shù)字采樣利用配電系統(tǒng)內(nèi)的相關(guān)網(wǎng)絡(luò)元器件作為載體替換了原來傳統(tǒng)的二次電纜來傳輸電壓電流。配網(wǎng)系統(tǒng)內(nèi)的相關(guān)交換機設(shè)備作為采樣值傳輸?shù)暮诵膯卧?，相關(guān)報文在交換機內(nèi)部的相關(guān)延時直接影響到了網(wǎng)絡(luò)采樣報文的實時性與時效性。配電終端之間以及配電終端與配電子站之間存在著部分采樣數(shù)據(jù)的傳輸，在傳輸過程中可能會存在著通過交換機進行級聯(lián)的情況，在級聯(lián)時采樣報文的傳輸經(jīng)過了多臺交換機設(shè)備勢必會導(dǎo)致報文整體傳輸?shù)臅r延的增大以及配電終端報文接收的滯后性。由此將會造成采樣傳輸實時性的降低。忽略在傳輸過程中光纖介質(zhì)上的傳輸時延，交換機內(nèi)部的時延是決定采樣傳輸實時性的主要因素。當交換機內(nèi)部延時可測時,配電終端側(cè)可利用報文接收時間和交換機內(nèi)部延時來推測出采樣報文發(fā)送的準確時刻，以此來作為相關(guān)保護動作的判斷依據(jù)。


【發(fā)明內(nèi)容】

[0003]現(xiàn)有的配電系統(tǒng)中交換機的主要應(yīng)用是配電終端與采樣源之間以及配電終端之間傳輸采樣報文。傳統(tǒng)的交換機只對報文進行存儲轉(zhuǎn)發(fā)。交換機存儲轉(zhuǎn)發(fā)的工作模式必定會帶來采樣接收側(cè)采樣報文的滯后性，造成采樣實時性的降低。考慮到交換機存儲轉(zhuǎn)發(fā)的交換方式，提出一種利用交換機提高采樣傳輸實時性的方法，針對交換機接收到的采樣報文將其在交換機內(nèi)部轉(zhuǎn)發(fā)造成的時延信息添加到采樣報文的保留字節(jié)中，采樣報文接收設(shè)備如配電終端等根據(jù)報文接收時刻以及報文中所攜帶的交換機內(nèi)部時延推斷出報文發(fā)送的準確時刻，通過這種方式提高采樣報文傳輸?shù)膶崟r性。
[0004]為了實現(xiàn)上述發(fā)明目的，本發(fā)明采用如下技術(shù)方案:
一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法，所述方法包括以下步驟:
(I)利用交換機實現(xiàn)在傳輸過程中交換機內(nèi)部時延的計算，并將內(nèi)部時延在采樣報文中予以體現(xiàn)；(2)配電系統(tǒng)內(nèi)的保護裝置在接收到采樣報文之后根據(jù)采樣值接收時間和采樣報文中攜帶的交換機內(nèi)部時延推斷出采樣值的準確時間，以此作為保護判別的相關(guān)依據(jù)；其中交換機硬件組成結(jié)構(gòu)由FPGA功能模塊分別連接CPU管理模塊、PHY模塊、交換模塊；其中CPU管理模塊還與交換模塊連接；
其中:
CPU管理模塊為以微處理器為核心的控制器，其分別與交換模塊、FPGA功能模塊相連接，實現(xiàn)對FPGA功能模塊以及交換模塊的相關(guān)控制；
PHY模塊為物理層芯片，用于為FPGA功能模塊提供對外以太網(wǎng)端口的接入通道；
交換模塊為交換機的核心元器件，通過串行外設(shè)接口(SPI)與CPU管理模塊之間進行連接，用于從FPGA功能模塊接收相關(guān)報文進行存儲轉(zhuǎn)發(fā)；CPU管理模塊通過對交換模塊中相關(guān)寄存器的讀寫來獲取站內(nèi)交換機的各個端口的轉(zhuǎn)發(fā)狀態(tài)以及端口的多樣統(tǒng)計信息，例如CRC錯誤幀數(shù)、接收字節(jié)數(shù)、發(fā)送字節(jié)數(shù)等；
FPGA功能模塊為交換模塊與PHY模塊之間的連接過渡，實現(xiàn)對報文的解析。
[0005]本發(fā)明所述交換機能夠在接收報文和發(fā)送報文的時刻利用FPGA功能模塊獲取時間戳tl和t2，在采樣報文從交換機端口發(fā)送出去的時刻將發(fā)送時間戳和接收時間戳進行差值處理，并將其差值信息填充到采樣報文SV的保留字節(jié)中去，具體實現(xiàn)方式為:在報文接收時刻，將SV報文中保留字段數(shù)值替換為tl- reserved field，在報文發(fā)送時刻將SV報文中保留字段替換為t2-(tl-reSerVed field),由此即可實現(xiàn)保留字段中插入傳輸時延Λ t(t2_tI)。
[0006]本發(fā)明所述采樣報文通過交換機級聯(lián)傳輸時，交換機轉(zhuǎn)發(fā)總時延可逐級累加。
[0007]本發(fā)明的有益效果:
交換機通過相關(guān)步驟計算出采樣報文在其內(nèi)部轉(zhuǎn)發(fā)時產(chǎn)生的時延并將該時延在采樣報文中體現(xiàn)，通過這種方式采樣接收端的智能終端可對采樣報文中相關(guān)時延信息進行處理，以此來保障采樣的實時性。由于采樣實時性的提高保障了配電終端裝置采樣的實時性，同時保障了配電終端基于采樣值和采樣時間進行保護動作判別的準確性，避免了由于采樣延時造成的保護誤動作或者不動作的情況，提高了保護出口的準確性，具有較好的推廣價值并能帶來較為可觀的經(jīng)濟效益。

【專利附圖】

【附圖說明】
[0008]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實現(xiàn)方式及具體應(yīng)用方式，用來進一步解釋本發(fā)明的相關(guān)原理。
[0009]圖1為本發(fā)明系統(tǒng)整體結(jié)構(gòu)框圖。

【具體實施方式】
[0010]見圖1，一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法，所述方法包括以下步驟:(1)利用交換機實現(xiàn)在傳輸過程中交換機內(nèi)部時延的計算，并將內(nèi)部時延在采樣報文中予以體現(xiàn)；(2)配電系統(tǒng)內(nèi)的保護裝置在接收到采樣報文之后根據(jù)采樣值接收時間和采樣報文中攜帶的交換機內(nèi)部時延推斷出采樣值的準確時間，以此作為保護判別的相關(guān)依據(jù)；其中交換機硬件組成結(jié)構(gòu)由FPGA功能模塊4分別連接CPU管理模塊1、PHY模塊2、交換模塊3 ;其中CPU管理模塊I還與交換模塊3連接；
其中:
CPU管理模塊I為以微處理器為核心的控制器，其分別與交換模塊3、FPGA功能模塊4相連接，實現(xiàn)對FPGA功能模塊以及交換模塊的相關(guān)控制；
PHY模塊2為物理層芯片，用于為FPGA功能模塊提供對外以太網(wǎng)端口的接入通道；
交換模塊3為交換機的核心元器件，通過串行外設(shè)接口(SPI)與CPU管理模塊I之間進行連接，用于從FPGA功能模塊4接收相關(guān)報文進行存儲轉(zhuǎn)發(fā)；CPU管理模塊I通過對交換模塊3中相關(guān)寄存器的讀寫來獲取站內(nèi)交換機的各個端口的轉(zhuǎn)發(fā)狀態(tài)以及端口的多樣統(tǒng)計信息，例如CRC錯誤幀數(shù)、接收字節(jié)數(shù)、發(fā)送字節(jié)數(shù)等；FPGA功能模塊4為交換模塊3與PHY模塊2之間的連接過渡，實現(xiàn)對報文的解析。
[0011]本發(fā)明所述交換機能夠在接收報文和發(fā)送報文的時刻利用FPGA功能模塊獲取時間戳tl和t2，在采樣報文從交換機端口發(fā)送出去的時刻將發(fā)送時間戳和接收時間戳進行差值處理，并將其差值信息填充到采樣報文SV的保留字節(jié)中去，具體實現(xiàn)方式為:在報文接收時刻，將SV報文中保留字段數(shù)值替換為tl- reserved field，在報文發(fā)送時刻將SV報文中保留字段替換為t2-(tl-reSerVed field),由此即可實現(xiàn)保留字段中插入傳輸時延Λ t(t2_tI)。
[0012]本發(fā)明所述采樣報文通過交換機級聯(lián)傳輸時，交換機轉(zhuǎn)發(fā)總時延可逐級累加。
[0013]本發(fā)明在配網(wǎng)交換機接收到報文的時刻，交換機利用FPGA功能模塊獲取接收報文的相應(yīng)時間戳并對報文的報文類型進行初步分析，如若分析出此幀報文的報文類型為SV報文時(即報文類型為0x88ba)將時間戳信息儲存到SV報文的保留字節(jié)中去，報文進入交換芯片按照交換芯片設(shè)定好的轉(zhuǎn)發(fā)規(guī)則進行有序轉(zhuǎn)發(fā)，當報文按照相關(guān)規(guī)則從交換芯片轉(zhuǎn)發(fā)出去時，報文進入FPGA功能模塊。與報文進入FPGA功能模塊時相同，F(xiàn)PGA通過箭筒和分析MII接口上的信號，在報文從交換芯片傳遞給FPGA功能模塊時獲取該時刻的時間戳，分析該報文的類型，針對類型為OxSSba的采樣報文，從報文中提取該報文進入交換機時刻獲取的時間戳信息，利用報文發(fā)送時間戳與報文接收時間戳進行差值計算，獲取此幀報文在交換機從進入交換機到從交換機發(fā)出的這段時間作為報文在交換機內(nèi)部的駐留時間。將交換機內(nèi)部駐留時間信息體現(xiàn)在采樣報文的保留字節(jié)中。
[0014]針對配網(wǎng)中采樣報文會逐級傳遞可能會經(jīng)過多臺交換設(shè)備的情況，在計算傳輸過程中的駐留時間時采用疊加的方式，每經(jīng)過一臺具備相關(guān)功能的交換機設(shè)備時會獲取報文在該設(shè)備內(nèi)的駐留時間，在交換機將采樣幀發(fā)送出去時采樣報文保留字節(jié)中所攜帶的駐留時間為原報文中所攜帶的信息與各級交換機內(nèi)部駐留時間的疊加綜合，最終傳輸出去的采樣報文中體現(xiàn)了在整個傳輸過程中經(jīng)過交換機所產(chǎn)生的總駐留時間。
[0015]配電終端接收到交換機發(fā)出的采樣報文時獲取此時刻的時間戳信息并且提取報文中保留字節(jié)所攜帶的信息，在忽略傳輸過程中光纖介質(zhì)上的傳輸時延的情況下，保留字節(jié)中的信息可近似等價為在整個傳輸過程中產(chǎn)生的一個時延。利用配電終端的接收時間戳與報文內(nèi)的駐留時間可推斷出較為精準的采樣報文發(fā)送時刻，并與此作為智能終端保護判別的相關(guān)依據(jù)。通過這種發(fā)式進行的保護動作判別由于在整個傳輸過程在采樣實時性的提高具有較高的準確性和說服力，避免了由于傳輸時延造成的保護拒動或者誤動作。
[0016]本發(fā)明還可以做出多種變型和修改，例如在報文存儲的基礎(chǔ)之上實現(xiàn)報文的離線分析工作等，這些變型和修改均屬本發(fā)明技術(shù)方案保護內(nèi)容。
【權(quán)利要求】
1.一種在電力配網(wǎng)系統(tǒng)中提高米樣數(shù)據(jù)傳輸實時性的方法，其特征在于，所述方法包括以下步驟:(I)利用交換機實現(xiàn)在傳輸過程中交換機內(nèi)部時延的計算，并將內(nèi)部時延在采樣報文中予以體現(xiàn)；(2)配電系統(tǒng)內(nèi)的保護裝置在接收到采樣報文之后根據(jù)采樣值接收時間和采樣報文中攜帶的交換機內(nèi)部時延推斷出采樣值的準確時間，以此作為保護判別的相關(guān)依據(jù)；其中交換機硬件組成結(jié)構(gòu)由FPGA功能模塊(4)分別連接CPU管理模塊(I )、PHY模塊(2)、交換模塊(3);其中CPU管理模塊(I)還與交換模塊(3)連接；其中:CPU管理模塊(I)為以微處理器為核心的控制器，其分別與交換模塊(3)、FPGA功能模塊(4)相連接，實現(xiàn)對FPGA功能模塊以及交換模塊的相關(guān)控制； PHY模塊(2)為物理層芯片，用于為FPGA功能模塊提供對外以太網(wǎng)端口的接入通道；交換模塊(3)為交換機的核心元器件，通過串行外設(shè)接口與CPU管理模塊(I)之間進行連接，用于從FPGA功能模塊(4)接收相關(guān)報文進行存儲轉(zhuǎn)發(fā)；CPU管理模塊(I)通過對交換模塊(3)中相關(guān)寄存器的讀寫來獲取站內(nèi)交換機的各個端口的轉(zhuǎn)發(fā)狀態(tài)以及端口的多樣統(tǒng)計信息；FPGA功能模塊(4)為交換模塊(3)與PHY模塊(2)之間的連接過渡，實現(xiàn)對報文的解析。
2.根據(jù)權(quán)利要求1所述的一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法，其特征在于，所述交換機能夠在接收報文和發(fā)送報文的時刻利用FPGA功能模塊獲取時間戳tl和t2，在采樣報文從交換機端口發(fā)送出去的時刻將發(fā)送時間戳和接收時間戳進行差值處理，并將其差值信息填充到采樣報文SV的保留字節(jié)中去，具體實現(xiàn)方式為:在報文接收時刻，將SV報文中保留字段數(shù)值替換為tl- reserved field，在報文發(fā)送時刻將SV報文中保留字段替換為t2- (tl-reserved field)，由此即可實現(xiàn)保留字段中插入傳輸時延Λ t(t2_tI)ο
3.根據(jù)權(quán)利要求1或2中所述的一種在電力配網(wǎng)系統(tǒng)中提高采樣數(shù)據(jù)傳輸實時性的方法，其特征在于:采樣報文通過交換機級聯(lián)傳輸時，交換機轉(zhuǎn)發(fā)總時延能夠逐級累加。
【文檔編號】H04L12/933GK104202131SQ201410413878
【公開日】2014年12月10日 申請日期:2014年8月21日 優(yōu)先權(quán)日:2014年8月21日
【發(fā)明者】楊家全, 李萍, 馮勇, 杜景琦, 蘇適, 李維, 鄒京希 申請人:云南電力試驗研究院（集團）有限公司電力研究院, 云南電網(wǎng)公司技術(shù)分公司