使用fpga實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)及方法
【專(zhuān)利摘要】本發(fā)明提出了一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，包括：FPGA、網(wǎng)絡(luò)適配卡及配置處理器，配置處理器用于對(duì)FPGA的寄存器進(jìn)行設(shè)置，以設(shè)置FPGA所需要識(shí)別的報(bào)文特征；FPGA用于對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文屬于何種數(shù)據(jù)，并將其發(fā)送至對(duì)應(yīng)的目標(biāo)處理器進(jìn)行處理；所述FPGA還用于接收經(jīng)過(guò)目標(biāo)處理器處理之后的報(bào)文并對(duì)其中的變電站事件報(bào)文及制造報(bào)文規(guī)范報(bào)文進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡被發(fā)送至交換機(jī)。本發(fā)明還提供了一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法。上述系統(tǒng)及方法簡(jiǎn)化了網(wǎng)絡(luò)結(jié)構(gòu)，顯著降低了數(shù)字化變電站的建設(shè)成本和運(yùn)行維護(hù)的復(fù)雜度。
【專(zhuān)利說(shuō)明】使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字化變電站【技術(shù)領(lǐng)域】，特別涉及一種使用可編程邏輯陣列(FPGA，F(xiàn)ield — Programmable Gate Array)來(lái)實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法。

【背景技術(shù)】
[0002]數(shù)字化變電站是以變電站一、二次設(shè)備為數(shù)字化對(duì)象，以高速網(wǎng)絡(luò)通信平臺(tái)為基礎(chǔ)，通過(guò)對(duì)數(shù)字化信息進(jìn)行標(biāo)準(zhǔn)化，實(shí)現(xiàn)信息共享和互操作，并以網(wǎng)絡(luò)數(shù)據(jù)為基礎(chǔ)，實(shí)現(xiàn)繼電保護(hù)、數(shù)據(jù)管理等功能的新一代變電站。依據(jù)IEC 61850，數(shù)字化變電站的結(jié)構(gòu)可分為三個(gè)層次，分別為過(guò)程層、間隔層和站控層，其中過(guò)程層是一次設(shè)備和二次設(shè)備的結(jié)合面，其主要用于實(shí)現(xiàn)數(shù)字采樣和開(kāi)關(guān)刀閘等信號(hào)的采集；間隔層主要實(shí)現(xiàn)作用于該間隔一次設(shè)備的功能，與各種遠(yuǎn)方輸入/輸出、傳感器和控制器通信；站控層主要完成對(duì)間隔層、過(guò)程層設(shè)備的監(jiān)視和控制。上述數(shù)字化變電站中具有三種較為重要的數(shù)據(jù):
SV(Sample Value)，是數(shù)字化變電站過(guò)程層傳輸?shù)臄?shù)字化采樣數(shù)據(jù)的簡(jiǎn)稱(chēng)?；谝蕴W(wǎng)IEEE802.3的SV以太網(wǎng)數(shù)據(jù)，傳輸采樣頻率等于或大于4000Hz/s，其特點(diǎn)是:數(shù)據(jù)量特別大，有周期性，對(duì)數(shù)據(jù)的實(shí)時(shí)性、穩(wěn)定性、可靠性要嚴(yán)格要求，要求接收方有較強(qiáng)的數(shù)據(jù)處理能力。
[0003]GOOSE (Generic Object Oriented Substat1n Event),是數(shù)字化變電站過(guò)程層傳輸?shù)拿嫦蛲ㄓ脤?duì)象的變電站事件的簡(jiǎn)稱(chēng)。它以高速的點(diǎn)對(duì)點(diǎn)通信為基礎(chǔ)，替代傳統(tǒng)智能電子設(shè)備(IED)間硬接線(xiàn)的通信方式，任一 IED與其它IED通過(guò)以太網(wǎng)互聯(lián)，可以作為訂閱方接收數(shù)據(jù)，也可以作為發(fā)布方向其它IED提供數(shù)據(jù)，主要傳送間隔閉鎖信號(hào)和實(shí)時(shí)跳閘信號(hào)，為邏輯節(jié)點(diǎn)間的通信提供了快速且高效可靠的方法。其特點(diǎn)是:網(wǎng)絡(luò)數(shù)據(jù)流量小，為突發(fā)性傳輸模式。
[0004]MMS (Manufacturing Message Specificat1n),是制造報(bào)文規(guī)范的簡(jiǎn)稱(chēng)，為網(wǎng)絡(luò)上的實(shí)時(shí)處理和監(jiān)控系統(tǒng)的信息交換的國(guó)際標(biāo)準(zhǔn)，被廣泛應(yīng)用于制造、石化、電力和太空探索等多個(gè)行業(yè)。也是變電站自動(dòng)化系統(tǒng)通信國(guó)際標(biāo)準(zhǔn)IEC61850標(biāo)準(zhǔn)中特定通信服務(wù)映射SCSM的核心通信協(xié)議棧。
[0005]目前，在數(shù)字化變電站的典型應(yīng)用中，過(guò)程層設(shè)備與間隔層設(shè)備之間的連接有兩種情況，一種是，SV數(shù)據(jù)的傳輸采用直連的點(diǎn)對(duì)點(diǎn)模式，G00SE數(shù)據(jù)的傳輸采用組網(wǎng)模式，但SV和G00SE數(shù)據(jù)是分開(kāi)的；另外一種情況是，過(guò)程層數(shù)據(jù)為SV+G00SE合一傳輸。間隔層設(shè)備與站控層設(shè)備的連接，是單獨(dú)的站控層網(wǎng)絡(luò)，主要傳輸MMS報(bào)文。其特點(diǎn)是:過(guò)程層網(wǎng)絡(luò)和站控層網(wǎng)絡(luò)完全分開(kāi)。
[0006]上述應(yīng)用中，網(wǎng)絡(luò)結(jié)構(gòu)復(fù)雜，接入設(shè)備都需要配置多個(gè)相應(yīng)的光口以接收不同網(wǎng)絡(luò)的數(shù)據(jù)，發(fā)熱功耗較大。因此，在采購(gòu)成本和運(yùn)維難度方面都存在一些問(wèn)題。


【發(fā)明內(nèi)容】

[0007]為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，其能降低采購(gòu)成本及運(yùn)維難度。
[0008]第一方面，本發(fā)明提供了一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，用于傳輸數(shù)字化變電站的報(bào)文，包括:可編程邏輯陣列、網(wǎng)絡(luò)適配卡及配置處理器，其中所述可編程邏輯陣列與網(wǎng)絡(luò)適配卡及配置處理器均通信連接，所述可編程邏輯陣列通過(guò)網(wǎng)絡(luò)適配卡及交換機(jī)接收來(lái)自數(shù)字化變電站的所有以太網(wǎng)報(bào)文；
所述配置處理器用于對(duì)可編程邏輯陣列的寄存器進(jìn)行設(shè)置，以設(shè)置所述可編程邏輯陣列所需要識(shí)別的報(bào)文特征，包括報(bào)文的以太網(wǎng)類(lèi)型、應(yīng)用標(biāo)識(shí)以及將要分發(fā)的目標(biāo)處理器，其中所述目標(biāo)處理器包括采樣數(shù)據(jù)處理器、變電站事件處理器及制造報(bào)文規(guī)范處理器；所述可編程邏輯陣列用于對(duì)經(jīng)過(guò)校驗(yàn)后以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文屬于何種數(shù)據(jù)，并將其發(fā)送至對(duì)應(yīng)的目標(biāo)處理器進(jìn)行處理；所述可編程邏輯陣列還用于接收經(jīng)過(guò)目標(biāo)處理器處理之后的報(bào)文并對(duì)其中的變電站事件報(bào)文及制造報(bào)文規(guī)范報(bào)文進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡被發(fā)送至交換機(jī)。
[0009]進(jìn)一步的，為監(jiān)控傳輸?shù)膱?bào)文的流量，所述配置處理器還用于設(shè)置可編程邏輯陣列的流量控制的參數(shù)，所述可編程邏輯陣列還用于對(duì)判別的制造報(bào)文規(guī)范報(bào)文進(jìn)行流量控制，并將經(jīng)過(guò)流量控制之后的報(bào)文發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器進(jìn)行處理。
[0010]其中，所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為OxSSBA來(lái)判斷該以太網(wǎng)報(bào)文是否為采樣數(shù)據(jù)報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為OxSSBA則判斷為采樣數(shù)據(jù)報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為變電站事件報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為0x88B8則判斷為變電站事件報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否既不為OxSSBA也不為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為制造報(bào)文規(guī)范報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼既不為0x88BA也不為0x88B8時(shí)則判斷為制造報(bào)文規(guī)范報(bào)文。
[0011]進(jìn)一步的，為了增加整個(gè)系統(tǒng)的可靠性，所述可編程邏輯陣列還用于對(duì)所接收的以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)，并在判斷該幀以太網(wǎng)報(bào)文錯(cuò)誤時(shí)直接拋棄該幀報(bào)文。
[0012]其中，所述可編程邏輯陣列重新計(jì)算以太網(wǎng)報(bào)文的CRC值，并將其與該幀以太網(wǎng)報(bào)文的CRC值比較，如果不相等，則認(rèn)為該幀的以太網(wǎng)報(bào)文錯(cuò)誤。
[0013]第二方面，本發(fā)明還提供了一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，包括:
通過(guò)配置處理器初始配置可編程邏輯陣列；
所述可編程邏輯陣列接收所有的以太網(wǎng)報(bào)文；
所述可編程邏輯陣列對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文是否屬于數(shù)據(jù)采樣數(shù)據(jù)報(bào)文；
如果判斷該以太網(wǎng)報(bào)文屬于采樣數(shù)據(jù)報(bào)文，則所述可編程邏輯陣列根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)將數(shù)據(jù)采樣報(bào)文傳送至對(duì)應(yīng)的數(shù)據(jù)采樣處理器進(jìn)行處理；
如果判斷該以太網(wǎng)報(bào)文不屬于采樣數(shù)據(jù)報(bào)文，則所述可編程邏輯陣列繼續(xù)判斷該以太網(wǎng)報(bào)文是否屬于變電站事件報(bào)文；
如果判斷該以太網(wǎng)報(bào)文屬于變電站事件報(bào)文，則所述可編程邏輯陣列根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)將變電站事件報(bào)文傳送至對(duì)應(yīng)的變電站事件處理器進(jìn)行處理； 如果判斷該以太網(wǎng)報(bào)文不屬于變電站事件報(bào)文，則所述可編程邏輯陣列將其發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器進(jìn)行處理；以及
所述可編程邏輯陣列接收經(jīng)過(guò)處理的報(bào)文，并對(duì)其進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡被發(fā)送至交換機(jī)。
[0014]進(jìn)一步的，為監(jiān)控傳輸?shù)膱?bào)文的流量，當(dāng)判斷該以太網(wǎng)報(bào)文不屬于變電站事件報(bào)文之后，所述可編程邏輯陣列還對(duì)判別的制造報(bào)文規(guī)范報(bào)文進(jìn)行流量控制，之后所述可編程邏輯陣列將其發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器進(jìn)行處理。
[0015]其中，所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為OxSSBA來(lái)判斷該以太網(wǎng)報(bào)文是否為采樣數(shù)據(jù)報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為OxSSBA則判斷為采樣數(shù)據(jù)報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為變電站事件報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為0x88B8則判斷為變電站事件報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否既不為OxSSBA也不為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為制造報(bào)文規(guī)范報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼既不為0x88BA也不為0x88B8時(shí)則判斷為制造報(bào)文規(guī)范報(bào)文。
[0016]進(jìn)一步的，為了增加整個(gè)系統(tǒng)的可靠性，所述可編程邏輯陣列在對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行識(shí)別之前還包括:對(duì)所接收的以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)，并在判斷該幀以太網(wǎng)報(bào)文錯(cuò)誤時(shí)直接拋棄該幀報(bào)文。
[0017]其中，所述可編程邏輯陣列對(duì)以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)包括:所述可編程邏輯陣列重新計(jì)算以太網(wǎng)報(bào)文的CRC值，并將其與該幀以太網(wǎng)報(bào)文的CRC值比較，如果不相等，則認(rèn)為該幀的以太網(wǎng)報(bào)文錯(cuò)誤。
[0018]本發(fā)明具有以下有益技術(shù)效果:
通過(guò)可編程邏輯陣列，接收三網(wǎng)合一的報(bào)文，并按預(yù)置方案分發(fā)到對(duì)應(yīng)的功能處理器，只需要一根光纖就可以接入所有數(shù)據(jù)，減少了光纖和光口的數(shù)量，降低了發(fā)熱功耗，減少了工業(yè)交換機(jī)的數(shù)量，簡(jiǎn)化了網(wǎng)絡(luò)結(jié)構(gòu)，顯著降低了數(shù)字化變電站的建設(shè)成本和運(yùn)行維護(hù)的復(fù)雜度。同時(shí)，由于可編程邏輯陣列具有數(shù)據(jù)并行處理的特點(diǎn)，顯著提高了報(bào)文的處理能力，還能在前端完成報(bào)文校驗(yàn)、流量控制等功能，減少了功能處理器的部分工作，提高了效率。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0019]圖1為本發(fā)明使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)的較佳實(shí)施方式的總體框圖。
[0020]圖2為數(shù)字化變電站的系統(tǒng)拓?fù)鋱D。
[0021]圖3為本發(fā)明使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法的較佳實(shí)施方式的流程圖。
[0022]圖4為圖3中對(duì)處理后的報(bào)文進(jìn)行優(yōu)先級(jí)排序的流程圖。

【具體實(shí)施方式】
[0023]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0024]首先，在對(duì)實(shí)施例進(jìn)行描述之前，有必要對(duì)本文中出現(xiàn)的一些術(shù)語(yǔ)進(jìn)行解釋。例如:
本文中若出現(xiàn)使用“第一”、“第二”等術(shù)語(yǔ)來(lái)描述各種元件，但是這些元件不應(yīng)當(dāng)由這些術(shù)語(yǔ)所限制。這些術(shù)語(yǔ)僅用來(lái)區(qū)分一個(gè)元件和另一個(gè)元件。因此，“第一”元件也可以被稱(chēng)為“第二”元件而不偏離本發(fā)明的教導(dǎo)。
[0025]另外，應(yīng)當(dāng)理解的是，當(dāng)提及一元件“連接”或者“聯(lián)接”到另一元件時(shí)，其可以直接地連接或直接地聯(lián)接到另一元件或者也可以存在中間元件。相反地，當(dāng)提及一元件“直接地連接”或“直接地聯(lián)接”到另一元件時(shí)，則不存在中間元件。
[0026]在本文中出現(xiàn)的各種術(shù)語(yǔ)僅僅用于描述具體的實(shí)施方式的目的而無(wú)意作為對(duì)本發(fā)明的限定。除非上下文另外清楚地指出，則單數(shù)形式意圖也包括復(fù)數(shù)形式。
[0027]當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包括”和/或“包括有”時(shí)，這些術(shù)語(yǔ)指明了所述特征、整體、步驟、操作、元件和/或部件的存在，但是也不排除一個(gè)以上其他特征、整體、步驟、操作、元件、部件和/或其群組的存在和/或附加。
[0028]如圖1所示，本發(fā)明使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)的較佳實(shí)施方式包括可編程邏輯陣列(FPGA)l、網(wǎng)絡(luò)適配卡2及配置處理器(CPU)3，其中所述可編程邏輯陣列I與網(wǎng)絡(luò)適配卡2及配置處理器3均通信連接。本發(fā)明中，所述網(wǎng)絡(luò)適配卡2通過(guò)交換機(jī)與數(shù)字化變電站的其他設(shè)備進(jìn)行通信，所述可編程邏輯陣列I通過(guò)網(wǎng)絡(luò)適配卡2接收來(lái)自數(shù)字化變電站的所有以太網(wǎng)報(bào)文。所述可編程邏輯陣列I還與數(shù)字化變電站的采樣數(shù)據(jù)(SV)處理器5、變電站事件(GOOSE)處理器6及制造報(bào)文規(guī)范(MMS)處理器8通信連接。
[0029]本實(shí)施方式中，所述可編程邏輯陣列I通過(guò)介質(zhì)訪(fǎng)問(wèn)控制網(wǎng)絡(luò)適配卡2的MAC地址，從網(wǎng)絡(luò)適配卡2的以太網(wǎng)物理層PHY芯片讀取所有以太網(wǎng)報(bào)文。
[0030]所述配置處理器3用于對(duì)可編程邏輯陣列I的寄存器進(jìn)行設(shè)置，具體設(shè)置方面包括:(1)設(shè)置所述可編程邏輯陣列I所需要識(shí)別的報(bào)文特征，包括報(bào)文的以太網(wǎng)類(lèi)型(Ethertype)、應(yīng)用標(biāo)識(shí)(APPID)以及將要分發(fā)的目標(biāo)處理器(即指采樣數(shù)據(jù)處理器5、變電站事件處理器6及制造報(bào)文規(guī)范處理器8) ; (2)設(shè)置所述可編程邏輯陣列I的流量控制的參數(shù)。
[0031]所述可編程邏輯陣列I用于對(duì)所接收的以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)，具體來(lái)講，所述可編程邏輯陣列I重新計(jì)算以太網(wǎng)報(bào)文的CRC值，并將其與該幀以太網(wǎng)報(bào)文的CRC值比較，如果不相等，則認(rèn)為該幀的以太網(wǎng)報(bào)文錯(cuò)誤，即直接拋棄該幀報(bào)文。
[0032]所述可編程邏輯陣列I還用于對(duì)經(jīng)過(guò)校驗(yàn)后以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文屬于何種數(shù)據(jù)。具體到本實(shí)施例來(lái)講，由于IEEE著作權(quán)登記機(jī)構(gòu)注冊(cè)了一個(gè)基于IS0/IEC 8802-3 MAC子層以太網(wǎng)類(lèi)型碼，其中采樣數(shù)據(jù)報(bào)文的以太網(wǎng)類(lèi)型碼為0x88BA，變電站事件報(bào)文的以太網(wǎng)類(lèi)型碼為0x88B8。如此，所述可編程邏輯陣列I即可通過(guò)判斷此以太網(wǎng)類(lèi)型碼來(lái)篩選出不同的報(bào)文，并根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)APPID，分發(fā)給相應(yīng)的功能處理器。更為具體的，所述可編程邏輯陣列I判斷所接收的所有以太網(wǎng)報(bào)文，并篩選出以太網(wǎng)類(lèi)型碼為OxSSBA的所有報(bào)文(即該類(lèi)報(bào)文為采樣數(shù)據(jù)報(bào)文)，并將其發(fā)送至對(duì)應(yīng)的采樣數(shù)據(jù)處理器5進(jìn)行處理；所述可編程邏輯陣列I篩選出以太網(wǎng)類(lèi)型碼為0x88B8的所有報(bào)文(即該類(lèi)報(bào)文為變電站事件報(bào)文)，并將其轉(zhuǎn)發(fā)至對(duì)應(yīng)的變電站事件處理器6進(jìn)行處理。至于以太網(wǎng)類(lèi)型碼既不為OxSSBA也不為0x88B8的其他報(bào)文則認(rèn)為是制造報(bào)文規(guī)范報(bào)文，本實(shí)施方式中，所述制造報(bào)文規(guī)范報(bào)文包括單播報(bào)文及組播報(bào)文。
[0033]所述可編程邏輯陣列I還用于對(duì)判別的制造報(bào)文規(guī)范報(bào)文進(jìn)行流量控制，并將經(jīng)過(guò)流量控制之后的報(bào)文發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器8進(jìn)行處理。
[0034]所述可編程邏輯陣列I還用于接收經(jīng)過(guò)采樣數(shù)據(jù)處理器5、變電站事件處理器6及制造報(bào)文規(guī)范處理器8處理之后的報(bào)文。一般來(lái)講，需要對(duì)外發(fā)送的報(bào)文主要是變電站事件報(bào)文及制造報(bào)文規(guī)范報(bào)文。所述可編程邏輯陣列I同時(shí)還對(duì)所接收的來(lái)自對(duì)應(yīng)功能CPU的變電站事件報(bào)文及制造報(bào)文規(guī)范報(bào)文進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡2被發(fā)送至交換機(jī)，之后再通過(guò)交換機(jī)發(fā)送至其他設(shè)備。
[0035]請(qǐng)繼續(xù)參考圖2所示，為整個(gè)數(shù)字化變電站的示意圖，其中，圖1中的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)通過(guò)其網(wǎng)絡(luò)適配卡2與三網(wǎng)合一交換機(jī)通信連接。其中，數(shù)字化變電站的設(shè)備基本分為站控層設(shè)備、間隔層設(shè)備和過(guò)程層設(shè)備。站控層設(shè)備與間隔層設(shè)備之間、間隔層設(shè)備與過(guò)程層設(shè)備之間通過(guò)合一的物理網(wǎng)絡(luò)連接。間隔層設(shè)備通過(guò)一個(gè)網(wǎng)口和一根光纖接入三網(wǎng)合一交換機(jī)，并進(jìn)而通過(guò)可編程邏輯陣列I接收所有的以太網(wǎng)報(bào)文，根據(jù)預(yù)先定義的設(shè)置和報(bào)文的特征，將報(bào)文分發(fā)到不同的功能處理器，功能處理器處理之后的變電站事件報(bào)文及制造報(bào)文規(guī)范報(bào)文也通過(guò)可編程邏輯陣列I發(fā)送到三網(wǎng)合一交換機(jī)，完成間隔層設(shè)備應(yīng)有的功能。
[0036]請(qǐng)參考圖3所示，本發(fā)明使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法的較佳實(shí)施方式包括以下步驟:
步驟S1:初始配置可編程邏輯陣列I。具體來(lái)說(shuō)，用戶(hù)可通過(guò)配置處理器3對(duì)可編程邏輯陣列I的寄存器進(jìn)行設(shè)置，具體設(shè)置方面包括:(I)設(shè)置所述可編程邏輯陣列I所需要識(shí)另IJ的報(bào)文特征，包括報(bào)文的以太網(wǎng)類(lèi)型、應(yīng)用標(biāo)識(shí)以及將要分發(fā)的目標(biāo)處理器(即指采樣數(shù)據(jù)處理器5、變電站事件處理器6及制造報(bào)文規(guī)范處理器8); (2)設(shè)置所述可編程邏輯陣列I的流量控制的參數(shù)。
[0037]步驟S2:所述可編程邏輯陣列I接收所有的以太網(wǎng)報(bào)文。
[0038]步驟S3:所述可編程邏輯陣列I對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)，具體來(lái)講，所述可編程邏輯陣列I重新計(jì)算以太網(wǎng)報(bào)文的CRC值，并將其與該幀以太網(wǎng)報(bào)文的CRC值比較，如果不相等，則認(rèn)為該幀的以太網(wǎng)報(bào)文錯(cuò)誤，即直接拋棄該幀報(bào)文。
[0039]步驟S4:所述可編程邏輯陣列I對(duì)經(jīng)過(guò)校驗(yàn)之后的以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文是否屬于數(shù)據(jù)采樣數(shù)據(jù)報(bào)文。如果判斷該以太網(wǎng)報(bào)文屬于采樣數(shù)據(jù)報(bào)文則執(zhí)行步驟S5，如果判斷該以太網(wǎng)報(bào)文不屬于采樣數(shù)據(jù)報(bào)文則執(zhí)行步驟S6。具體來(lái)說(shuō)，所述可編程邏輯陣列I通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為OxSSBA來(lái)判斷該以太網(wǎng)報(bào)文是否為采樣數(shù)據(jù)報(bào)文。
[0040]步驟S5:所述可編程邏輯陣列I根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)將數(shù)據(jù)采樣報(bào)文傳送至對(duì)應(yīng)的數(shù)據(jù)采樣處理器5進(jìn)行處理。
[0041]步驟S6:所述可編程邏輯陣列I判斷該以太網(wǎng)報(bào)文是否屬于變電站事件報(bào)文。如果判斷該以太網(wǎng)報(bào)文屬于變電站事件報(bào)文，則執(zhí)行步驟S7，否則執(zhí)行步驟S8。具體來(lái)說(shuō)，所述可編程邏輯陣列I通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為變電站事件報(bào)文。
[0042]步驟S7:所述可編程邏輯陣列I根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)將變電站事件報(bào)文傳送至對(duì)應(yīng)的變電站事件處理器6進(jìn)行處理。
[0043]步驟S8:所述可編程邏輯陣列I判斷既不屬于采樣數(shù)據(jù)報(bào)文又不屬于變電站事件報(bào)文(即制造報(bào)文規(guī)范報(bào)文)是否超過(guò)預(yù)設(shè)流量。如果判斷沒(méi)超過(guò)預(yù)設(shè)流量，則執(zhí)行步驟S9。如果判斷已超過(guò)預(yù)設(shè)流量，則返回至步驟S2。
[0044]步驟S9:所述可編程邏輯陣列I將經(jīng)過(guò)流量控制之后的報(bào)文發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器8進(jìn)行處理。
[0045]步驟SlO:所述可編程邏輯陣列I接收經(jīng)過(guò)處理的報(bào)文，并對(duì)其進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡2被發(fā)送至交換機(jī)。具體的，所述可編程邏輯陣列I通過(guò)如圖4所示的方法進(jìn)行優(yōu)先級(jí)排序:
步驟SlOl:所述可編程邏輯陣列I判斷即將發(fā)送的報(bào)文是否為變電站事件報(bào)文。若判斷為變電站事件報(bào)文，則執(zhí)行步驟S102，否則執(zhí)行步驟S103。
[0046]步驟S102:所述可編程邏輯陣列I將其標(biāo)記為最高優(yōu)先級(jí)。
[0047]步驟S103:所述可編程邏輯陣列I將其標(biāo)記為普通優(yōu)先級(jí)。
[0048]步驟S104:所述可編程邏輯陣列I將所有經(jīng)過(guò)標(biāo)記后的報(bào)文存入發(fā)送隊(duì)列。
[0049]步驟S105:所述可編程邏輯陣列I將存入發(fā)送隊(duì)列中的報(bào)文按其優(yōu)先級(jí)別對(duì)外發(fā)送。
[0050]步驟Sll:所述可編程邏輯陣列I通過(guò)交換機(jī)將接收的報(bào)文傳送至其他設(shè)備。
[0051]上述使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)級(jí)方法通過(guò)可編程邏輯陣列I來(lái)接收三網(wǎng)合一的報(bào)文，并按預(yù)置方案分發(fā)到對(duì)應(yīng)的功能處理器，只需要一根光纖就可以接入所有數(shù)據(jù)，減少了光纖和光口的數(shù)量，降低了發(fā)熱功耗，減少了工業(yè)交換機(jī)的數(shù)量，簡(jiǎn)化了網(wǎng)絡(luò)結(jié)構(gòu)，顯著降低了數(shù)字化變電站的建設(shè)成本和運(yùn)行維護(hù)的復(fù)雜度。同時(shí)，由于可編程邏輯陣列I具有數(shù)據(jù)并行處理的特點(diǎn)，顯著提高了報(bào)文的處理能力，還能在前端完成報(bào)文校驗(yàn)、流量控制等功能，減少了功能處理器的部分工作，提高了效率。
[0052]以上僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專(zhuān)利范圍，凡是利用本發(fā)明說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專(zhuān)利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，用于傳輸數(shù)字化變電站的報(bào)文，所述使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)包括:可編程邏輯陣列、網(wǎng)絡(luò)適配卡及配置處理器，其中所述可編程邏輯陣列與網(wǎng)絡(luò)適配卡及配置處理器均通信連接，所述可編程邏輯陣列通過(guò)網(wǎng)絡(luò)適配卡及交換機(jī)接收來(lái)自數(shù)字化變電站的所有以太網(wǎng)報(bào)文； 所述配置處理器用于對(duì)可編程邏輯陣列的寄存器進(jìn)行設(shè)置，以設(shè)置所述可編程邏輯陣列所需要識(shí)別的報(bào)文特征，包括報(bào)文的以太網(wǎng)類(lèi)型、應(yīng)用標(biāo)識(shí)以及將要分發(fā)的目標(biāo)處理器，其中所述目標(biāo)處理器包括采樣數(shù)據(jù)處理器、變電站事件處理器及制造報(bào)文規(guī)范處理器； 所述可編程邏輯陣列用于對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文屬于何種數(shù)據(jù)，并將其發(fā)送至對(duì)應(yīng)的目標(biāo)處理器進(jìn)行處理；所述可編程邏輯陣列還用于接收經(jīng)過(guò)目標(biāo)處理器處理之后的報(bào)文并對(duì)其中的變電站事件報(bào)文及制造報(bào)文規(guī)范報(bào)文進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡被發(fā)送至交換機(jī)。
2.如權(quán)利要求1所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，其特征在于:所述配置處理器還用于設(shè)置可編程邏輯陣列的流量控制的參數(shù)，所述可編程邏輯陣列還用于對(duì)判別的制造報(bào)文規(guī)范報(bào)文進(jìn)行流量控制，并將經(jīng)過(guò)流量控制之后的報(bào)文發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器進(jìn)行處理。
3.如權(quán)利要求1所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，其特征在于:所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為OxSSBA來(lái)判斷該以太網(wǎng)報(bào)文是否為采樣數(shù)據(jù)報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為OxSSBA則判斷為采樣數(shù)據(jù)報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為變電站事件報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為0x88B8則判斷為變電站事件報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否既不為OxSSBA也不為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為制造報(bào)文規(guī)范報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼既不為OxSSBA也不為0x88B8時(shí)則判斷為制造報(bào)文規(guī)范報(bào)文。
4.如權(quán)利要求1所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，其特征在于:所述可編程邏輯陣列還用于在識(shí)別以太網(wǎng)報(bào)文之前對(duì)所接收的以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)，并在判斷該幀以太網(wǎng)報(bào)文錯(cuò)誤時(shí)直接拋棄該幀報(bào)文。
5.如權(quán)利要求4所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的系統(tǒng)，其特征在于:所述可編程邏輯陣列用于通過(guò)重新計(jì)算以太網(wǎng)報(bào)文的CRC值，并將其與該幀以太網(wǎng)報(bào)文的CRC值比較，如果不相等，則認(rèn)為該幀的以太網(wǎng)報(bào)文錯(cuò)誤。
6.一種使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，其特征在于:包括: 通過(guò)配置處理器初始配置可編程邏輯陣列； 所述可編程邏輯陣列接收所有的以太網(wǎng)報(bào)文； 所述可編程邏輯陣列對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行識(shí)別，以判斷該以太網(wǎng)報(bào)文是否屬于數(shù)據(jù)采樣數(shù)據(jù)報(bào)文； 如果判斷該以太網(wǎng)報(bào)文屬于采樣數(shù)據(jù)報(bào)文，則所述可編程邏輯陣列根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)將數(shù)據(jù)采樣報(bào)文傳送至對(duì)應(yīng)的數(shù)據(jù)采樣處理器進(jìn)行處理； 如果判斷該以太網(wǎng)報(bào)文不屬于采樣數(shù)據(jù)報(bào)文，則所述可編程邏輯陣列繼續(xù)判斷該以太網(wǎng)報(bào)文是否屬于變電站事件報(bào)文； 如果判斷該以太網(wǎng)報(bào)文屬于變電站事件報(bào)文，則所述可編程邏輯陣列根據(jù)報(bào)文中的應(yīng)用標(biāo)識(shí)將變電站事件報(bào)文傳送至對(duì)應(yīng)的變電站事件處理器進(jìn)行處理； 如果判斷該以太網(wǎng)報(bào)文不屬于變電站事件報(bào)文，則所述可編程邏輯陣列將其發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器進(jìn)行處理；以及 所述可編程邏輯陣列接收經(jīng)過(guò)處理的報(bào)文，并對(duì)其進(jìn)行優(yōu)先級(jí)排序，以確保變電站事件報(bào)文優(yōu)先于制造報(bào)文規(guī)范報(bào)文通過(guò)網(wǎng)絡(luò)適配卡被發(fā)送至交換機(jī)。
7.如權(quán)利要求6所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，其特征在于:當(dāng)判斷該以太網(wǎng)報(bào)文不屬于變電站事件報(bào)文之后，所述可編程邏輯陣列還對(duì)判別的制造報(bào)文規(guī)范報(bào)文進(jìn)行流量控制，之后所述可編程邏輯陣列將其發(fā)送至制造報(bào)文規(guī)范報(bào)文處理器進(jìn)行處理。
8.如權(quán)利要求6所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，其特征在于:所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為OxSSBA來(lái)判斷該以太網(wǎng)報(bào)文是否為采樣數(shù)據(jù)報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為OxSSBA則判斷為采樣數(shù)據(jù)報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為變電站事件報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼為0x88B8則判斷為變電站事件報(bào)文；所述可編程邏輯陣列通過(guò)判斷以太網(wǎng)報(bào)文的以太網(wǎng)類(lèi)型碼是否既不為OxSSBA也不為0x88B8來(lái)判斷該以太網(wǎng)報(bào)文是否為制造報(bào)文規(guī)范報(bào)文，當(dāng)判斷以太網(wǎng)類(lèi)型碼既不為OxSSBA也不為0x88B8時(shí)則判斷為制造報(bào)文規(guī)范報(bào)文。
9.如權(quán)利要求6所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，其特征在于:所述可編程邏輯陣列在對(duì)接收的以太網(wǎng)報(bào)文進(jìn)行識(shí)別之前還包括:對(duì)所接收的以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)，并在判斷該幀以太網(wǎng)報(bào)文錯(cuò)誤時(shí)直接拋棄該幀報(bào)文。
10.如權(quán)利要求9所述的使用FPGA實(shí)現(xiàn)數(shù)字化變電站三網(wǎng)合一的方法，其特征在于:所述可編程邏輯陣列對(duì)以太網(wǎng)報(bào)文進(jìn)行校驗(yàn)包括:所述可編程邏輯陣列重新計(jì)算以太網(wǎng)報(bào)文的CRC值，并將其與該幀以太網(wǎng)報(bào)文的CRC值比較，如果不相等，則認(rèn)為該幀的以太網(wǎng)報(bào)文錯(cuò)誤。
【文檔編號(hào)】H04L12/28GK104283746SQ201410503968
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】李鵬, 饒宏, 許愛(ài)東, 郭曉斌, 習(xí)偉, 陳波, 陳浩敏, 姚浩, 侯志光, 徐剛, 陳秋榮, 徐萬(wàn)方 申請(qǐng)人:中國(guó)南方電網(wǎng)有限責(zé)任公司電網(wǎng)技術(shù)研究中心, 南方電網(wǎng)科學(xué)研究院有限責(zé)任公司, 北京四方繼保自動(dòng)化股份有限公司