国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種保護(hù)光纖通道測(cè)試系統(tǒng)的制作方法

      文檔序號(hào):7824105閱讀:310來(lái)源:國(guó)知局
      一種保護(hù)光纖通道測(cè)試系統(tǒng)的制作方法
      【專(zhuān)利摘要】本申請(qǐng)?zhí)峁┝艘环N保護(hù)光纖通道測(cè)試系統(tǒng)中,第一單/雙極性轉(zhuǎn)換器和第二單/雙極性轉(zhuǎn)換器分別位于保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端;FPGA的第一端與第一單/雙極性轉(zhuǎn)換器相連接,F(xiàn)PGA的第二端與第二單/雙極性轉(zhuǎn)換器相連接,F(xiàn)PGA進(jìn)行輸入信號(hào)的延時(shí)、中斷;FPGA的第三端與微處理器相連接,F(xiàn)PGA在微處理器的控制下對(duì)輸入信號(hào)進(jìn)行誤碼的疊加;LCD顯示器和鍵盤(pán)分別與微處理器相連接,LCD顯示器和鍵盤(pán)均由微處理器驅(qū)動(dòng)。利用此測(cè)試系統(tǒng)進(jìn)行測(cè)試,采用FPGA和微處理器,既能滿(mǎn)足信號(hào)處理的要求,也能實(shí)現(xiàn)對(duì)LCD顯示器的驅(qū)動(dòng),能夠保證光纖傳輸系統(tǒng)的可靠、穩(wěn)定的運(yùn)行。
      【專(zhuān)利說(shuō)明】一種保護(hù)光纖通道測(cè)試系統(tǒng)

      【技術(shù)領(lǐng)域】
      [0001]本申請(qǐng)涉及測(cè)試領(lǐng)域,特別涉及一種保護(hù)光纖通道測(cè)試系統(tǒng)。

      【背景技術(shù)】
      [0002]隨著光纖通信技術(shù)的高速發(fā)展,人們對(duì)光纖保護(hù)通道的檢測(cè)和可靠運(yùn)行提出了更高的要求。
      [0003]現(xiàn)有的設(shè)備在現(xiàn)場(chǎng)安裝時(shí),是直接把光纖(64Kbps或2Mbps)接入光纖主干網(wǎng),不對(duì)光纖保護(hù)適應(yīng)通道的能力進(jìn)行檢測(cè),直接投入運(yùn)行,是光纖保護(hù)設(shè)備投運(yùn)前的一個(gè)盲區(qū),使得光纖傳輸系統(tǒng)可靠性不高。
      [0004]因此,如何實(shí)現(xiàn)光纖傳輸系統(tǒng)的可靠、穩(wěn)定運(yùn)行是本領(lǐng)域技術(shù)人員目前需要解決的技術(shù)問(wèn)題。


      【發(fā)明內(nèi)容】

      [0005]本申請(qǐng)所要解決的技術(shù)問(wèn)題是提供一種保護(hù)光纖通道測(cè)試系統(tǒng),解決了現(xiàn)有技術(shù)中不對(duì)光纖保護(hù)適應(yīng)通道的能力進(jìn)行檢測(cè),直接投入運(yùn)行,是光纖保護(hù)設(shè)備投運(yùn)前的一個(gè)盲區(qū),使得光纖傳輸系統(tǒng)可靠性不高的問(wèn)題。
      [0006]其具體方案如下:
      [0007]一種保護(hù)光纖通道測(cè)試系統(tǒng),包括:
      [0008]第一單/雙極性轉(zhuǎn)換器、第二單/雙極性轉(zhuǎn)換器、FPGA、微處理器、IXD顯示器和鍵盤(pán);
      [0009]所述第一單/雙極性轉(zhuǎn)換器和所述第二單/雙極性轉(zhuǎn)換器分別位于保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端;
      [0010]所述FPGA的第一端與所述第一單/雙極性轉(zhuǎn)換器相連接,所述FPGA的第二端與所述第二單/雙極性轉(zhuǎn)換器相連接,所述FPGA進(jìn)行輸入信號(hào)的延時(shí)、中斷;
      [0011]所述FPGA的第三端與所述微處理器相連接,所述FPGA在所述微微處理器的控制下對(duì)輸入信號(hào)進(jìn)行誤碼的疊加;
      [0012]所述IXD顯示器和所述鍵盤(pán)分別與所述微處理器相連接,所述IXD顯示器和所述鍵盤(pán)均由所述微處理器驅(qū)動(dòng)。
      [0013]上述的保護(hù)光纖通道測(cè)試系統(tǒng),優(yōu)選的,所述FPGA的第三端與所述微處理器通過(guò)數(shù)據(jù)、地址總線(xiàn)相連接。
      [0014]上述的保護(hù)光纖通道測(cè)試系統(tǒng),優(yōu)選的,所述FPGA內(nèi)部設(shè)置有5ms的抗干擾延遲回路,進(jìn)行輸入信號(hào)的延時(shí)。
      [0015]上述的保護(hù)光纖通道測(cè)試系統(tǒng),優(yōu)選的,所述IXD顯示器與所述微處理器通過(guò)IXD控制線(xiàn)相連接。
      [0016]上述的保護(hù)光纖通道測(cè)試系統(tǒng),優(yōu)選的,所述微處理器采用ARM7微處理器。
      [0017]上述的保護(hù)光纖通道測(cè)試系統(tǒng),優(yōu)選的,還包括:
      [0018]第一光纖差動(dòng)保護(hù)裝置和第二光纖差動(dòng)保護(hù)裝置;
      [0019]所述第一光纖差動(dòng)保護(hù)裝置與所述第一單/雙極性轉(zhuǎn)換器相連接,所述第二光纖差動(dòng)保護(hù)裝置與所述第二單/雙極性轉(zhuǎn)換器相連接。
      [0020]上述的保護(hù)光纖通道測(cè)試系統(tǒng),優(yōu)選的,還包括:
      [0021]第一光纖通道接口插件和第二光纖通道接口插件;
      [0022]所述第一光纖通道接口插件和所述第二光纖通道接口插件分別與所述保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端相連接。
      [0023]本申請(qǐng)?zhí)峁┑囊环N保護(hù)光纖通道測(cè)試系統(tǒng)中,包括:第一單/雙極性轉(zhuǎn)換器、第二單/雙極性轉(zhuǎn)換器、FPGA、微處理器、IXD顯示器和鍵盤(pán);所述第一單/雙極性轉(zhuǎn)換器和所述第二單/雙極性轉(zhuǎn)換器分別位于保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端;所述FPGA的第一端與所述第一單/雙極性轉(zhuǎn)換器相連接,所述FPGA的第二端與所述第二單/雙極性轉(zhuǎn)換器相連接,所述FPGA進(jìn)行輸入信號(hào)的延時(shí)、中斷;所述FPGA的第三端與所述微處理器相連接,所述FPGA在所述微處理器的控制下對(duì)輸入信號(hào)進(jìn)行誤碼的疊加;所述LCD顯示器和所述鍵盤(pán)分別與所述微處理器相連接,所述LCD顯示器和所述鍵盤(pán)均由所述微處理器驅(qū)動(dòng)。利用此測(cè)試系統(tǒng)進(jìn)行測(cè)試,采用FPGA和微處理器,既能滿(mǎn)足信號(hào)處理的要求,也能實(shí)現(xiàn)對(duì)IXD顯示器的驅(qū)動(dòng),能夠保證光纖傳輸系統(tǒng)的可靠、穩(wěn)定的運(yùn)行。

      【專(zhuān)利附圖】

      【附圖說(shuō)明】
      [0024]為了更清楚地說(shuō)明本申請(qǐng)實(shí)施例中的技術(shù)方案,下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹,顯而易見(jiàn)地,下面描述中的附圖僅僅是本申請(qǐng)的一些實(shí)施例,對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講,在不付出創(chuàng)造性勞動(dòng)性的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
      [0025]圖1是本申請(qǐng)的一種保護(hù)光纖通道測(cè)試系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖;
      [0026]圖2為本申請(qǐng)光纖通道接口插件邏輯電路示意圖;
      [0027]圖3為本申請(qǐng)數(shù)字處理插件示意圖;
      [0028]圖4為本申請(qǐng)一種保護(hù)光纖通道測(cè)試系統(tǒng)測(cè)試流程圖。

      【具體實(shí)施方式】
      [0029]本發(fā)明的核心是提供一種保護(hù)光纖通道測(cè)試系統(tǒng),解決了現(xiàn)有技術(shù)中不對(duì)光纖保護(hù)適應(yīng)通道的能力進(jìn)行檢測(cè),直接投入運(yùn)行,是光纖保護(hù)設(shè)備投運(yùn)前的一個(gè)盲區(qū),使得光纖傳輸系統(tǒng)可靠性不高的問(wèn)題。
      [0030]下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖,對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本申請(qǐng)一部分實(shí)施例,而不是全部的實(shí)施例?;诒旧暾?qǐng)中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本申請(qǐng)保護(hù)的范圍。
      [0031]參考圖1,示出了本申請(qǐng)一種保護(hù)光纖通道測(cè)試系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖,可以包括:
      [0032]第一單/雙極性轉(zhuǎn)換器101、第二單/雙極性轉(zhuǎn)換器102、FPGA 103、微處理器104、IXD顯示器105和鍵盤(pán)106。
      [0033]所述第一單/雙極性轉(zhuǎn)換器101和所述第二單/雙極性轉(zhuǎn)換器102分別位于保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端。
      [0034]所述FPGA 103的第一端與所述第一單/雙極性轉(zhuǎn)換器101相連接,所述FPGA 103的第二端與所述第二單/雙極性轉(zhuǎn)換器102相連接,所述FPGA 103進(jìn)行輸入信號(hào)的延時(shí)、中斷,所述FPGA 103的第三端與所述微處理器104相連接,所述FPGA 103在所述微處理器104的控制下對(duì)輸入信號(hào)進(jìn)行誤碼的疊加。
      [0035]所述微處理器104采用ARM7微處理器。
      [0036]所述FPGA 103的第三端與所述微處理器104通過(guò)數(shù)據(jù)、地址總線(xiàn)相連接。
      [0037]所述FPGA 103內(nèi)部設(shè)置有5ms的抗干擾延遲回路,進(jìn)行輸入信號(hào)的延時(shí)。
      [0038]所述IXD顯示器105和所述鍵盤(pán)106分別與所述微處理器104相連接,所述IXD顯示器105和所述鍵盤(pán)106均由所述微處理器104驅(qū)動(dòng)。
      [0039]所述IXD顯示器105與所述微處理器104通過(guò)IXD控制線(xiàn)相連接。
      [0040]本申請(qǐng)中,還包括:
      [0041 ] 第一光纖差動(dòng)保護(hù)裝置107和第二光纖差動(dòng)保護(hù)裝置108 ;
      [0042]所述第一光纖差動(dòng)保護(hù)裝置107與所述第一單/雙極性轉(zhuǎn)換器101相連接,所述第二光纖差動(dòng)保護(hù)裝置108與所述第二單/雙極性轉(zhuǎn)換器102相連接。
      [0043]該發(fā)明采用FPGA和ARM7芯片來(lái)實(shí)現(xiàn)整體方案的設(shè)計(jì)開(kāi)發(fā),既可滿(mǎn)足信號(hào)處理的要求,也同樣易于實(shí)現(xiàn)對(duì)IXD顯示器的驅(qū)動(dòng)。利用FPGA實(shí)現(xiàn)輸入信號(hào)的延時(shí);利用FPGA實(shí)現(xiàn)輸入信號(hào)的中斷;FPGA在ARM7的控制下對(duì)輸入信號(hào)進(jìn)行誤碼的疊加;ARM7驅(qū)動(dòng)IXD顯示器。
      [0044]信號(hào)接收時(shí),首先要提取接收信號(hào)的時(shí)鐘信號(hào),再將提取的時(shí)鐘信號(hào)作為基準(zhǔn)進(jìn)行信號(hào)接收。鎖相環(huán)電路的穩(wěn)定性,決定了信號(hào)的誤碼率情況,穩(wěn)定性越高,誤碼率越低??紤]到數(shù)字鎖相環(huán)比模擬鎖相環(huán)穩(wěn)定性好,跟蹤能力強(qiáng)且調(diào)節(jié)方便,本項(xiàng)目采用的是數(shù)字鎖相環(huán)。
      [0045]通過(guò)微處理器CPU進(jìn)行參數(shù)設(shè)置,可以實(shí)現(xiàn)誤碼設(shè)置、連續(xù)誤碼設(shè)置、通道中斷設(shè)置,并將這些誤碼通過(guò)FPGA添加到64Kbps的信號(hào)或2M的信號(hào)中。
      [0046]本申請(qǐng)中,還包括:
      [0047]第一光纖通道接口插件和第二光纖通道接口插件;
      [0048]所述第一光纖通道接口插件和所述第二光纖通道接口插件分別與所述保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端相連接。
      [0049]所述第一光纖通道接口插件和所述第二光纖通道接口插件相同,邏輯電路如圖2所示,是通過(guò)FPGA大規(guī)模集成電路實(shí)現(xiàn)的,外部設(shè)備有關(guān)信號(hào)是由光耦或繼電器隔離轉(zhuǎn)換的。為了進(jìn)一步有效提高該電路邏輯的抗干擾性能,在FPGA芯片內(nèi)部設(shè)有5ms的抗干擾延時(shí)回路。
      [0050]“雙觸點(diǎn)”保護(hù)裝置與閉鎖式保護(hù)配合時(shí),與保護(hù)裝置交換的信號(hào)有:“通道試驗(yàn)”、“保護(hù)故障啟信”、“啟信”、“停信”、“位置停信”、“其他保護(hù)停信”、“收信輸出”等。
      [0051]“單觸點(diǎn)”保護(hù)裝置與閉鎖式保護(hù)配合時(shí),與保護(hù)裝置的交換信號(hào)有:“啟信”、“收信輸出”(注意:此處只需接入“啟信”輸入端子)。
      [0052]在允許方式下,交換的信號(hào)有:“啟信”、“收信輸出”,需要說(shuō)明的是,此處只需接入“啟信”輸入端子。
      [0053]在接入“啟信”輸入端子時(shí),需要說(shuō)明的是,JP21 遠(yuǎn)方啟動(dòng)”控制跳線(xiàn),連接JP21,退出“遠(yuǎn)方啟動(dòng)”功能;JP24: “自發(fā)自收”控制跳線(xiàn),連接JP24,退出“自發(fā)自收”功能,根據(jù)需要選擇JP21控制跳線(xiàn)或者JP24控制跳線(xiàn)。
      [0054]本申請(qǐng)中,在進(jìn)行保護(hù)光纖通道測(cè)試時(shí)的數(shù)字處理插件如圖3所示,包括發(fā)信、接收、維護(hù)三個(gè)部分。
      [0055]發(fā)信部分:輸入的啟信信號(hào)送入微處理器,通過(guò)微處理器控制數(shù)字頻率合成(DDS)芯片,產(chǎn)生工作頻率--,本振頻率fL = fO+12kHzo該頻率在35kHz?400kHz可通過(guò)軟件設(shè)置。產(chǎn)生的工作頻率f0經(jīng)過(guò)電子開(kāi)關(guān)后,送入“功率放大”插件提升信號(hào)的功率。
      [0056]接收部分:通道來(lái)的對(duì)側(cè)信號(hào)送入“高頻收發(fā)”,與本振信號(hào)fL進(jìn)行混頻,將頻率搬移到12kHz的中頻,濾波后,進(jìn)行A/D變換(模/數(shù)變換),變換后的數(shù)字信號(hào)送入DSP芯片進(jìn)行解調(diào),解調(diào)出的信號(hào)即為收信信號(hào)。
      [0057]維護(hù)功能:通過(guò)微處理芯片完成工作參數(shù)的設(shè)置、故障記錄、GPS校時(shí)等功能,各種信息存儲(chǔ)于EEPROM中,掉電信息不丟失。
      [0058]通過(guò)PC機(jī)可完成以下功能:
      [0059]顯示工作頻率、輸出功率設(shè)置:10W、20W可設(shè)置、接收告警電平的設(shè)置:3dB?6dB,進(jìn)步ldB、顯示日期及時(shí)間和讀出事件記錄,并以文件形式存于PC機(jī)中。
      [0060]在利用上述保護(hù)光纖通道測(cè)試系統(tǒng)進(jìn)行測(cè)試時(shí),測(cè)試方法如圖4所示,光纖通道測(cè)試平臺(tái)打開(kāi)開(kāi)關(guān)之后先進(jìn)行系統(tǒng)的初始化和LCD模塊顯示初始化,通過(guò)功能鍵、上下翻鍵選擇光纜長(zhǎng)度和時(shí)延、光纖輸入/輸出功率、衰減和連續(xù)性測(cè)試功能后,按采集鍵采集對(duì)應(yīng)的信息并通過(guò)LCD顯示測(cè)試結(jié)果。
      [0061]綜上所述,本發(fā)明不僅可以對(duì)保護(hù)電路進(jìn)行測(cè)試,還可以模擬仿真G703標(biāo)準(zhǔn)規(guī)定的各種數(shù)字信號(hào)及其專(zhuān)用保護(hù)電路的各種干擾情況。該發(fā)明完成后還可以制定線(xiàn)路保護(hù)光纖通道測(cè)試規(guī)范要求,研宄全省統(tǒng)一規(guī)范的專(zhuān)業(yè)化的光纖通道測(cè)試方法,實(shí)現(xiàn)對(duì)繼電保護(hù)光纖通道誤碼率、衰耗、收、發(fā)信功率等一體化測(cè)試,并按測(cè)試規(guī)范要求制定統(tǒng)一的光纖通道測(cè)試分析報(bào)告。同時(shí),本發(fā)明采用FPGA和ARM7芯片來(lái)實(shí)現(xiàn)整體方案的設(shè)計(jì)開(kāi)發(fā),既可滿(mǎn)足信號(hào)處理的要求,也同樣易于實(shí)現(xiàn)對(duì)LCD顯示器的驅(qū)動(dòng),能夠保證光纖傳輸系統(tǒng)的可靠、穩(wěn)定的運(yùn)行。
      [0062]需要說(shuō)明的是,本說(shuō)明書(shū)中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述,每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處,各個(gè)實(shí)施例之間相同相似的部分互相參見(jiàn)即可。
      [0063]最后,還需要說(shuō)明的是,在本文中,諸如第一和第二等之類(lèi)的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái),而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且,術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含,從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素,而且還包括沒(méi)有明確列出的其他要素,或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下,由語(yǔ)句“包括一個(gè)……”限定的要素,并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。
      [0064]為了描述的方便,描述以上裝置時(shí)以功能分為各種單元分別描述。當(dāng)然,在實(shí)施本申請(qǐng)時(shí)可以把各單元的功能在同一個(gè)或多個(gè)軟件和/或硬件中實(shí)現(xiàn)。
      [0065]通過(guò)以上的實(shí)施方式的描述可知,本領(lǐng)域的技術(shù)人員可以清楚地了解到本申請(qǐng)可借助軟件加必需的通用硬件平臺(tái)的方式來(lái)實(shí)現(xiàn)?;谶@樣的理解,本申請(qǐng)的技術(shù)方案本質(zhì)上或者說(shuō)對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái),該計(jì)算機(jī)軟件產(chǎn)品可以存儲(chǔ)在存儲(chǔ)介質(zhì)中,如ROM/RAM、磁碟、光盤(pán)等,包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī),服務(wù)器,或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本申請(qǐng)各個(gè)實(shí)施例或者實(shí)施例的某些部分所述的方法。
      [0066]以上對(duì)本申請(qǐng)所提供的一種保護(hù)光纖通道測(cè)試系統(tǒng)進(jìn)行了詳細(xì)介紹,本文中應(yīng)用了具體個(gè)例對(duì)本申請(qǐng)的原理及實(shí)施方式進(jìn)行了闡述,以上實(shí)施例的說(shuō)明只是用于幫助理解本申請(qǐng)的方法及其核心思想;同時(shí),對(duì)于本領(lǐng)域的一般技術(shù)人員,依據(jù)本申請(qǐng)的思想,在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處,綜上所述,本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本申請(qǐng)的限制。
      【權(quán)利要求】
      1.一種保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,包括: 第一單/雙極性轉(zhuǎn)換器、第二單/雙極性轉(zhuǎn)換器、??以、微處理器、1X0顯示器和鍵盤(pán); 所述第一單/雙極性轉(zhuǎn)換器和所述第二單/雙極性轉(zhuǎn)換器分別位于保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端; 所述??以的第一端與所述第一單/雙極性轉(zhuǎn)換器相連接,所述的第二端與所述第二單/雙極性轉(zhuǎn)換器相連接,所述進(jìn)行輸入信號(hào)的延時(shí)、中斷; 所述??以的第三端與所述微處理器相連接,所述??以在所述微微處理器的控制下對(duì)輸入信號(hào)進(jìn)行誤碼的疊加; 所述1X0顯示器和所述鍵盤(pán)分別與所述微處理器相連接,所述1X0顯示器和所述鍵盤(pán)均由所述微處理器驅(qū)動(dòng)。
      2.根據(jù)權(quán)利要求1所述的保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,所述??以的第三端與所述微處理器通過(guò)數(shù)據(jù)、地址總線(xiàn)相連接。
      3.根據(jù)權(quán)利要求1所述的保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,所述??以?xún)?nèi)部設(shè)置有5.118的抗干擾延遲回路,進(jìn)行輸入信號(hào)的延時(shí)。
      4.根據(jù)權(quán)利要求1所述的保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,所述1X0顯示器與所述微處理器通過(guò)1X0控制線(xiàn)相連接。
      5.根據(jù)權(quán)利要求1所述的保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,所述微處理器采用八咖7微處理器。
      6.根據(jù)權(quán)利要求1所述的保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,還包括: 第一光纖差動(dòng)保護(hù)裝置和第二光纖差動(dòng)保護(hù)裝置; 所述第一光纖差動(dòng)保護(hù)裝置與所述第一單/雙極性轉(zhuǎn)換器相連接,所述第二光纖差動(dòng)保護(hù)裝置與所述第二單/雙極性轉(zhuǎn)換器相連接。
      7.根據(jù)權(quán)利要求1所述的保護(hù)光纖通道測(cè)試系統(tǒng),其特征在于,還包括: 第一光纖通道接口插件和第二光纖通道接口插件; 所述第一光纖通道接口插件和所述第二光纖通道接口插件分別與所述保護(hù)光纖通道測(cè)試系統(tǒng)的輸入端和輸出端相連接。
      【文檔編號(hào)】H04B10/032GK104467956SQ201410832014
      【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年12月26日 優(yōu)先權(quán)日:2014年12月26日
      【發(fā)明者】杜興偉, 田寶江, 王敬軍, 郭新杰, 李永軍, 高喜端, 周曉柯, 王俊芝 申請(qǐng)人:國(guó)家電網(wǎng)公司, 國(guó)網(wǎng)河南省電力公司, 許昌繼元電力科技有限公司
      網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1