時鐘數(shù)據(jù)恢復電路的制作方法
【專利摘要】本實用新型涉及一種時鐘數(shù)據(jù)恢復電路。該時鐘數(shù)據(jù)恢復電路包括：采樣模塊和時鐘恢復模塊；所述采樣模塊包括：采樣控制單元和多個采樣單元；所述多個采樣單元用于對串行數(shù)據(jù)進行采樣，得到采樣數(shù)據(jù)；所述采樣控制單元用于控制所述多個采樣單元依次對串行數(shù)據(jù)進行采樣，當所述多個采樣單元都對串行數(shù)據(jù)進行采樣后，控制所述多個采樣單元同時將所述采樣數(shù)據(jù)發(fā)送至所述時鐘恢復模塊；所述時鐘恢復模塊用于根據(jù)接收到的所述采樣數(shù)據(jù)恢復時鐘。
【專利說明】時鐘數(shù)據(jù)恢復電路
【技術領域】
[0001]本實用新型涉及一種時鐘數(shù)據(jù)恢復電路。
【背景技術】
[0002]目前，在串行通信系統(tǒng)中，時鐘數(shù)據(jù)恢復電路(CDR)在接收器中起著關鍵的作用。時鐘數(shù)據(jù)恢復電路中的時鐘恢復模塊往往工作在極高的速率下。實現(xiàn)中，為使時鐘數(shù)據(jù)恢復電路實現(xiàn)高傳輸速率，通常是將時鐘數(shù)據(jù)恢復模塊放在串并轉換的轉換模塊之后。如圖1所示，其為現(xiàn)有技術中可實現(xiàn)高傳輸速率的時鐘數(shù)據(jù)恢復電路的結構示意圖。采樣模塊110將采樣的串行數(shù)據(jù)發(fā)送至轉換模塊130，經過轉換模塊130將高傳輸速率的串行數(shù)據(jù)進行串轉并之后，數(shù)據(jù)的傳輸速率會隨之降低，那么對轉換后的并行數(shù)據(jù)進行時鐘恢復的時鐘恢復模塊120的工作速率也相應降低，從而避免時鐘恢復模塊高工作速率的實現(xiàn)困難。
[0003]但是，由于時鐘恢復模塊是實現(xiàn)在轉換模塊之后，因此整個時鐘數(shù)據(jù)恢復電路的系統(tǒng)延遲較大，對發(fā)送端的固有噪聲、數(shù)據(jù)中的抖動和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等眾多不利因素的容忍程度比較低。
實用新型內容
[0004]本實用新型的目的是在使時鐘數(shù)據(jù)恢復電路可實現(xiàn)高傳輸速率的同時，降低上述時鐘數(shù)據(jù)恢復電路的系統(tǒng)延遲，提高對發(fā)送端的固有噪聲、數(shù)據(jù)中的抖動和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等不利因素的容忍程度。
[0005]本實用新型實施例提供一種時鐘數(shù)據(jù)恢復電路，所述時鐘數(shù)據(jù)恢復電路包括:采樣模塊和時鐘恢復模塊；
[0006]所述采樣模塊包括:采樣控制單元和多個采樣單元；
[0007]所述多個采樣單元用于對串行數(shù)據(jù)進行采樣，得到采樣數(shù)據(jù)；
[0008]所述采樣控制單元用于控制所述多個采樣單元依次對串行數(shù)據(jù)進行采樣，當所述多個采樣單元都對串行數(shù)據(jù)進行采樣后，控制所述多個采樣單元同時將所述采樣數(shù)據(jù)發(fā)送至所述時鐘恢復模塊；
[0009]所述時鐘恢復模塊用于根據(jù)接收到的所述采樣數(shù)據(jù)恢復時鐘。
[0010]進一步地，所述時鐘數(shù)據(jù)恢復電路還包括:轉換模塊；所述采樣控制單元還用于當所述多個采樣單元采樣都對串行數(shù)據(jù)進行采樣后，控制所述多個采樣單元同時將所述采樣數(shù)據(jù)發(fā)送至所述轉換模塊；所述轉換模塊用于將接收到的所述采樣數(shù)據(jù)轉換為并行數(shù)據(jù)。
[0011]進一步地，所述多個采樣單元的數(shù)量小于所述轉換模塊的串并轉換倍數(shù)。
[0012]進一步地，所述時鐘數(shù)據(jù)恢復電路還包括:預處理模塊；所述預處理模塊包括:差分輸入耦合電路和傳輸線路均衡單元；所述預處理模塊用于接收外部發(fā)送設備發(fā)送的串行數(shù)據(jù)，由所述差分輸入耦合電路和傳輸線路均衡單元對接收到的串行數(shù)據(jù)進行預處理，向所述采樣模塊輸出經過預處理后的串行數(shù)據(jù)，以使所述多個采樣單元對所述預處理模塊輸出的串行數(shù)據(jù)進行采樣。
[0013]通過利用本實用新型提供的時鐘數(shù)據(jù)恢復電路，多個采樣單元依次對串行數(shù)據(jù)進行采樣，當該多個采樣單元都對串行數(shù)據(jù)進行采樣后，同時將采樣數(shù)據(jù)發(fā)送至時鐘恢復模塊，以避免時鐘恢復模塊工作在高速率下。由于時鐘恢復模塊在串并轉換電路之前，因此該時鐘數(shù)據(jù)恢復電路在實現(xiàn)高傳輸速率的同時，可有效降低時鐘數(shù)據(jù)恢復電路的系統(tǒng)延遲，提高對發(fā)送端的固有噪聲、數(shù)據(jù)的抖動和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等不利因素的容忍程度。
【專利附圖】

【附圖說明】
[0014]圖1為現(xiàn)有技術中的一種時鐘數(shù)據(jù)恢復電路的結構示意圖；
[0015]圖2為本實用新型實施例提供的一種時鐘數(shù)據(jù)恢復電路的結構示意圖；
[0016]圖3為本實用新型實施例提供的另一種時鐘數(shù)據(jù)恢復電路的結構示意圖；
[0017]圖4為本實用新型實施例提供的又一種時鐘數(shù)據(jù)恢復電路的結構示意圖。
【具體實施方式】
[0018]為了使本實用新型的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本實用新型作進一步地詳細描述，顯然，所描述的實施例僅僅是本實用新型一部份實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本實用新型保護的范圍。
[0019]下面以圖2為例詳細說明本實用新型實施例提供的時鐘數(shù)據(jù)恢復電路。如圖2所示，其為本實用新型實施例提供的一種時鐘數(shù)據(jù)恢復電路的結構示意圖。
[0020]該時鐘數(shù)據(jù)恢復電路包括:采樣模塊210，時鐘恢復模塊220和轉換模塊230。
[0021]采樣模塊210包括:采樣控制單元211和多個采樣單元212。
[0022]采樣控制單元211的輸入端與時鐘恢復模塊220輸出端相連，采樣控制單元211的輸出端分別與多個采樣單元212的第一輸入端相連。多個采樣單元212的輸出端分別與時鐘恢復模塊220和轉換模塊230相連。
[0023]其中，多個采樣單元212中的每一個采樣單元212都是相同的。每一個采樣單元212都用于對串行數(shù)據(jù)進行采樣，得到采樣數(shù)據(jù)。
[0024]采樣控制單元211用于控制多個采樣單元212依次對串行數(shù)據(jù)進行采樣，當多個采樣單元212都對串行數(shù)據(jù)進行采樣后，控制多個采樣單元212同時將采樣數(shù)據(jù)發(fā)送至時鐘恢復模塊220和轉換模塊230。
[0025]時鐘恢復模塊220用于根據(jù)接收到的采樣數(shù)據(jù)恢復時鐘。
[0026]轉換模塊230用于將接收到的采樣數(shù)據(jù)轉換為并行數(shù)據(jù)。
[0027]優(yōu)選地，多個采樣單元212的數(shù)量小于轉換模塊230的串并轉換倍數(shù)，以保證圖2所示的時鐘數(shù)據(jù)恢復電路中的時鐘恢復模塊220的工作速率大于圖1所示的時鐘數(shù)據(jù)恢復電路中的時鐘恢復模塊的工作速率。
[0028]在一個具體的例子中，采樣數(shù)據(jù)的傳輸速率為1.5GHz，如果采用圖1所示的時鐘數(shù)據(jù)恢復電路且該時鐘數(shù)據(jù)恢復電路中的轉換模塊的串并轉換倍數(shù)為10，那么時鐘恢復模塊將工作在150MHz。如果采用圖2所示的時鐘數(shù)據(jù)恢復電路且假設采樣單元212的個數(shù)為3個，轉換模塊230的串并轉換倍數(shù)為10，那么時鐘恢復模塊將工作在500MHz。由此可以看出，在采用相同串并轉換倍數(shù)的轉換模塊時，本實用新型實施例提供的時鐘數(shù)據(jù)恢復電路不僅可以避免時鐘恢復模塊工作在采樣數(shù)據(jù)的傳輸速率上，并且相較于圖1所示的時鐘數(shù)據(jù)恢復電路中的時鐘恢復模塊，其工作速率也有所提高。
[0029]另外，如圖3所示，本實用新型實施例提供的時鐘數(shù)據(jù)恢復電路還可以包括:預處理模塊240。
[0030]預處理模塊240的輸出端分別與多個采樣單元212的第二輸入端相連。
[0031]該預處理模塊240用于接收外部設備發(fā)送的串行數(shù)據(jù)，對接收到的串行數(shù)據(jù)進行預處理，向采樣模塊210輸出經過預處理后的串行數(shù)據(jù)，以使多個采樣單元212對預處理模塊輸出的串行數(shù)據(jù)進行采樣。
[0032]其中，如圖4所示，預處理模塊240包括:差分輸入耦合電路241和傳輸線纜均衡單元242。通過差分輸入耦合電路241和傳輸線纜均衡單元242對串行數(shù)據(jù)進行預處理，以增強串行數(shù)據(jù)經過物理通道傳輸后的物理特性一致性，利于隨后處理。
[0033]通過利用本實用新型提供的時鐘數(shù)據(jù)恢復電路，多個采樣單元依次對串行數(shù)據(jù)進行采樣，當該多個采樣單元都對串行數(shù)據(jù)進行采樣后，同時將采樣數(shù)據(jù)發(fā)送至時鐘恢復模塊，以避免時鐘恢復模塊工作在采樣數(shù)據(jù)的傳輸速率下。由于時鐘恢復模塊在串并轉換電路之前，因此該時鐘數(shù)據(jù)恢復電路在實現(xiàn)高傳輸速率的同時，可有效降低時鐘數(shù)據(jù)恢復電路的系統(tǒng)延遲，提高對發(fā)送端的固有噪聲、數(shù)據(jù)的抖動和噪聲、傳輸通路的非理想因素、發(fā)送端和接收端的頻率差異等不利因素的容忍程度。
[0034]以上所述的【具體實施方式】，對本實用新型的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的【具體實施方式】而已，并不用于限定本實用新型的保護范圍，凡在本實用新型的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
【權利要求】
1.一種時鐘數(shù)據(jù)恢復電路，其特征在于，所述時鐘數(shù)據(jù)恢復電路包括:采樣模塊和時鐘恢復模塊； 所述采樣模塊包括:采樣控制單元和多個采樣單元； 所述多個采樣單元用于對串行數(shù)據(jù)進行采樣，得到采樣數(shù)據(jù)； 所述采樣控制單元用于控制所述多個采樣單元依次對串行數(shù)據(jù)進行采樣，當所述多個采樣單元都對串行數(shù)據(jù)進行采樣后，控制所述多個采樣單元同時將所述采樣數(shù)據(jù)發(fā)送至所述時鐘恢復模塊； 所述時鐘恢復模塊用于根據(jù)接收到的所述采樣數(shù)據(jù)恢復時鐘。
2.根據(jù)權利要求1所述的時鐘數(shù)據(jù)恢復電路，其特征在于，所述時鐘數(shù)據(jù)恢復電路還包括:轉換模塊； 所述采樣控制單元還用于當所述多個采樣單元采樣都對串行數(shù)據(jù)進行采樣后，控制所述多個采樣單元同時將所述采樣數(shù)據(jù)發(fā)送至所述轉換模塊； 所述轉換模塊用于將接收到的所述采樣數(shù)據(jù)轉換為并行數(shù)據(jù)。
3.根據(jù)權利要求2所述的時鐘數(shù)據(jù)恢復電路，其特征在于，所述多個采樣單元的數(shù)量小于所述轉換模塊的串并轉換倍數(shù)。
4.根據(jù)權利要求1-3任一所述的時鐘數(shù)據(jù)恢復電路，其特征在于，所述時鐘數(shù)據(jù)恢復電路還包括:預處理模塊； 所述預處理模塊包括:差分輸入耦合電路和傳輸線路均衡單元； 所述預處理模塊用于接收外部發(fā)送設備發(fā)送的串行數(shù)據(jù)，由所述差分輸入耦合電路和傳輸線路均衡單元對接收到的串行數(shù)據(jù)進行預處理，向所述采樣模塊輸出經過預處理后的串行數(shù)據(jù)，以使所述多個采樣單元對所述預處理模塊輸出的串行數(shù)據(jù)進行采樣。
【文檔編號】H04L7/00GK203708231SQ201420024739
【公開日】2014年7月9日 申請日期:2014年1月15日 優(yōu)先權日:2014年1月15日
【發(fā)明者】王軍寧 申請人:英特格靈芯片(天津)有限公司