一種高可靠低成本的視頻字符疊加前端電路的制作方法
【專利摘要】本實(shí)用新型提出了一種高可靠低成本的視頻字符疊加前端電路，包括：MCU、行場(chǎng)同步分離電路、字符疊加器、三態(tài)門電路和電平調(diào)理電路，行場(chǎng)同步分離電路和MCU的輸出端分別與字符疊加器的輸入端連接，字符疊加器的輸出端與三態(tài)門電路的輸入端連接，三態(tài)門電路的輸出端與電平調(diào)理電路的輸入端連接。本實(shí)用新型解決了字符疊加中的安全性和疊加質(zhì)量的問題，幾乎不需要任何外圍保護(hù)電路即可適應(yīng)復(fù)雜的工程現(xiàn)場(chǎng)環(huán)境，同時(shí)降低了成本，非常適用于產(chǎn)品化應(yīng)用。
【專利說明】 一種高可靠低成本的視頻字符疊加前端電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及視頻字符疊加技術(shù)，特別是指一種高可靠低成本的視頻字符疊加前端電路。

【背景技術(shù)】
[0002]視頻信號(hào)的字符疊加電路已經(jīng)比較成熟，市場(chǎng)上包括MB90092和NEC6543系列在內(nèi)的多種檔次的視頻疊加芯片都很常見，這些芯片的字符疊加原理非常類似，都是利用行、場(chǎng)同步信號(hào)確定疊加位置，稱之為后端電路，然后使用模擬開關(guān)在原始視頻信號(hào)與字符電平之間進(jìn)行快速切換，稱之為前端電路。然而，傳統(tǒng)的前端電路由于是利用高速模擬開關(guān)進(jìn)行視頻切換，因此其電路比較復(fù)雜，而適用于視頻的高速模擬比較容易損壞，在疊加電路斷電而視頻信號(hào)仍然存在的時(shí)候尤其如此，在視頻電纜上存在漏電流的時(shí)候也容易造成模擬開關(guān)擊穿失效，同時(shí)適用于視頻的高速模擬開關(guān)成本較高，在整個(gè)視頻疊加系統(tǒng)中所占的成本比例也比較大。
[0003]傳統(tǒng)的采用模擬開關(guān)的疊加方式是由芯片廠商的PDF提供的，因此目前的大量視頻字符疊加產(chǎn)品都是采用的這種方案，由于能夠適用于視頻帶寬的高速模擬開關(guān)芯片要么是價(jià)格昂貴，要么是對(duì)于反向供電的耐受性不好。而在工程實(shí)踐中，視頻字符疊加器的供電與視頻線的供電往往是分開的，這對(duì)于廉價(jià)的模擬開關(guān)來講會(huì)造成嚴(yán)重的擊穿損壞。
[0004]解決的方法有兩種，一種是采用高價(jià)的模擬開關(guān)芯片，另一種是在疊加之后的信號(hào)上再加一級(jí)有源的視頻隔離電路，需要斷電直通的場(chǎng)合還要再加上一級(jí)斷電直通繼電器，即使是使用高價(jià)的模擬開關(guān)，其在視頻阻抗的匹配和對(duì)于視頻線漏電的耐受上也仍然存在較大的隱患，需要大量的外圍保護(hù)電路才能達(dá)到工程應(yīng)用的別。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型提出一種高可靠低成本的視頻字符疊加前端電路，解決了現(xiàn)有技術(shù)中當(dāng)利用高速模擬開關(guān)進(jìn)行視頻切換時(shí)導(dǎo)致的結(jié)構(gòu)復(fù)雜、容易損壞并造成模擬開關(guān)擊穿失效的技術(shù)問題。
[0006]本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0007]一種高可靠低成本的視頻字符疊加前端電路，包括:MCU、行場(chǎng)同步分離電路、字符疊加器、三態(tài)門電路和電平調(diào)理電路，行場(chǎng)同步分離電路和MCU的輸出端分別與字符疊加器的輸入端連接，字符疊加器的輸出端與三態(tài)門電路的輸入端連接，三態(tài)門電路的輸出端與電平調(diào)理電路的輸入端連接。
[0008]優(yōu)選的，字符疊加器采用UPD6453型號(hào)的字符疊加器。
[0009]優(yōu)選的，MCU的輸出端p0.0,p0.1和p0.2分別與字符疊加器的I腳、2腳和3腳電連接，行場(chǎng)同步分離電路輸出的行同步信號(hào)EX-HSYNl和場(chǎng)同步信號(hào)EX-VSYNl分別與字符疊加器的20腳和19腳電連接，字符疊加器的VR端和VCBL端輸出的控制信號(hào)與三態(tài)門電路連接。
[0010]優(yōu)選的，三態(tài)門電路包括MC74HC126AD型號(hào)的三態(tài)門U2A，三態(tài)門U2A的輸入端與字符疊加器的VR端連接，三態(tài)門U2A的使能端與字符疊加器的VCBL端連接，三態(tài)門U2A的輸出端與電平調(diào)理電路的輸入端連接。
[0011]優(yōu)選的，電平調(diào)理電路包括三態(tài)門U2B、三態(tài)門U2C、電阻R37、電阻R38和電容C7，三態(tài)門U2B和U2C的輸入端接地，三態(tài)門U2B和U2C的使能端與字符疊加器的VCBL端連接，三態(tài)門U2B和U2C的輸出端與電阻R38的一端連接，電阻R38的另一端與分別與電阻R37和電容C7連接。
[0012]本實(shí)用新型通過普通的TTL或CMOS三態(tài)門電路代替?zhèn)鹘y(tǒng)字符疊加電路中的高速模擬開關(guān)，配以適當(dāng)?shù)碾娖秸{(diào)理電路，實(shí)現(xiàn)視頻字符疊加。由于三態(tài)門電路非常容易獲得，且成本低廉，同時(shí)，三態(tài)門與電平調(diào)理電路組合后，對(duì)漏電和超過電源電壓的外部信號(hào)的容忍度遠(yuǎn)遠(yuǎn)大于模擬開關(guān)與電平發(fā)生器的組合電路，因此，本實(shí)用新型在獲得與傳統(tǒng)模擬開關(guān)電路相同的疊加效果的前提下，可以大大提高疊加系統(tǒng)的可靠性和適用范圍，同時(shí)還能顯著提高整個(gè)字符疊加系統(tǒng)的性能價(jià)格比。

【專利附圖】

【附圖說明】
[0013]為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是說明本實(shí)用新型的原理，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，對(duì)本專利的工作原理有所了解。
[0014]圖1為本實(shí)用新型的原理框圖；
[0015]圖2為本實(shí)用新型的電路原理圖；
[0016]圖3為本實(shí)用新型的工作時(shí)序圖。
[0017]圖中:
[0018]UMCU ;2、行場(chǎng)同步分離電路；3、字符疊加器；4、三態(tài)門電路；5、電平調(diào)理電路。

【具體實(shí)施方式】
[0019]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)原理進(jìn)行清楚、完整地描述?；诒緦?shí)用新型中的技術(shù)原理，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的基于本技術(shù)原理的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0020]如圖1和圖2所示，本實(shí)用新型的一種高可靠低成本的視頻字符疊加前端電路，包括MCUl、行場(chǎng)同步分離電路2和字符疊加器3，其中，行場(chǎng)同步分離電路2和MCUl的輸出端分別與字符疊加器3的輸入端連接，字符疊加器3的輸出端與三態(tài)門電路4的輸入端連接，三態(tài)門電路4的輸出端與電平調(diào)理電路5的輸入端連接。優(yōu)選的，MCUl采用Atmel公司的89C51系列單片機(jī)，字符疊加器3采用NEC公司推出的專用字符疊加芯片UPD6453，MCU1的輸出端P0.0,p0.1和p0.2分別與字符疊加器Ul的I腳、2腳和3腳電連接，行場(chǎng)同步分離電路2為現(xiàn)有技術(shù)，主要用于分離出復(fù)合同步信號(hào)，然后再將行同步和場(chǎng)同步信號(hào)分離，否則導(dǎo)致圖像無法穩(wěn)定。在有視頻輸入的情況下，行場(chǎng)同步分離電路2輸出的行同步信號(hào)EX-HSYNl和場(chǎng)同步信號(hào)EX-VSYNl分別接入字符疊加器3的20腳和19腳，字符疊加器3根據(jù)來自MCUl的指令從VR端與VCBL端輸出控制信號(hào)，VR端與VCBL端輸出的控制信號(hào)與三態(tài)門電路4連接。三態(tài)門電路4包括三態(tài)門U2A，三態(tài)門U2A為MC74HC126AD型號(hào)的三態(tài)門，字符疊加器3的VCBL端與三態(tài)門U2A的EN端即I腳連接，VR端與三態(tài)門U2A的輸入端即2腳連接，三態(tài)門U2A的輸出端即3腳連接至電阻R37，電平調(diào)理電路包括兩個(gè)串行連接的三態(tài)門U2B和三態(tài)門U2C，其中三態(tài)門U2B和三態(tài)門U2C的輸入端分別接地，三態(tài)門U2B和三態(tài)門U2C的使能端與字符疊加器3的VCBL端連接，三態(tài)門U2B和三態(tài)門U2C的輸出端與電阻R38的一端連接，電阻R38的另一端與電容C7連接，
[0021]本實(shí)用新型的工作原理是:
[0022]如圖2和圖3所示，當(dāng)三態(tài)門U2A、三態(tài)門U2B和三態(tài)門U2C都處于高阻態(tài)時(shí)，復(fù)合視頻信號(hào)VINl將保持原始視頻狀態(tài)并通過WOUTl端輸出，當(dāng)三態(tài)門U2A、三態(tài)門U2B和三態(tài)門U2C都處于低電平時(shí)，WOUTl端將顯示字符的白色部分，當(dāng)三態(tài)門U2A處于高電平，而三態(tài)門U2B和三態(tài)門U2C處于低電平時(shí)，WOUTl端將顯示字符的黑色部分，通過三態(tài)門U2A、U2B和U2C以及電阻R37、R38的參數(shù)配合使得黑色與白色電平，以及整個(gè)疊加電路與視頻的阻抗匹配處于最佳狀態(tài)，以實(shí)現(xiàn)最佳的顯示效果，無論背景是白色還是黑色都能得到清晰的疊加效果。
[0023]以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種高可靠低成本的視頻字符疊加前端電路，包括:MCU、行場(chǎng)同步分離電路、字符疊加器、三態(tài)門電路和電平調(diào)理電路，其特征在于，所述行場(chǎng)同步分離電路和所述MCU的輸出端分別與所述字符疊加器的輸入端連接，所述字符疊加器的輸出端與所述三態(tài)門電路的輸入端連接，所述三態(tài)門電路的輸出端與所述電平調(diào)理電路的輸入端連接。
2.根據(jù)權(quán)利要求1所述的高可靠低成本的視頻字符疊加前端電路，其特征在于，所述字符疊加器采用UPD6453型號(hào)的字符疊加器。
3.根據(jù)權(quán)利要求2所述的高可靠低成本的視頻字符疊加前端電路，其特征在于，所述MCU的輸出端p0.0、p0.1和p0.2分別與所述字符疊加器的I腳、2腳和3腳電連接，所述行場(chǎng)同步分離電路輸出的行同步信號(hào)EX-HSYNl和場(chǎng)同步信號(hào)EX-VSYNl分別與所述字符疊加器的20腳和19腳電連接，所述字符疊加器的VR端和VCBL端輸出的控制信號(hào)與所述三態(tài)門電路連接。
4.根據(jù)權(quán)利要求3所述的高可靠低成本的視頻字符疊加前端電路，其特征在于，所述三態(tài)門電路包括MC74HC126AD型號(hào)的三態(tài)門U2A，所述三態(tài)門U2A的輸入端與所述字符疊加器的VR端連接，所述三態(tài)門U2A的使能端與所述字符疊加器的VCBL端連接，所述三態(tài)門U2A的輸出端與所述電平調(diào)理電路的輸入端連接。
5.根據(jù)權(quán)利要求4所述的高可靠低成本的視頻字符疊加前端電路，其特征在于，所述電平調(diào)理電路包括三態(tài)門U2B、三態(tài)門U2C、電阻R37、電阻R38和電容C7，所述三態(tài)門U2B和U2C的輸入端接地，所述三態(tài)門U2B和U2C的使能端與所述字符疊加器的VCBL端連接，所述三態(tài)門U2B和U2C的輸出端與所述電阻R38的一端連接，所述電阻R38的另一端與分別與電阻R37和電容C7連接。
【文檔編號(hào)】H04N5/14GK204104025SQ201420396658
【公開日】2015年1月14日 申請(qǐng)日期:2014年7月17日 優(yōu)先權(quán)日:2014年7月17日
【發(fā)明者】陳勁榕 申請(qǐng)人:石家莊盛士龍電子有限公司