本發(fā)明涉及多媒體處理領(lǐng)域，尤其涉及一種多媒體編解碼處理器。

背景技術(shù)：

視頻編碼的國際標(biāo)準(zhǔn)化一直由國際標(biāo)準(zhǔn)化組織/國際電工委員會下的運(yùn)動圖像專家組和國際電信聯(lián)盟電信標(biāo)準(zhǔn)化部門下的視頻編碼專家組引領(lǐng)?，F(xiàn)有的編解碼器相比提供良好的壓縮性能。很多最近開發(fā)的智能電話具有連續(xù)拍攝功能，并且當(dāng)用戶選擇連續(xù)拍攝時，以期望的間隔針對用戶顯示連續(xù)拍攝的靜止圖像。靜止圖像需要被暫時存儲，直至用戶選擇已被顯示的靜止圖像中的一個。當(dāng)靜止圖像被暫時存儲時，智能電話可使用僅使用幀內(nèi)壓縮的jpeg圖像壓縮方法。然而，使用jpeg圖像壓縮方法壓縮的圖像的尺寸很大，反而增加內(nèi)存成本。視頻編解碼廣泛應(yīng)用于視頻監(jiān)控、手持終端等消費(fèi)類電子應(yīng)用領(lǐng)域。新一代視頻編解碼標(biāo)準(zhǔn)h.264,通過改善預(yù)測技術(shù),使碼率相對于mpeg-4,h.263和mpeg-2分別達(dá)到了39％,49％和64％的降低，并能保持較高的視頻質(zhì)量,適合于實(shí)時通信的需求,拓展了視頻存儲和視頻流格式的應(yīng)用。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于通過一種多媒體編解碼處理器，來解決以上背景技術(shù)部分提到的問題。

為達(dá)此目的，本發(fā)明采用以下技術(shù)方案：

一種多媒體編解碼處理器，其包括可重構(gòu)處理器、精簡指令集計(jì)算機(jī)、數(shù)據(jù)接口；所述可重構(gòu)處理器包括配置接口、配置總線、若干可重構(gòu)的控制單元以及與可重構(gòu)的控制單元配合的若干運(yùn)算器、路由單元、數(shù)據(jù)總線、輸入數(shù)據(jù)接口、輸出數(shù)據(jù)接口；所述數(shù)據(jù)接口包括幀緩沖器和直接內(nèi)存存取器。

特別地，所述可重構(gòu)的控制單元用于粗粒度的運(yùn)算操作，可完成算術(shù)邏輯運(yùn)算；所述路由單元用于支撐可重構(gòu)處理器中運(yùn)算器間的數(shù)據(jù)通信，采用臨近直連和分段式總線的方式完成計(jì)算單元間數(shù)據(jù)傳遞；所述可重構(gòu)的控制單元用于向可重構(gòu)處理器中的運(yùn)算器和路由單元發(fā)送配置信息流，配置運(yùn)算操作和數(shù)據(jù)交互；所述配置接口用于加載可重構(gòu)的控制單元所需的配置信息流及計(jì)算單元陣列與片外存儲收發(fā)數(shù)據(jù)的數(shù)據(jù)接口。

特別地，所述數(shù)據(jù)接口為三級深度的數(shù)據(jù)緩沖器,所述數(shù)據(jù)緩沖器位寬為512字節(jié)，同時向可重構(gòu)處理器的計(jì)算單元陣列輸送數(shù)據(jù)，通過數(shù)據(jù)總線發(fā)送至運(yùn)算器。

本發(fā)明提出的多媒體編解碼處理器通過臨近直連和分段式總線構(gòu)成的互聯(lián)網(wǎng)絡(luò)進(jìn)行通信,通過加載不同配置信息流實(shí)時改變運(yùn)算器的計(jì)算功能和連接方式，具有較強(qiáng)的處理性能和高度靈活性。

附圖說明

圖1為本發(fā)明實(shí)施例提供的多媒體編解碼處理器結(jié)構(gòu)圖。

具體實(shí)施方式

為了便于理解本發(fā)明，下面將參照相關(guān)附圖對本發(fā)明進(jìn)行更全面的描述。附圖中給出了本發(fā)明的較佳實(shí)施例。但是，本發(fā)明可以以許多不同的形式來實(shí)現(xiàn)，并不限于本文所描述的實(shí)施例。相反地，提供這些實(shí)施例的目的是使對本發(fā)明的公開內(nèi)容理解的更加透徹全面。需要說明的是，當(dāng)一個元件被認(rèn)為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語與屬于本發(fā)明的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說明書中所使用的術(shù)語只是為了描述具體的實(shí)施例的目的，不是旨在于限制本發(fā)明。本文所使用的術(shù)語“及/或”包括一個或多個相關(guān)的所列項(xiàng)目的任意的和所有的組合。

請參照圖1所示，圖1為本發(fā)明實(shí)施例提供的多媒體編解碼處理器結(jié)構(gòu)圖。

本實(shí)施例中多媒體編解碼處理器具體包括可重構(gòu)處理器、精簡指令集計(jì)算機(jī)、數(shù)據(jù)接口；所述可重構(gòu)處理器包括配置接口、配置總線、若干可重構(gòu)的控制單元以及與可重構(gòu)的控制單元配合的若干運(yùn)算器、路由單元、數(shù)據(jù)總線、輸入數(shù)據(jù)接口、輸出數(shù)據(jù)接口；所述數(shù)據(jù)接口包括幀緩沖器和直接內(nèi)存存取器。所述可重構(gòu)的控制單元用于粗粒度的運(yùn)算操作，可完成算術(shù)邏輯運(yùn)算；所述路由單元用于支撐可重構(gòu)處理器中運(yùn)算器間的數(shù)據(jù)通信，采用臨近直連和分段式總線的方式完成計(jì)算單元間數(shù)據(jù)傳遞；所述可重構(gòu)的控制單元用于向可重構(gòu)處理器中的運(yùn)算器和路由單元發(fā)送配置信息流，配置運(yùn)算操作和數(shù)據(jù)交互；所述配置接口用于加載可重構(gòu)的控制單元所需的配置信息流及計(jì)算單元陣列與片外存儲收發(fā)數(shù)據(jù)的數(shù)據(jù)接口。所述數(shù)據(jù)接口為三級深度的數(shù)據(jù)緩沖器,所述數(shù)據(jù)緩沖器位寬為512字節(jié)，同時向可重構(gòu)處理器的計(jì)算單元陣列輸送數(shù)據(jù)，通過數(shù)據(jù)總線發(fā)送至運(yùn)算器。

本發(fā)明的技術(shù)方案通過臨近直連和分段式總線構(gòu)成的互聯(lián)網(wǎng)絡(luò)進(jìn)行通信,通過加載不同配置信息流實(shí)時改變運(yùn)算器的計(jì)算功能和連接方式，具有較強(qiáng)的處理性能和高度靈活性。

注意，上述僅為本發(fā)明的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本發(fā)明不限于這里所述的特定實(shí)施例，對本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護(hù)范圍。因此，雖然通過以上實(shí)施例對本發(fā)明進(jìn)行了較為詳細(xì)的說明，但是本發(fā)明不僅僅限于以上實(shí)施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。

本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例中的全部或部分流程，是可以通過計(jì)算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲于一計(jì)算機(jī)可讀取存儲介質(zhì)中，該程序在執(zhí)行時，可包括如上述各方法的實(shí)施例的流程。其中，所述的存儲介質(zhì)可為磁碟、光盤、只讀存儲記憶體(read-onlymemory，rom)或隨機(jī)存儲記憶體(randomaccessmemory，ram)等。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開一種多媒體編解碼處理器，包括可重構(gòu)處理器、精簡指令集計(jì)算機(jī)、數(shù)據(jù)接口；所述可重構(gòu)處理器包括配置接口、配置總線、若干可重構(gòu)的控制單元以及與可重構(gòu)的控制單元配合的若干運(yùn)算器、路由單元、數(shù)據(jù)總線、輸入數(shù)據(jù)接口、輸出數(shù)據(jù)接口；所述數(shù)據(jù)接口包括幀緩沖器和直接內(nèi)存存取器。本發(fā)明通過臨近直連和分段式總線構(gòu)成的互聯(lián)網(wǎng)絡(luò)進(jìn)行通信,通過加載不同配置信息流實(shí)時改變運(yùn)算器的計(jì)算功能和連接方式，具有較強(qiáng)的處理性能和高度靈活性。

技術(shù)研發(fā)人員：許文遠(yuǎn)
受保護(hù)的技術(shù)使用者：許文遠(yuǎn)
技術(shù)研發(fā)日：2017.07.27
技術(shù)公布日：2017.10.10