專利名稱:一種用于移動終端的聯(lián)合信道譯碼裝置的制作方法
技術領域：
本發(fā)明涉及一種移動通信領域的裝置，尤其涉及的是一種用于移動終端的聯(lián)合信道譯碼的裝置。
背景技術：
在通訊系統(tǒng)中，需要采用復雜的編碼方案。在移動通訊系統(tǒng)中引入卷積碼和Turbo碼糾錯技術后能改善編碼增益，使系統(tǒng)的抗干擾性能大大增強，可降低解調設備所需的信噪比，從而使系統(tǒng)的多址能力得以提高，也可以使移動終端設備向小型化和節(jié)能型方向發(fā)展。在移動終端的設計中，低功耗和減小硅片面積是重要的兩個考慮因素。
移動終端的信道編碼需支持卷積碼。卷積碼可以很好地克服隨機差錯，但是它對突發(fā)差錯比較敏感，所以常常和交織器一起使用，交織器可以將突發(fā)差錯轉化為隨機差錯。卷積碼通常采用維特比(Viterbi)譯碼算法，可以證明Viterbi算法是一種最大似然譯碼算法，可以達到最優(yōu)性能。
卷積碼編碼器從全零的狀態(tài)出發(fā)，最后又回到全零的狀態(tài)時所輸出的序列碼，稱為零尾比特卷積碼，或者零終止卷積碼。通常使用的卷積碼都是零終止或零尾比特卷積碼，但是零尾比特卷積碼需要額外的零尾比特，會帶來額外的開銷，而咬尾卷積碼很好地克服了這個問題，從而具有比零尾比特更好的性能。
咬尾卷積碼通過使用咬尾格柵終止策略而不是零尾比特傳統(tǒng)的格柵終止策略，可以在不犧牲性能的條件下避免卷積碼的碼率損失。對于咬尾卷積碼，編碼器的起始狀態(tài)沒有必要是全0狀態(tài)，可以是任何其它狀態(tài)。在格柵圖中，表示一個咬尾碼字的路徑必須是起始狀態(tài)和終止狀態(tài)是相同的。這就意味著將格柵圖卷起來后，起始狀態(tài)和終止狀態(tài)連接起來，就像一條蛇咬住了自己的尾巴，這就是咬尾的由來。IEEE 802.16標準采用咬尾卷積碼。
此外，隨著移動通訊的發(fā)展，為了實現(xiàn)在多種移動通訊網間無縫切換，移動終端的需要支持多種通訊標準，如IEEE 802.16、IEEE 802.11、3GPP、GSM、GPRS等。移動終端的信道譯碼方案也需要支持多種標準，但對多種標準的支持，意味著移動終端的信道譯碼方案的復雜度增加了，從而增加了硅片的面積和功耗，因此需要尋找一些辦法來降低硅片的面積和功耗。
在公開文獻中查到Viterbi譯碼和Turbo譯碼的聯(lián)合信道譯碼方案，文章發(fā)表在IEEEICASSP 2003，pp497-500中，文章名稱為“VITURBOA RECONFIGURABLEARCHITECTURE FOR VITERBIAND TURBO DECODING”。該文提出一種可重配置的結構用于高速Viterbi和Turbo譯碼。在這篇文章中，Turbo譯碼采用SOVA(Soft-Output ViterbiAlgorithm)，SOVA算法的性能比log-MAP算法的性能要低。但沒有對零尾比特卷積碼和咬尾卷積碼進行聯(lián)合譯碼的裝置公開。

發(fā)明內容本發(fā)明的目的在于提供一種用于移動終端的聯(lián)合信道譯碼裝置，這種裝置對零尾比特卷積碼和咬尾卷積碼進行聯(lián)合譯碼，能夠支持多種標準，如IEEE 802.16、IEEE 802.11、3GPP、GSM、GPRS等，該裝置具有較小的硅片面積和較低的功耗。
本發(fā)明的技術方案包括一種用于移動終端的聯(lián)合信道譯碼裝置，其中，包括總體控制模塊、咬尾譯碼控制器模塊以及一維特比譯碼模塊；所述總體控制模塊用于控制其它各個模塊的工作及數(shù)據(jù)流向，根據(jù)譯碼類型確定是咬尾卷積譯碼還是零尾比特卷積譯碼，若是咬尾卷積譯碼則將數(shù)據(jù)透送給咬尾譯碼控制器模塊；若是零尾比特卷積譯碼，則直接將數(shù)據(jù)透送給維特比譯碼模塊進行譯碼；所述咬尾譯碼控制器模塊用于控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送，咬尾譯碼控制器模塊和維特比譯碼模塊合在一起完成咬尾譯碼功能。
所述的裝置，其中，所述咬尾譯碼控制器模塊還包括狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元、第二存儲單元；所述狀態(tài)指示模塊用于指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)；所述接收控制模塊用于實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進行存儲控制；所述發(fā)送控制模塊用于實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進行發(fā)送控制；所述第一存儲單元和所述第二存儲單元用于存儲數(shù)據(jù)包。
所述的裝置，其中，所述維特比譯碼模塊用于對收到的數(shù)據(jù)進行Viterbi譯碼。
所述的裝置，其中，所述接收控制模塊將數(shù)據(jù)放入第一存儲單元或第二存儲單元中緩存；在發(fā)送時，所述發(fā)送控制模塊從第一存儲單元或第二存儲單元中讀出以前存儲的數(shù)據(jù)進行處理，并將處理后的數(shù)據(jù)送給維特比譯碼模塊進行譯碼。
所述的裝置，其中，所述咬尾卷積譯碼控制器模塊對數(shù)據(jù)包存儲采用兩塊二端口存儲器進行存儲。
本發(fā)明所提供的一種用于移動終端的聯(lián)合信道譯碼裝置，與現(xiàn)有技術相比，能夠實現(xiàn)移動終端的卷積碼和咬尾卷積碼聯(lián)合信道譯碼；達到了最大限度利用共享資源；能夠支持多種通信標準，從而節(jié)省了系統(tǒng)總體成本。
圖1為本發(fā)明裝置的聯(lián)合信道譯碼裝置實現(xiàn)框圖；圖2為本發(fā)明裝置的咬尾譯碼控制器模塊實現(xiàn)框圖。
具體實施方式以下結合附圖，將對本發(fā)明的各較佳實施例進行較為詳細的說明。
在3GPP、GSM、GPRS、IEEE 802.11等標準采用零尾比特卷積碼，IEEE 802.16采用咬尾卷積碼。本發(fā)明的用于移動終端的聯(lián)合信道譯碼裝置中，采用了Viterbi算法來實現(xiàn)移動終端的卷積碼和咬尾卷積碼聯(lián)合信道譯碼方案，能夠支持多種標準。本裝置中各模塊的連接及功能如圖1所示的，包括以下模塊總體控制模塊、咬尾譯碼控制器模塊、狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元0、第二存儲單元1、維特比譯碼模塊。其中，所述總體控制模塊，其主要功能是控制其它各個模塊的工作及數(shù)據(jù)流向。所述咬尾譯碼控制器模塊，其主要功能是控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送。所述狀態(tài)指示模塊，其主要功能是指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)。所述接收控制模塊，其主要功能是實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進行存儲控制。所述發(fā)送控制模塊，其主要功能是實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進行發(fā)送控制。所述第存儲單元0，其主要功能是存儲數(shù)據(jù)包。所述第二存儲單元1，其主要功能是存儲數(shù)據(jù)包。所述維特比譯碼模塊，其主要功能是對收到的數(shù)據(jù)進行Viterbi譯碼。
在本發(fā)明設計的裝置中，卷積譯碼采用Viterbi算法進行譯碼。卷積譯碼的主要組成部分是隨機存取存儲器(RAM)。咬尾卷積譯碼也采用Viterbi算法進行譯碼。在本發(fā)明設計的裝置中，兩種譯碼方案共享Viterbi算法，譯碼結構是基于咬尾卷積譯碼和零尾比特卷積譯碼聯(lián)合的結構，這樣就產生了一個更有效的結構。兩種譯碼方案最大程度上重用計算部分的硬件和存儲器可使面積大為降低。利用Viterbi譯碼器譯兩次碼以實現(xiàn)咬尾卷積譯碼。第一次譯碼是為了獲得咬尾卷積譯碼的起始狀態(tài)，譯碼開始時本發(fā)明裝置并不知道正確的起始狀態(tài)，這次譯碼的輸出將被丟棄，第二次譯碼的輸出為正確的譯碼結果。
本發(fā)明裝置的總體控制模塊接收到數(shù)據(jù)和譯碼類型后，根據(jù)譯碼類型確定是咬尾卷積譯碼還是零尾比特卷積譯碼，若是咬尾卷積譯碼則總體控制模塊將數(shù)據(jù)送給咬尾譯碼控制器模塊，接收控制模塊將數(shù)據(jù)放入第一存儲單元0或第二存儲單元1中緩存；在發(fā)送時，發(fā)送控制模塊從第一存儲單元0或第二存儲單元1中讀出以前存儲的數(shù)據(jù)進行處理，并將處理后的數(shù)據(jù)送給維特比譯碼模塊進行譯碼。
所述咬尾卷積譯碼控制器模塊對數(shù)據(jù)包存儲采用兩塊二端口存儲器進行存儲，兩塊存儲器采用乒乓操作，采用乒乓操作輸入數(shù)據(jù)流和輸出數(shù)據(jù)流都是連續(xù)不斷的，沒有任何停頓，可對數(shù)據(jù)流進行流水線似處理，完成數(shù)據(jù)的無縫緩沖與處理，顯著提高處理的速度。若是零尾比特卷積譯碼，總體控制模塊直接將數(shù)據(jù)送給維特比模塊譯碼進行譯碼。維特比譯碼模塊譯出數(shù)據(jù)后將譯碼結果送出。
本發(fā)明所提出的裝置能夠實現(xiàn)移動終端的卷積碼和咬尾卷積碼聯(lián)合信道譯碼；達到最大限度利用共享資源；能夠支持多種通信標準。
如圖1所示的，可以清楚看出本裝置的主要結構和數(shù)據(jù)流向，下而詳細分析如下各個模塊的具體實現(xiàn)方法。
所述總體控制模塊控制其它各個模塊的工作及數(shù)據(jù)流向，該模塊根據(jù)譯碼類型確定是咬尾卷積譯碼還是零尾比特卷積譯碼，若是咬尾卷積譯碼則將數(shù)據(jù)透送給咬尾譯碼控制器模塊。若是零尾比特卷積譯碼，則直接將數(shù)據(jù)透送給維特比譯碼模塊進行譯碼。
所述咬尾譯碼控制器模塊用于控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送，咬尾譯碼控制器模塊和維特比譯碼模塊合在一起完成咬尾譯碼功能。該模塊實現(xiàn)框圖如圖2所示，其包括狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元0、第二存儲單元1等五個小模塊。
所述狀態(tài)指示模塊用于指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)。主要由一個狀態(tài)寄存器組成，存儲乒乓操作的狀態(tài)，并將狀態(tài)指示信號ping_pong_sta送給接收控制模塊和發(fā)送控制模塊。
所述接收控制模塊用于實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進行存儲控制，根據(jù)狀態(tài)指示模塊的指示生成第一存儲單元0或第二存儲單元1的寫信號，將數(shù)據(jù)wr_dat寫入第一存儲單元0或第二存儲單元1中。
所述發(fā)送控制模塊，用于實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進行發(fā)送控制。根據(jù)狀態(tài)指示模塊的指示生成第一存儲單元0或第二存儲單元1的讀信號，將數(shù)據(jù)rd_dat0從第一存儲單元0或數(shù)據(jù)rd_dat1從第二存儲單元1中讀出。
所述第一存儲單元0的主要功能是存儲數(shù)據(jù)包，采用隨機存取存儲器(RAM)，和第二存儲單元1構成乒乓操作存儲器。所述第二存儲單元1的主要功能是存儲數(shù)據(jù)包，采用隨機存取存儲器(RAM)，和第一存儲單元0構成乒乓操作存儲器。
所述維特比譯碼模塊的主要功能是對收到的數(shù)據(jù)進行Viterbi譯碼，該模塊實現(xiàn)標準Viterbi譯碼功能。
本發(fā)明裝置的工作流程如下所述總體控制模塊接收到數(shù)據(jù)dec_data和譯碼類型dec_mode，根據(jù)譯碼類型dec_mode確定是咬尾卷積譯碼還是零尾比特卷積譯碼，若是咬尾卷積譯碼則總體控制模塊將數(shù)據(jù)fec2dec_data送給咬尾譯碼控制器模塊，接收控制模塊將數(shù)據(jù)wr_data放入第一存儲單元0或第二存儲單元1中緩存；在發(fā)送時，發(fā)送控制模塊從第一存儲單元0或第二存儲單元1中讀出以前存儲的數(shù)據(jù)rd_dat0或rd_dat1進行處理，并將處理后的數(shù)據(jù)data送給維特比譯碼模塊進行譯碼。若是零尾比特卷積譯碼，總體控制模塊直接將數(shù)據(jù)fec_data送給維特比譯碼模塊進行譯碼。維特比譯碼模塊譯出數(shù)據(jù)后將譯碼結果decbit送出。
通過上面的描述可以看出，本發(fā)明裝置能夠實現(xiàn)移動終端的卷積碼和咬尾卷積碼聯(lián)合信道譯碼；達到了最大限度利用共享資源；能夠支持多種通信標準，從而節(jié)省了系統(tǒng)總體成本。
但應當理解的是，上述針對具體實施例的描述較為詳細，不能因此而認為是對本發(fā)明專利保護范圍的限制，本發(fā)明專利保護范圍應以所附權利要求
為準。
權利要求
1.一種用于移動終端的聯(lián)合信道譯碼裝置，其特征在于，包括總體控制模塊、咬尾譯碼控制器模塊以及一維特比譯碼模塊；所述總體控制模塊用于控制其它各個模塊的工作及數(shù)據(jù)流向，根據(jù)譯碼類型確定是咬尾卷積譯碼還是零尾比特卷積譯碼，若是咬尾卷積譯碼則將數(shù)據(jù)透送給咬尾譯碼控制器模塊；若是零尾比特卷積譯碼，則直接將數(shù)據(jù)透送給維特比譯碼模塊進行譯碼；所述咬尾譯碼控制器模塊用于控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送，咬尾譯碼控制器模塊和維特比譯碼模塊合在一起完成咬尾譯碼功能。
2.根據(jù)權利要求
1所述的裝置，其特征在于，所述咬尾譯碼控制器模塊還包括狀態(tài)指示模塊、接收控制模塊、發(fā)送控制模塊、第一存儲單元、第二存儲單元；所述狀態(tài)指示模塊用于指示接收控制模塊和發(fā)送控制模塊乒乓操作的狀態(tài)；所述接收控制模塊用于實現(xiàn)接收數(shù)據(jù)包控制，對接收到的數(shù)據(jù)包進行存儲控制；所述發(fā)送控制模塊用于實現(xiàn)發(fā)送數(shù)據(jù)包控制，對存儲的數(shù)據(jù)包進行發(fā)送控制；所述第一存儲單元和所述第二存儲單元用于存儲數(shù)據(jù)包。
3.根據(jù)權利要求
2所述的裝置，其特征在于，所述維特比譯碼模塊用于對收到的數(shù)據(jù)進行Viterbi譯碼。
4.根據(jù)權利要求
3所述的裝置，其特征在于，所述接收控制模塊將數(shù)據(jù)放入第一存儲單元或第二存儲單元中緩存；在發(fā)送時，所述發(fā)送控制模塊從第一存儲單元或第二存儲單元中讀出以前存儲的數(shù)據(jù)進行處理，并將處理后的數(shù)據(jù)送給維特比譯碼模塊進行譯碼。
5.根據(jù)權利要求
3所述的裝置，其特征在于，所述咬尾卷積譯碼控制器模塊對數(shù)據(jù)包存儲采用兩塊二端口存儲器進行存儲。
專利摘要
本發(fā)明公開了一種用于移動終端的聯(lián)合信道譯碼裝置，包括總體控制模塊、咬尾譯碼控制器模塊以及一維特比譯碼模塊；所述總體控制模塊用于控制其它各個模塊的工作及數(shù)據(jù)流向，根據(jù)譯碼類型確定是咬尾卷積譯碼還是零尾比特卷積譯碼，若是咬尾卷積譯碼則將數(shù)據(jù)透送給咬尾譯碼控制器模塊；若是零尾比特卷積譯碼，則直接將數(shù)據(jù)透送給維特比譯碼模塊進行譯碼；所述咬尾譯碼控制器模塊用于控制咬尾譯碼數(shù)據(jù)的存儲和發(fā)送，咬尾譯碼控制器模塊和維特比譯碼模塊合在一起完成咬尾譯碼功能。本發(fā)明裝置能夠實現(xiàn)移動終端的卷積碼和咬尾卷積碼聯(lián)合信道譯碼；達到了最大限度利用共享資源；能夠支持多種通信標準，從而節(jié)省了系統(tǒng)總體成本。
文檔編號H04L1/00GK1992576SQ200510132582
公開日2007年7月4日 申請日期2005年12月26日
發(fā)明者王錦山 申請人:中興通訊股份有限公司導出引文BiBTeX, EndNote, RefMan