專利名稱:譯碼電路的制作方法
本發(fā)明是關于傳真裝置等中的圖象信號的譯碼電路，更詳細地說是關于含有在將已編碼的圖象信號接收，譯碼時，檢出掃描線同步信號(以下稱作EOL信號)，以形成供譯碼處理的信號的電路的譯碼電路。
一直以來，在傳真裝置，電子檔案等的裝置中使用著微處理器，通過存儲于存儲器中的程序，進行圖象信號的編碼、譯碼的處理。作為這樣的裝置，例如有在社團法人電子通信學會的電子通信學會技術研究報告《多點監(jiān)視控制用LSI(大規(guī)模集成)化處理器》，SSD20，No.52，1980年10月28日，頁1～8，以及沖電器研究開發(fā)《傳真用通常LSI的開發(fā)》第114號，Vol.48，No.2，1981年，頁31～33所公開的例子。
根據(jù)在這種裝置中所使用的程序的處理，是指基于CCITT(國際電報電話咨詢委員會)建議T4的圖象黑白信號的編碼和譯碼。
在上述原來的裝置中的譯碼，是將圖象信號的EOL信號接收，而將EOL信號之后的圖象信息譯碼，變換為圖象掃描信號。這里的EOL信號是被附加于頁的最初的掃描線的信息之前及掃描線的信息之后，成為12位的“000000000001”形式的信號。被接收的編碼方式的確認，是通過在圖象信號收信之前，預定于傳真裝置中的通信控制程序來進行的。在程序處理中，以受信圖象信號為基礎，對每一象素檢出黑、白信號，通過將EOL信號EOL，圖象信息讀出，進行譯碼操作。
可是，在上述現(xiàn)有技術的裝置中，由于是通過微處理器的程序處理來進行圖象信號的編碼及譯碼，在這處理上很費時。在連續(xù)復數(shù)頁的圖象的收信中，在換頁的地方，接收由6個連續(xù)的EOL信號組成的控制重置信號(以下稱做RTC信號)，以與其他信號區(qū)別。通常，在收信方面在認識到這6個EOL信號之中的3～4個就作為一頁的完結。這時，對EOL信號(12位或13位)每次進行計數(shù)，區(qū)別EOL以后的圖象信息進行處理的程序邏輯變得非常復雜。
因此，本發(fā)明的目的是為了解決上述現(xiàn)有技術的問題點，提供避開區(qū)別EOL信號與其后的圖象信息的復雜的邏輯，以簡單的電路結構來實現(xiàn)譯碼的譯碼電路。更進一步，本發(fā)明提供比采用LSI化技術的專用邏輯電路更經(jīng)濟的譯碼電路。
本發(fā)明是關于接收已被編碼的圖象信號，從該圖象信號檢出附加于各項，各掃描線上的同步信號，把圖象信息譯碼的譯碼電路。為了解決上述現(xiàn)有技術的問題點，本發(fā)明由具有一定段數(shù)的第1移位寄存器，具有對應于被連接于該第1移位寄存器的最下段輸出，而被附加于圖象信息之前的同步信號的位數(shù)的段數(shù)的第2移位寄存器，以及被接于上述第1移位寄存器的各段輸出與上述第2移位寄存器的各段輸出的邏輯手段而構成。第1移位寄存器例如由8位的移位寄存器構成，而第2移位寄存器例如由12位或13位的移位寄存器構成。這是基于根據(jù)規(guī)格，所接收的同步信號(EOL信號)是EOL(“000000000001”)、EOL+1(“0000000000011”)、EOL+0(“0000000000010”)以及EOL之后的8位內一定存在邏輯電平“1”的信號的這一事實而構成的。
附加于圖象信息之前的同步信號及其后的圖象信息被串聯(lián)地順次收納于第1及第2寄存器中。邏輯手段根據(jù)第1寄存器及第2寄存器的各段的輸出，通過檢出同步信號及圖象信息中的1位以上的邏輯“1”的信號，將位于圖象信息之前的同步信號進行邏輯輸出。因此，能在短時間內正確地捕捉同步信號，解決了上述現(xiàn)有技術的問題點。
圖1是表示本發(fā)明的實施例的譯碼電路的方塊圖。圖中，1是圖象信號的輸入端，11是EOL檢測部，12是接收信息譯碼部、13是譯碼前處理部，14是FIFO(先進先出)存儲部，15是譯碼后處理部，16是線存儲部A，17是線存儲部B。
圖2是詳細地表示本實施例的EOL檢測部11的電路圖。圖3是表示將傳真圖象信息的2維碼譯碼時的處理程序的表，這個表是表示根據(jù)存儲程序的處理程序。圖中，P是傳遞模式、H是水平模式V(V(0)、VR(1)、VR(2)、VR(3)、VL(1)、VL(2)、VL(3))是垂直模式。圖4是表示傳真圖象信號的EOL信號及圖象信息的構成例，圖5是詳細地表示圖4的一部的圖。在圖4及圖5所舉出的是2維編碼的圖象信息的例子，這個形式通過圖象信號的接收之前，在傳真裝置之間所進行的通信而被確認，即通過兩個傳真裝置之間預先進行的通信，以確認全體信號是1維編碼的還是2維編碼，以及如果是2維編碼的情形，其接續(xù)于先頭的EOL信號(EOL+1或EOL+0)之后的圖象信息是1維編碼信息還是2維編碼信息。再者，接續(xù)于EOL之后的“1”、“0”的標記位分別表示下一行為1維編碼信息及2維編碼信息，進而將附加有標記位的EOL信號置于信息行。
圖1的輸入端子1是將被雙值化了的圖象信號接收，并把它供給EOL檢測部11。EOL檢測部從所接收的圖象信號中自動地對每行檢出EOL信號，接收信息譯碼部12具有正確地動作的機能，即保證接收信息的各信息的始位都來到在圖3所示的出發(fā)點(初始設定點)。接收信息譯碼部12通過輸入端子1及EOL檢測部11而將接收信息輸入，例如，當接收信息是所謂字首代碼時，便與譯碼前處理部13連動，按照圖3所示的處理表對每1位進行譯碼處理。于是對V(0)、H、……等的字首代碼之一作譯碼判定。譯碼處理至各終點后，在各終點處，譯碼前處理部13作動，將譯碼后的信息轉送到FIFO存儲部14。FIFO存儲部將被轉送來的信息存儲。當圖象信號的接收及其譯碼時，必須將各圖象信號的各行的始位、或圖象信息的始位正確地捕捉，并在接收信息譯碼部12處理。譯碼后處理部15對來自FIFO存儲部14的信息進行變換處理，被變換后的信息被供給到線存儲部A16或線存儲部B17的其中一方，即不作輸出動作的一方，以供掃描。
下面，參照圖2，對EOL檢測部11作更詳細的說明。圖2中，1是輸入端子，2是同步信號輸入端子，4、5、6是輸出端子，21是8位移位寄存器、22是13位的移位寄存器、23～28是邏輯電路。
輸入端子1與圖1的相同，接收圖象信號。輸入端子將對應于1位時間的同步信號(CK)輸入。移位寄存器21、22分別有8個，采用13個的觸發(fā)器(以下稱做F/F)以眾所周知的技術而構成，輸出邏輯“1”或“0”的信號。移位寄存器22將移位寄存器21內的NO.1的F/F的輸出作為輸入信號。因此，移位寄存器21、22將從與同步信號脈沖輸入端子輸入的同步信號(CK)同步的連續(xù)接收信號存儲，并對下位F/F轉送每1位信號。EOL檢測部11的機能是從圖4所示的圖象信號的各行始位T點開始，監(jiān)視12或13位及8位的信號，檢出所定的EOL信號，并對解碼前處理部13送出所檢出的信號。端子4將1維編碼處理時的各行的EOL信號輸出。端子5將2維編碼處理時的各行的EOL信號，即接續(xù)于EOL信號之后的圖象信息為1維編碼信息時的(EOL+1)輸出。端子6將2維編碼處理時的各行的EOL信號，即接續(xù)于EOL信號的圖象信息為2維編碼信息時的(EOL+0)輸出。
在2維編碼的情形，1維編碼信息在每2行或每4行或只在最初的行出現(xiàn)，這是CCITT的建議所規(guī)定的。圖5所示的圖象信號的T點的右方的13位及8位的信號，在被存儲于圖2所示的移位寄存器21、22時，對圖2的端子5輸出檢測信號。圖5所示的各圖象信號1，0從左方起在每一同步脈沖被轉送給寄存器21、22的NO.1～NO.8的F/F，及NO.1～NO.13的F/F。至于以端子4、5、6的哪一方的輸出作為EOL信號則由譯碼前處理部13選擇。
如上所示，根據(jù)本發(fā)明，由于設立了第1移位寄存器，第2移位寄存器及邏輯手段，所以能在短時間內正確地捕捉同步信號。因此，具有高速地及容易地進行譯碼處理的優(yōu)點。在將本發(fā)明用于傳真裝置時，對于裝置的高速工作是非常有效的，因為保證其工作的譯碼處理的邏輯簡單，所以對提高經(jīng)濟效果也有幫助。
附圖的簡單說明
圖1是本發(fā)明的實施例的譯碼電路的方塊圖，圖2是上述實施例中的EOL檢測部的詳細電路圖，圖3是表示2維編碼信息的處理程序的圖表，圖4及圖5是分別表示接收圖象信號的構成例及一部分詳細例子的圖。
11……EOL檢測部，12……接收信息編碼部，13……譯碼前處理部，14……FIFO存儲部，15……譯碼后處理部，16……線存儲部A，17……線存儲部B。
權利要求
一種將被編碼的圖象接收，從該圖象信號檢出附加于各頁、各掃描線的同步信號，對畫象信進行譯碼的譯碼電路，其特征是，該譯碼電路具有一定段數(shù)的第1移位寄存器，以及有與接續(xù)于該第1移位寄存器的最下段而附加于圖象信息之前的同步信號的位數(shù)相對應的段數(shù)的第2移位寄存器，以及被接于上述第1移位寄存器的各段輸出及上述第2移位寄存器的各段輸出的邏輯手段，將附加于圖象信息之前的同步信號及接于其后的圖象信息順次地存儲于上述第1及第2寄存器中，通過上述邏輯手段對同步信號加以識別。
專利摘要
本發(fā)明是關于將被編碼了的圖象接收，從該圖象信號中檢出附加于各頁、各掃描線上的同步信號，對圖象信息進行譯碼的譯碼電路。本發(fā)明具有所定段數(shù)的第移位寄存器，接續(xù)于所說第1移位寄存器之最下段的輸出，而有與附加于圖象信號之前的同步信號的位數(shù)相對應的段數(shù)的第2移位寄存器，以及被接續(xù)于上述第1移位寄存器的各段輸出及上述第2移位寄存器的各段輸出的邏輯手段。根據(jù)本發(fā)明的譯碼電路，可以在短時間內正確地捕捉同步信號。
文檔編號H04N1/40GK86102311SQ86102311
公開日1986年10月15日 申請日期1986年4月3日
發(fā)明者柳下棟生 申請人:沖電氣工業(yè)株式會社導出引文BiBTeX, EndNote, RefMan