專利名稱:寬帶信號空間耦合裝置的制作方法
電訊技術(shù)的新進(jìn)展導(dǎo)致了綜合業(yè)務(wù)的信息傳輸與中繼系統(tǒng)應(yīng)用于窄帶和寬帶通信業(yè)務(wù)，該系統(tǒng)在用戶線路方面采用光波導(dǎo)管作為傳播媒介，通過該系統(tǒng)不僅可以進(jìn)行窄帶通信業(yè)務(wù)(特別象64千比特/秒的數(shù)字電話)，還可進(jìn)行寬帶通信業(yè)務(wù)(特別象140兆比特/秒的電視電話)。然而這時(shí)在中繼站(尤其是總控制裝置所具有的中繼站)中同時(shí)采用了窄帶信號耦合裝置和寬帶信號耦合裝置(西德專利DE-PS2421002)。
關(guān)于寬帶信號分時(shí)多路轉(zhuǎn)換的耦合裝置(其耦合點(diǎn)在分時(shí)多路轉(zhuǎn)換中總是用于多路聯(lián)接)，眾所周知的是，每兩根導(dǎo)線總是利用一個(gè)門電路元件聯(lián)接，該門電路元件由一個(gè)雙穩(wěn)態(tài)D觸發(fā)器所構(gòu)成的耦合點(diǎn)專用的存貯單元予以接通和斷開，這時(shí)僅在一個(gè)坐標(biāo)方向上即在其D輸入端上驅(qū)動(dòng)這些耦合點(diǎn)專用的存貯單元，存貯單元的時(shí)鐘輸入端上作用一相應(yīng)的時(shí)鐘信號(普凡施米特“寬帶數(shù)字信號之耦合網(wǎng)絡(luò)的工作速度極限”，博士論文，布朗什維克，1978圖6.7)。考慮到在140兆比特/秒傳輸速率時(shí)可達(dá)到的分時(shí)多路轉(zhuǎn)換因數(shù)大約為4至8，以及這時(shí)需要成本較高的線路工藝，目前，首先使用純空間耦合裝置來傳輸寬帶信號，在該裝置中通過每個(gè)耦合點(diǎn)的連線只是在空間上彼此分離。
一個(gè)純寬帶信號的空間耦合結(jié)構(gòu)可以設(shè)計(jì)成一個(gè)耦合點(diǎn)矩陣。在這些耦合點(diǎn)上，耦合元件總是由一譯碼器控制的耦合點(diǎn)專用的保持存貯單元予以控制(普凡施米特，同上，圖6.4)。該耦合元件此時(shí)可制成為C-MOS(互補(bǔ)金屬氧化物半導(dǎo)體)傳遞門(C-MOS傳輸門)(1984年國際開關(guān)會議，會議論文，23C1，圖9)。應(yīng)用簡單的C-MOS傳輸門作為耦合元件，在其導(dǎo)通狀態(tài)期間將通過其輸出端的電容對其輸入端加載，這可能引起信號延遲。此外由于有MOS晶體管對串?dāng)_現(xiàn)象的所謂低閾值效應(yīng)(例如，以泄漏電流或低閾值電流的形式)，它還可能使處于閉鎖狀態(tài)的耦合元件轉(zhuǎn)換。
類似情形也適用于具有耦合點(diǎn)的寬帶信號空間耦合裝置，其耦合元件總是可由一個(gè)耦合點(diǎn)專用的存貯單元所控制。這些耦合元件系由具有增強(qiáng)型MOS晶體管的C-MOS變換器線路組成，其輸入與所屬的信號輸入線聯(lián)接，而其輸出接至所屬的信號輸出線，在P溝道增強(qiáng)型晶體管與所屬的電源之間插入了一個(gè)P溝道耗盡型晶體管，其控制極接在存貯單元的一個(gè)輸出端上;而在n溝道增強(qiáng)型晶體管與所屬電源之間插入了一個(gè)n溝道耗盡型晶體管，其控制極接在存貯單元的互補(bǔ)輸出上(1984年國際開關(guān)會議，會議論文，31C3，圖14)。耦合元件的這種結(jié)構(gòu)，由于兩個(gè)耗盡型晶體管雖然很弱但能持續(xù)地導(dǎo)電，即使在其閉鎖狀態(tài)也導(dǎo)致了耦合點(diǎn)的靜態(tài)功率損耗，而且還使處于導(dǎo)通狀態(tài)的耦合元件通過處于閉鎖狀態(tài)但仍微弱導(dǎo)電的耦合元件而加載。此外，信號可能沒有完全在兩個(gè)電源電壓值之間變化。
本發(fā)明的任務(wù)是為寬帶空間耦合裝置中的耦合元件提供一個(gè)非常符合要求的設(shè)計(jì)途徑，從而避免了前述的那些缺點(diǎn)。
本發(fā)明涉及的是一個(gè)具有耦合點(diǎn)的寬帶信號空間耦合裝置，每個(gè)耦合元件均可由一譯碼器控制的耦合點(diǎn)專用的存貯單元予以控制。根據(jù)本發(fā)明，該寬帶信號空間耦合裝置的特征在于其耦合元件的組成如下一個(gè)C-MOS或非門，它由兩個(gè)符號C-MOS邏輯電平的電勢源供電，其一個(gè)輸入端接在所屬信號輸入線上，而其另一輸入端接在存貯單元的一個(gè)輸出端上，一個(gè)C-MOS與非門，它亦由兩個(gè)符合C-MOS邏輯電平的電勢源供電，其一個(gè)輸入端亦接在所屬信號輸入線上，而其另一輸入端接在存貯單元的互補(bǔ)輸出端上，一個(gè)C-MOS推挽輸出線路，它建立了所屬信號輸出線，其中一個(gè)MOS晶體管的控制極接在C-MOS與非門的輸出上，而其另一個(gè)MOS晶體管的控制極接在C-MOS或非門的輸出上，如C-MOS與非門和C-MOS或非門那樣，它的兩個(gè)源極仍由兩個(gè)符合C-MOS邏輯電平的電勢源供電。
在這方面應(yīng)指出，眾所周知的具有三個(gè)輸出狀態(tài)的C-MOS/TTL變換器，(美國專利US-PS42 17 502)的組成如下一個(gè)C-MOS或非門，它由兩個(gè)符合C-MOS邏輯電平的電勢源供電，其一個(gè)輸入端接在該變換器的輸入線上，而另一個(gè)輸入端可由一控制信號驅(qū)動(dòng)，一個(gè)C-MOS與非門，它亦由兩個(gè)符合C-MOS邏輯電平的電勢源供電，其一個(gè)輸入端仍接在該變換器的輸入線上，而其另一輸入端可由“非”控制信號驅(qū)動(dòng)，一個(gè)C-MOS推挽輸出線路，它建立了所屬信號輸出線，其中一個(gè)MOS晶體管的控制極接在C-MOS與非門的輸出端上，而其另一個(gè)MOS晶體管的控制極接在C-MOS或非門的輸出上，它的兩個(gè)源極由兩個(gè)符號TTL邏輯電平的電勢源供電。
在上述情形中并未涉及有關(guān)寬帶信號空間耦合裝置之耦合元件的最適宜的結(jié)構(gòu)問題，然而為此本發(fā)明卻指出了一個(gè)途徑。
本發(fā)明的優(yōu)點(diǎn)，除了具有對輸入與輸出線完全解耦、從而消除了串?dāng)_問題，并在處于閉鎖狀態(tài)的耦合元件中避免了功率損失外，進(jìn)一步的優(yōu)點(diǎn)是工作速度高。這是因?yàn)?，一方面避免了輸出線電容對輸入線的反作用;另一方面，作為輸出線驅(qū)動(dòng)緩沖器的變換器線路顯著地放大了導(dǎo)通信號的邊沿陡度。與此同時(shí)，信號是以兩個(gè)電勢源值之間的全程進(jìn)行導(dǎo)通的。
下面按圖詳細(xì)闡述本發(fā)明，從中可清晰地看出本發(fā)明的其它特點(diǎn)。
圖1示出了一種寬帶耦合結(jié)構(gòu)的實(shí)施例，圖2示出了按本發(fā)明之耦合結(jié)構(gòu)線路的技術(shù)細(xì)節(jié)。
在圖1中以便于理解本發(fā)明所需要的形式，繪出了一個(gè)寬帶信號空間耦合裝置。該空間耦合裝置是一個(gè)具有耦合點(diǎn)KP11…KPij…KPmn的耦合點(diǎn)矩陣，正如進(jìn)一步詳細(xì)討論在耦合點(diǎn)KPij處的耦合元件Kij時(shí)所指出的那樣，每個(gè)耦合元件是被一耦合點(diǎn)專用的保持存貯單元Hij(在耦合點(diǎn)KPij處)所控制。該保持存貯單元Hij(在耦合點(diǎn)KPij處)是由一雙穩(wěn)態(tài)D觸發(fā)器構(gòu)成，其兩個(gè)輸出S′和S″送至相應(yīng)耦合元件(在耦合點(diǎn)KPij處的Kij)的控制輸入端。
這些保持存貯單元…Hij…由兩個(gè)驅(qū)動(dòng)譯碼器，即一個(gè)行譯碼器DX和一個(gè)列譯碼器DY通過相應(yīng)的驅(qū)動(dòng)線X1…Xi…Xm，Y1…Yj…Yn在兩個(gè)坐標(biāo)上予以驅(qū)動(dòng)。在這種情形下，在行方向上驅(qū)動(dòng)的譯碼器DX，以其相應(yīng)的譯碼器輸出…Xi…作用在位于矩陣有關(guān)行，例如在第i行中的D觸發(fā)器…Hij…的數(shù)據(jù)輸入端D上;而在列方向上驅(qū)動(dòng)的譯碼器DY，以其相應(yīng)的譯碼器輸出…Yj…作用在位于矩陣有關(guān)列，例如第j列的D觸發(fā)器…Hij…的時(shí)鐘輸入端C上。
由圖1顯然可知，兩個(gè)驅(qū)動(dòng)譯碼器DX，DY可由輸入端ax，ay激勵(lì)一個(gè)耦合點(diǎn)的行及列的地址，并可由輸入端Cx，cy激勵(lì)一個(gè)地址節(jié)拍信號，于是其向有關(guān)耦合點(diǎn)行列地址的驅(qū)動(dòng)線及時(shí)地發(fā)送一個(gè)驅(qū)動(dòng)信號。
在一確定的聯(lián)接結(jié)構(gòu)中，一個(gè)行驅(qū)動(dòng)信號與一個(gè)列驅(qū)動(dòng)信號同時(shí)出現(xiàn)在有關(guān)矩陣行及有關(guān)矩陣列的交叉點(diǎn)上時(shí)就激活了位于該處的保持存貯單元，于是由該保持存貯單元(Hij)控制的耦合元件，例如Kij就被導(dǎo)通。
在一確定的連接結(jié)構(gòu)中，為了使在本例中所考慮的耦合元件Kij重新閉鎖，只需要列譯碼器DY通過其驅(qū)動(dòng)線yj發(fā)出一個(gè)相應(yīng)的列驅(qū)動(dòng)信號，而不需要行譯碼器DX通過其行驅(qū)動(dòng)線Xi發(fā)出驅(qū)動(dòng)信號。只有在屬于耦合點(diǎn)KPij的保持存貯單元Hij的時(shí)鐘輸入端C上出現(xiàn)控制信號，才能使該保持存貯單元Hij復(fù)位，結(jié)果使由其所控制的耦合元件Kij閉鎖。
每個(gè)保持存貯單元…Hij…可在其一個(gè)輸出端S′上發(fā)出一個(gè)對應(yīng)C-MOS線路電源電勢UDD的(UDD)信號或?qū)?yīng)C-MOS線路另一電源電勢USS(地)的(USS)信號，而在其另一輸出端S″上則發(fā)出另外的(USS或UDD)信號。關(guān)于在線路技術(shù)上實(shí)現(xiàn)保持存貯單元…Hij…的進(jìn)一步細(xì)節(jié)不需要在此考慮，因?yàn)檫@對于理解本發(fā)明是不必要的，這方面的詳情已經(jīng)在其它場合(西德專利DE-P3533 915.2)予以說明。
在線路技術(shù)上實(shí)現(xiàn)耦合元件…Kij…的細(xì)節(jié)，可由圖2清晰地看出。根據(jù)圖2，一個(gè)這樣的耦合元件Kij是這樣組成的一個(gè)C-MOS或非門T′ps，T′ph，T′ns，T′nh，它由兩個(gè)符合C-MOS邏輯電平的電源UDD，USS供電，其一個(gè)輸入端接在所屬的耦合矩陣輸入線ej上，其另一輸入端接在該存貯單元Hij的一個(gè)輸出端S′上;一個(gè)C-MOS與非門T″ps，T″ph，T″ns，T″nh，它仍由上述兩個(gè)符合C-MOS邏輯電平的電勢源UDD，USS供電，其一個(gè)輸入端同樣接在所屬的耦合矩陣輸入線ej上，其另一輸入端接在該存貯單元Hij的互補(bǔ)輸出S″上。同時(shí)，連接在C-MOS與非門T″ps，T″ph，T″ns，T″nh輸出上的是MOS(金屬氧化物半導(dǎo)體)晶體管Tpg的控制極，C-MOS推挽輸出線路Tpg，Tng建立了所屬耦合矩陣的輸出線ai，推挽輸出線路中另一個(gè)MOS晶體管Tng的控制極接在C-MOS或非門T′ps，T′ph，T′ns，T′nh的輸出上，如C-MOS與非門T″ps，T″ph，T″ns，T″nh和C-MOS或非門T′ps，T′ph，T′ns，T′nh情形一樣，推挽線路由兩個(gè)符合C-MOS邏輯電平的電勢源UDD，USS向其兩個(gè)源極供電。
若從保持存貯單元Hij(圖1)向耦合元件Kij的控制輸入端S′施加USS電位，而向控制輸入端S″施加UDD電位時(shí)，則耦合元件Kij處于導(dǎo)通狀態(tài)。這時(shí)出現(xiàn)在輸入端ej上的數(shù)字信號，在C-MOS推挽輸出線路Tpg，Tng中被放大后到達(dá)輸出端ai。與此同時(shí)，通過耦合元件Kij抑制了輸出端ai對輸入端ej的反作用。
若從保持存貯單元Hij(圖1)向耦合元件Kij的控制輸入端S′施加UDD電位，而向控制輸入端S″施加USS電位，則耦合元件Kij處于閉鎖狀態(tài)(三狀態(tài))，故在輸入端ej上出現(xiàn)的信號不會到達(dá)輸出端ai。因此，處于閉鎖狀態(tài)之耦合點(diǎn)矩陣的耦合元件KP11…KPij…KPmn(圖1)便通過此空間耦合裝置的被閉鎖的耦合點(diǎn)抑制了在輸出線a1…ai…am與輸入線e1…ej…en(圖1)之間的串?dāng)_效應(yīng)。
符號表a1，…ai，…an耦合點(diǎn)矩陣輸出線ax，cx;ay，cy 譯碼器輸出線C D觸發(fā)器時(shí)鐘輸入D D觸發(fā)器數(shù)據(jù)輸入Dx 行譯碼器DY 列譯碼器e1，…ej，…en耦合點(diǎn)矩陣輸入線Hij保持存貯單元Kij耦合元件KP11，…KPij…KPmn耦合點(diǎn)S′，S″ D觸發(fā)器(保持存貯單元)的輸出，耦合元件的控制輸入。
T′ps，T′ph，T′ns，T′nhC-MOS或非門T″ps，T″ph，T″ns，T″nhC-MOS與非門Tpg，TngC-MOS推挽輸出線路TpgMOS晶體管TngMOS晶體管X1，…Xi，…Xm行譯碼器輸出，行驅(qū)動(dòng)線y1，…yj，…yn列譯碼器輸出，列驅(qū)動(dòng)線ej(耦合矩陣)輸入線ai(耦合矩陣)輸出線UDD，USSC-MOS電勢源
權(quán)利要求
1.具有耦合點(diǎn)的寬帶空間耦合裝置，其耦合元件可由一譯碼器控制的耦合點(diǎn)專用的存貯單元予以控制，該耦合裝置的特征在于其耦合元件(Kij)的組成是一個(gè)C-MOS或非門(T′ps，T′ph，T′ns，T′nh)，它由兩個(gè)符合C-MOS邏輯電平的電勢源(UDD，USS)供電，其一個(gè)輸入端連接在所屬信號輸入線(ej)上，而其另一輸入端接在存貯單元(Hij)的一個(gè)輸出端(S′)上，一個(gè)C-MOS與非門(T″ps，T″ph，T″ns，T″nh)，它同樣由前述兩符合C-MOS邏輯電平的電勢源(UDD，USS)供電，其一個(gè)輸入端同樣接在所屬的信號輸入線(ej)上，而另一個(gè)輸入端接在存貯單元(Hij)的互補(bǔ)輸出端(S″)上，一個(gè)C-MOS推挽輸出線路(Tpg，Tng)，它建立了所屬的信號輸出線(ai)，其中一個(gè)MOS晶體管(Tpg)的控制極接在C-MOS與非門(T″ps，T″ph，T″ns，T″nh)的輸出端上，而另一個(gè)MOS晶體管(Tng)的控制極接在C-MOS或非門(T′ps，T′ph，T′ns，T′nh)的輸出端上，推挽輸出線路的兩個(gè)源極，完全象C-MOS與非門(T″ps，T″ph，T″ns，T″nh)和C-MOS或非門(T′ps，T′ph，T′ns，T′nh)一樣，由兩個(gè)符合C-MOS邏輯電平的電勢源(UDD，USS)供電。
專利摘要
在本發(fā)明中，每個(gè)耦合元件由一個(gè)C-MOS或非門和一個(gè)C-MOS與非門組成。耦合元件可由一譯碼器控制的耦合點(diǎn)專用的存貯單元予以控制，它的一個(gè)輸入端接在所屬的信號輸入線上，而它的另一個(gè)輸入端接在前述存貯單元的輸出，即互補(bǔ)輸出端上。而接在C-MOS與非門和C-MOS或非門輸出端上的是一個(gè)C-MOS推挽輸出線路的兩個(gè)輸入端，其輸出形成了該耦合元件的輸出。推挽輸出線路完全象C-MOS與非門和C-MOS或非門一樣，其兩個(gè)源極由兩個(gè)符合C-MOS邏輯電平的電勢源供電。
文檔編號H03K19/094GK86107155SQ86107155
公開日1987年5月6日 申請日期1986年11月1日
發(fā)明者魯?shù)细駹枴せ舴蚵?申請人:西門子公司導(dǎo)出引文BiBTeX, EndNote, RefMan