專利名稱：信號(hào)處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對(duì)各種數(shù)據(jù)，特別是圖象數(shù)據(jù)進(jìn)行編碼和解碼的信號(hào)處理器。
目前已經(jīng)開(kāi)發(fā)了各種對(duì)大量的各種數(shù)據(jù)編碼以減少數(shù)據(jù)量使能夠以較低的傳輸率傳輸數(shù)據(jù)的各種類型的裝置。
例如，對(duì)于在記錄介質(zhì)例如磁帶上記錄圖象數(shù)據(jù)的數(shù)字錄像機(jī)VTR來(lái)說(shuō)，已經(jīng)建立了一個(gè)標(biāo)準(zhǔn)，規(guī)定將大約124MBps的輸入圖象數(shù)據(jù)壓縮到大約原來(lái)的1/5即25MBps。
在上述標(biāo)準(zhǔn)的VTR中，輸入數(shù)據(jù)在DCT轉(zhuǎn)換以后被量化并通過(guò)對(duì)量化的數(shù)據(jù)進(jìn)行可變長(zhǎng)度編碼進(jìn)行壓縮。此外，量化數(shù)據(jù)的量化步驟根據(jù)各種參數(shù)而改變，對(duì)數(shù)率進(jìn)行控制使得被可變長(zhǎng)度編碼的數(shù)據(jù)量固定。
目前已經(jīng)建立了MPEG標(biāo)準(zhǔn)，而且開(kāi)發(fā)了適用該標(biāo)準(zhǔn)的各種裝置，如CD-ROM。MPEG標(biāo)準(zhǔn)是利用預(yù)編碼和幀間變化補(bǔ)償以及進(jìn)一步利用DCT，量化和可變長(zhǎng)度編碼對(duì)圖象壓縮來(lái)實(shí)現(xiàn)對(duì)輸入圖象數(shù)據(jù)壓縮。
在上述的各種裝置中使用的編碼/解碼裝置使用多個(gè)獨(dú)立的存儲(chǔ)器。
也就是說(shuō)，例如，數(shù)字VTR的情況下，用于暫時(shí)存儲(chǔ)輸入土地?cái)?shù)據(jù)的視頻存儲(chǔ)器，用于存儲(chǔ)編碼數(shù)據(jù)在要記錄之前完成編碼的軌跡存儲(chǔ)器在現(xiàn)有技術(shù)中都是獨(dú)立提供的。
根據(jù)MPEG標(biāo)準(zhǔn)的裝置都具有多個(gè)獨(dú)立的存儲(chǔ)器，例如輸入緩沖存儲(chǔ)器，用于補(bǔ)償運(yùn)動(dòng)的基準(zhǔn)緩沖存儲(chǔ)器。
然而，如果多個(gè)這樣的存儲(chǔ)器被分別提供和獨(dú)立控制，從整體上來(lái)說(shuō)增加了信號(hào)處理器的成本。
考慮上述情況，本發(fā)明的目的就是提供一種可以降低成本的信號(hào)處理器。
實(shí)現(xiàn)上述目的的本發(fā)明的實(shí)施例提供了一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行互不相同的處理步驟，多個(gè)處理裝置共用的存儲(chǔ)器裝置，和用于控制處理步驟和存儲(chǔ)器裝置之間的訪問(wèn)的控制裝置，其中所述控制裝置根據(jù)處理步驟以不同的形式執(zhí)行地址控制。
實(shí)現(xiàn)上述目的的本發(fā)明的另一個(gè)實(shí)施例提供了一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行互不相同的處理步驟，多個(gè)處理裝置共用的存儲(chǔ)器裝置，和用于控制處理步驟和存儲(chǔ)器裝置之間的訪問(wèn)的控制裝置，其中控制裝置最好根據(jù)數(shù)據(jù)的較高的處理優(yōu)先級(jí)訪問(wèn)數(shù)據(jù)并執(zhí)行分時(shí)處理。
此外，實(shí)現(xiàn)上述目的的本發(fā)明的另一個(gè)實(shí)施例提供了一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行互不相同的處理步驟，多個(gè)處理裝置共用的存儲(chǔ)器裝置，用于在多種要處理的數(shù)據(jù)中設(shè)置參數(shù)的設(shè)置裝置，和用于控制處理步驟和存儲(chǔ)器裝置之間的訪問(wèn)的控制裝置，其中控制裝置根據(jù)與數(shù)據(jù)相匹配的參數(shù)使地址控制不同。
根據(jù)上述實(shí)施例，提供了用于在處理步驟和存儲(chǔ)器裝置之間執(zhí)行訪問(wèn)處理的控制裝置，即使只用一個(gè)存儲(chǔ)器利用控制裝置根據(jù)處理步驟進(jìn)行各種單元的地址控制，即可執(zhí)行各種類型的處理。
上述實(shí)施例通過(guò)利用一個(gè)控制裝置，即使當(dāng)只使用一個(gè)存儲(chǔ)器裝置來(lái)進(jìn)行各種處理也能夠執(zhí)行高速處理，所述控制裝置用于執(zhí)行在各種處理步驟和存儲(chǔ)器裝置之間的訪問(wèn)處理，最好執(zhí)行具有較高處理優(yōu)先級(jí)的數(shù)據(jù)的訪問(wèn)處理，并執(zhí)行分時(shí)處理。
此外，根據(jù)上述實(shí)施例，還提供了一個(gè)設(shè)置裝置，用于按照多種要處理的數(shù)據(jù)設(shè)置參數(shù)，以及一個(gè)控制裝置，用于執(zhí)行處理步驟和存儲(chǔ)器裝置之間的地址控制，所述的控制裝置通過(guò)根據(jù)與上述數(shù)相應(yīng)的參數(shù)改變地址控制，可以很容易地應(yīng)用于各種格式的數(shù)據(jù)。
考慮到上述情況，本發(fā)明的目的還在于提供一種信號(hào)處理器，它可以降低成本，并在只使用一個(gè)共用存儲(chǔ)器的情況下能夠以所需的處理速度處理數(shù)據(jù)。
實(shí)現(xiàn)上述的目的的本發(fā)明的另一個(gè)實(shí)施例的目的是提供一個(gè)信號(hào)處理器，該信號(hào)處理器包括多個(gè)處理裝置，用于執(zhí)行互不相同的處理步驟，多個(gè)處理裝置共用的存儲(chǔ)器裝置，模式指定裝置，用于指定操作模式，和根據(jù)模式指定裝置設(shè)定的模式用于控制處理裝置和存儲(chǔ)器裝置之間的訪問(wèn)的控制裝置，其中控制裝置根據(jù)操作模式改變?cè)L問(wèn)控制的優(yōu)先級(jí)。
上述的實(shí)施例能夠通過(guò)按照操作模式改變?cè)L問(wèn)控制的優(yōu)先級(jí)，針對(duì)相應(yīng)的操作模式執(zhí)行最佳控制，因此，能夠根據(jù)操作目的實(shí)現(xiàn)高速操作。
此外，本發(fā)明還提供了一個(gè)能夠降低成本，按照處理內(nèi)容高速處理的信號(hào)處理器。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例提供的信號(hào)處理器包括，多個(gè)處理裝置用于在規(guī)定的數(shù)據(jù)單元中執(zhí)行互不相同的各種處理，對(duì)相應(yīng)的處理裝置共用的存儲(chǔ)器裝置并具有能夠在規(guī)定的單元中高速轉(zhuǎn)移數(shù)據(jù)的輸入/輸出部件，在輸入/輸出部件中可高速傳遞數(shù)據(jù)的規(guī)定的數(shù)據(jù)單元適于應(yīng)用于相應(yīng)處理裝置的數(shù)據(jù)單元。
通過(guò)利用在輸入/輸出部件中可高速傳遞數(shù)據(jù)的規(guī)定的適于應(yīng)用于相應(yīng)處理裝置的數(shù)據(jù)單元，該實(shí)施例能夠執(zhí)行高速讀/寫操作。
通過(guò)結(jié)合附圖的下述描述，本發(fā)明的其它目的和特征可以更為明了。


圖1為一個(gè)用于顯示本發(fā)明的信號(hào)處理器的結(jié)構(gòu)的示意圖；圖2A和2B分別描述了圖1中所示的存儲(chǔ)器的結(jié)構(gòu)；圖2A顯示了整體結(jié)構(gòu)，圖22B顯示了讀出放大器；圖3顯示了相應(yīng)處理塊到圖2A和2B中所示的存儲(chǔ)器的訪問(wèn)對(duì)應(yīng)關(guān)系；圖4顯示了圖1所示的處理電路的結(jié)構(gòu)；圖5顯示了分頻電路的結(jié)構(gòu)；圖6顯示了分頻電路的結(jié)構(gòu)；圖7顯示了分頻電路的結(jié)構(gòu)；圖8顯示了分頻電路的結(jié)構(gòu)；圖9顯示了地址產(chǎn)生電路的結(jié)構(gòu)；圖10A到10H分別為解釋存儲(chǔ)器控制器的仲裁的時(shí)序圖。
下面參照?qǐng)D1到圖10H描述本發(fā)明的最佳實(shí)施例。
圖1為一個(gè)顯示本發(fā)明實(shí)施例的結(jié)構(gòu)的方框圖，該實(shí)施例為本發(fā)明應(yīng)用于一個(gè)在數(shù)字VTR中使用的LSI安裝的CODEC的處理電路。
該實(shí)施例包括兩個(gè)并行的通道處理單元A和B及一個(gè)數(shù)據(jù)接口，用于將特定的數(shù)據(jù)根據(jù)輸入數(shù)據(jù)的類型以分時(shí)的方式分到這些處理單元，每個(gè)處理單元包括一個(gè)LSI安裝的處理電路和一個(gè)存儲(chǔ)器。
該實(shí)施例的處理單元能夠以實(shí)時(shí)處理SD兼容圖象數(shù)據(jù)和音頻數(shù)據(jù)。在該實(shí)施例中，通過(guò)將要處理的圖象數(shù)據(jù)和音頻數(shù)據(jù)以分時(shí)的方式提供到相應(yīng)的處理電路，這些并行排列的處理單元能夠以實(shí)時(shí)處理HD兼容圖象數(shù)據(jù)和音頻數(shù)據(jù)，其每幀的量是上述SD圖象數(shù)據(jù)的兩倍。
上述的處理單元的相應(yīng)處理電路，如圖1所示，大體包括一個(gè)編碼/解碼塊1，一個(gè)音頻處理塊2，一個(gè)編碼/解碼塊3，一個(gè)誤差校正塊4，一個(gè)編碼數(shù)據(jù)I/O塊5，這些塊通過(guò)地址轉(zhuǎn)換電路6和存儲(chǔ)器接口7向外部存儲(chǔ)器8發(fā)送和從外部存儲(chǔ)器8接收數(shù)據(jù)。
外部微計(jì)算機(jī)10通過(guò)CPU接口9和內(nèi)部系統(tǒng)總線SB1向相應(yīng)的塊提供特殊指令，來(lái)控制這些處理電路的操作，外部微計(jì)算機(jī)10通過(guò)外部系統(tǒng)總線2控制數(shù)據(jù)接口，使相應(yīng)的處理單元執(zhí)行分時(shí)處理。
可猝發(fā)傳遞數(shù)據(jù)及地址與時(shí)鐘上升同步的SDRAM(同步DRAM)在該實(shí)施例中被用來(lái)作為存儲(chǔ)器8，包括兩個(gè)通道存儲(chǔ)器陣列M1和M2，一個(gè)時(shí)鐘緩沖器81，有選擇地輸出基準(zhǔn)時(shí)鐘CL2，CL2，CL3和CL4的一個(gè)，模式控制器82根據(jù)下面所述的存儲(chǔ)器控制器83的控制信號(hào)交替地設(shè)置存儲(chǔ)器陣列的讀/寫模式，地址控制器83根據(jù)從地址轉(zhuǎn)換電路6提供的地址數(shù)據(jù)在存儲(chǔ)器陣列中指定地址，一移位寄存器84用于串行/并行轉(zhuǎn)換，一個(gè)用于輸入/輸出的緩沖存儲(chǔ)器85。
在上述的存儲(chǔ)器8中的每個(gè)存儲(chǔ)器陣列包括存儲(chǔ)器單元(DRAM)86A和86B和與存儲(chǔ)器單元獨(dú)立設(shè)置的讀出放大器87A和87B。去往/來(lái)自存儲(chǔ)器外部的外部單元的數(shù)據(jù)傳送速度和在內(nèi)部總線中的操作速度可以通過(guò)以時(shí)鐘同步地猝發(fā)傳送由讀出放大器保持的一定量的數(shù)據(jù)來(lái)獨(dú)立地設(shè)置，從整體上實(shí)現(xiàn)高速讀/寫。
此外，該實(shí)施例的讀出放大器87A和87B分別具有8×64(8×8)象素的能力，如圖2B所示，并適于執(zhí)行以8象素單位的猝發(fā)傳送。
在存儲(chǔ)器8中的存儲(chǔ)器單元86A和86B的每個(gè)存儲(chǔ)空間包括一個(gè)具有一幀的容量的視頻存儲(chǔ)(VM)區(qū)，一個(gè)可存儲(chǔ)一幀編碼數(shù)據(jù)的軌跡存儲(chǔ)(TM)區(qū)，對(duì)每一幀，在相應(yīng)的區(qū)中的存儲(chǔ)單元被交替地設(shè)置為寫模式和讀模式。處理塊通過(guò)讀出放大器87A和87B根據(jù)處理模式向/從VM或TM區(qū)傳送和接收數(shù)據(jù)。
換句話說(shuō)，如圖3所示，圖象數(shù)據(jù)I/O塊1執(zhí)行只向/從VM區(qū)的數(shù)據(jù)傳送，編碼/解碼塊3執(zhí)行向/從VM區(qū)和TM區(qū)二者的數(shù)據(jù)傳送，即，從VM區(qū)讀出數(shù)據(jù)，對(duì)其編碼并在編碼操作中，在TM區(qū)中寫入，并從TM區(qū)讀出數(shù)據(jù)，對(duì)其解碼并在VM區(qū)中寫入。
類似地，音頻處理塊2，誤差校正塊4和編碼數(shù)據(jù)I/O塊5只向/從TM區(qū)執(zhí)行數(shù)據(jù)傳送。
在上述所述區(qū)的地址空間分別具有圖3所示的結(jié)構(gòu)。
換句話說(shuō)，未被編碼的圖象數(shù)據(jù)(Y，Cr，Cb)在VM區(qū)中被以象素的形式記錄，圖象數(shù)據(jù)(水平720象素×垂直480象素每幀)被分成由水平5塊垂直10塊組成的50個(gè)超宏塊。每個(gè)超宏塊包括27個(gè)宏塊(MB)，每個(gè)宏塊包括四個(gè)用于亮度數(shù)據(jù)的DCT塊和一個(gè)用于色差數(shù)據(jù)的DCT塊。
每個(gè)DCT塊包括8×8象素。
利用上述個(gè)數(shù)的象素的一幀圖象數(shù)據(jù)在被編碼之后被記錄在磁帶的10個(gè)軌跡上，未被編碼的數(shù)據(jù)，對(duì)應(yīng)于如上所述水平方向上的五個(gè)超宏塊對(duì)應(yīng)于一個(gè)軌跡。
因此，作為訪問(wèn)VM區(qū)的地址，最好使用對(duì)應(yīng)于每個(gè)象素的水平和垂直方向的水平和垂直軌跡號(hào)Tr，在每個(gè)塊中的超宏塊號(hào)(SMB)，在相應(yīng)的超宏塊中的宏塊(MB)，和在相應(yīng)的宏塊中的DCT塊號(hào)(DCT)。
另一方面，在TM區(qū)中，被編碼的圖象數(shù)據(jù)，音頻數(shù)據(jù)和誤差校正數(shù)據(jù)被分開(kāi)并存儲(chǔ)在10個(gè)軌跡中，148個(gè)同步塊(SB)被存儲(chǔ)在對(duì)應(yīng)于相應(yīng)的軌跡的區(qū)中。
每個(gè)同步塊包括同步數(shù)據(jù)(Sync)，ID數(shù)據(jù)(ID)，音頻數(shù)據(jù)，圖象數(shù)據(jù)，一個(gè)奇偶數(shù)據(jù)，和對(duì)應(yīng)于符號(hào)的圖象數(shù)據(jù)和音頻數(shù)據(jù)。
因此，最好利用軌跡號(hào)Tr，每個(gè)軌跡中的同步塊號(hào)(SB)，每個(gè)同步塊中的符號(hào)號(hào)(Symbol)，作為用于訪問(wèn)TM區(qū)的地址。
如上所述的相應(yīng)塊對(duì)存儲(chǔ)器8的訪問(wèn)由存儲(chǔ)器控制器11仲裁和控制，地址控制在地址轉(zhuǎn)換電路6中進(jìn)行。
換句話說(shuō)，指定操作模式類型如重放模式或記錄模式的指令通過(guò)總線SB3從通過(guò)CPU接口連接的微計(jì)算機(jī)(CPU)被傳送到存儲(chǔ)器控制器11，存儲(chǔ)器控制器11根據(jù)該指令執(zhí)行與傳送數(shù)據(jù)相關(guān)的編程，并根據(jù)通過(guò)總線SB3從相應(yīng)的處理塊傳送的請(qǐng)求，對(duì)在相應(yīng)的處理塊和存儲(chǔ)器8之間的數(shù)據(jù)傳送作出仲裁。
當(dāng)CPU讀取由操作開(kāi)關(guān)SW設(shè)置的操作模式時(shí)，指令被輸出并對(duì)應(yīng)于各種操作模式，例如，編碼(記錄)模式，解碼(重放)模式和在VTR中的特定的重放模式。
由這些指令限定的操作模式并不限于上述的這些，還包括其它操作例如，用于圖象合成的編輯復(fù)制等。
地址產(chǎn)生電路6，響應(yīng)于處理模式，在存儲(chǔ)器8的相應(yīng)的處理塊和地址空間中為每個(gè)處理塊產(chǎn)生下述的特定的地址，以便以最佳的數(shù)據(jù)單元定址。地址產(chǎn)生電路6根據(jù)從相應(yīng)的處理塊傳送的各種地址數(shù)據(jù)產(chǎn)生特定的地址，并代表與處理模式相應(yīng)的最佳地址模式。
在該地址產(chǎn)生電路12中的地址產(chǎn)生操作根據(jù)傳送的圖象的類型從CPU10可變地被設(shè)定；例如，根據(jù)要處理的圖象的類型如，SD，或HD或NTSC或PAL，產(chǎn)生不同的地址。
另一方面，相應(yīng)處理電路的組成部分與從時(shí)鐘發(fā)生器12產(chǎn)生的四種時(shí)鐘同步地操作。
該時(shí)鐘發(fā)生器12產(chǎn)生根據(jù)從輸入信號(hào)和內(nèi)部基準(zhǔn)時(shí)鐘中取出并與輸入信號(hào)同步的同步信號(hào)H.sync和V.sync產(chǎn)生要送到圖象數(shù)據(jù)I/O塊1的第一時(shí)鐘CL1(該實(shí)施例為13.5MHz)，要送到音頻處理塊2第二時(shí)鐘信號(hào)CL2(在該實(shí)施例中為48KHz)執(zhí)行音頻數(shù)據(jù)的處理，要送到編碼/解碼塊3，誤差校正塊4和存儲(chǔ)器7的第三時(shí)鐘CL3(該實(shí)施例為67.5MHz)，執(zhí)行編碼/解碼，誤差校正和存儲(chǔ)器的讀/寫操作，要送到編碼數(shù)據(jù)I/O塊5的第四時(shí)鐘CL4(該實(shí)施例為41.85MHz)，執(zhí)行從/向記錄介質(zhì)的記錄/重放，并將這些時(shí)鐘送到相應(yīng)的塊。處理塊根據(jù)提供的時(shí)鐘執(zhí)行處理操作。
處理電路分別描述如下。
圖象數(shù)據(jù)I/O塊1包括一個(gè)A/D轉(zhuǎn)換器101，一個(gè)D/A轉(zhuǎn)換器102，一個(gè)視頻接口103，一個(gè)尋象器接口104，一個(gè)字符發(fā)生器105，一個(gè)基準(zhǔn)信號(hào)發(fā)生器106，一個(gè)地址產(chǎn)生電路107，用于產(chǎn)生地址數(shù)據(jù)和各種與地址控制相關(guān)的數(shù)據(jù)。
A/D轉(zhuǎn)換器101用于對(duì)SD兼容亮度信號(hào)Y和色差信號(hào)Cr和Cb或HD兼容亮度信號(hào)Y和色差信號(hào)Cr和Cb數(shù)字化。亮度信號(hào)在與13.5或40.5MHz同步的周期內(nèi)被數(shù)字化，色差信號(hào)Cr和Cb在1/4周期被數(shù)字化并輸出8比特?cái)?shù)據(jù)。
這些頻率可以根據(jù)輸入信號(hào)的類型改變。
基準(zhǔn)信號(hào)發(fā)生器106從輸入圖象信號(hào)中提取同步信號(hào)H.sync和V.sync并輸出它們。
地址產(chǎn)生電路107主要包括一個(gè)1/8分頻器1071，一個(gè)1/720分頻器1072，一個(gè)1/480分頻器1073和一個(gè)1/2分頻器1074，它們串聯(lián)連接，如圖5所示，從時(shí)鐘發(fā)生電路12提供的時(shí)鐘CL1由這些分頻器分成輸出數(shù)據(jù)h和v，用于產(chǎn)生水平方向和垂直方向的地址，和指示用于一幀的寫/讀模式的轉(zhuǎn)換定時(shí)的信號(hào)Fr，并將數(shù)據(jù)送到地址發(fā)生電路6。
盡管地址產(chǎn)生電路107操作輸出用于亮度數(shù)據(jù)的地址數(shù)據(jù)，在該實(shí)施例中用于彩色數(shù)據(jù)的用于處理4∶1∶1分量信號(hào)的地址產(chǎn)生電路提供有1/4分頻器用于在同一分頻器的前級(jí)將時(shí)鐘CL1分成1/4作為地址產(chǎn)生電路107。
視頻接口103將分別代表亮度信號(hào)和兩個(gè)色差信號(hào)并以分時(shí)模式輸入和輸出的數(shù)據(jù)Y，Pr和Pb送到地址產(chǎn)生電路107。
此外，1/8分頻器1071的輸出被送到請(qǐng)求產(chǎn)生器1075，并且一個(gè)與分頻輸出同步的請(qǐng)求req1被輸出。
于是，圖象數(shù)據(jù)I/O塊1接收輸入圖象數(shù)據(jù)并輸出特定的圖象數(shù)據(jù)并也輸出與地址數(shù)據(jù)h和v相關(guān)的數(shù)據(jù)Y，Pb，Pr和Fr到地址轉(zhuǎn)換電路6，和向存儲(chǔ)器控制器11輸出用于請(qǐng)求訪問(wèn)存儲(chǔ)器8的請(qǐng)求req1。
下面描述音頻處理塊2。
該音頻處理塊2包括一個(gè)A/D轉(zhuǎn)換器201，一個(gè)D/A轉(zhuǎn)換器202，用于音頻數(shù)據(jù)的數(shù)字處理器(DSP)，和地址產(chǎn)生電路204。音頻處理塊2在A/D轉(zhuǎn)換器201中根據(jù)規(guī)定的模式以48kHz或32KHz對(duì)輸入音頻信號(hào)取樣，對(duì)音頻信號(hào)16比特?cái)?shù)字化得到兩個(gè)通道的數(shù)字音頻數(shù)據(jù)，或以32KHz對(duì)輸入音頻信號(hào)取樣并以12比特對(duì)音頻信號(hào)數(shù)字化(非線性)，得到四通道數(shù)字音頻數(shù)據(jù)并同時(shí)在數(shù)據(jù)處理器203中對(duì)數(shù)據(jù)執(zhí)行加重處理，并以字節(jié)(符號(hào))的單位轉(zhuǎn)換數(shù)字化的取樣數(shù)據(jù)。
如此得到的音頻數(shù)據(jù)通過(guò)數(shù)據(jù)總線在規(guī)定的定時(shí)傳送到存儲(chǔ)器7并在那里進(jìn)行記錄。
在該實(shí)施例中，由地址產(chǎn)生電路204產(chǎn)生的符號(hào)(A符號(hào))被輸出到地址轉(zhuǎn)換電路6作為音頻數(shù)據(jù)中的地址數(shù)據(jù)，請(qǐng)求req5被輸出到存儲(chǔ)器控制器11。
如上所述，音頻處理塊2根據(jù)規(guī)定的模式轉(zhuǎn)換輸入的音頻信號(hào)為符號(hào)形式的數(shù)字音頻信號(hào)，將該符號(hào)輸出到地址產(chǎn)生電路6作為用于產(chǎn)生地址的數(shù)據(jù)，及將用于請(qǐng)求訪問(wèn)存儲(chǔ)器8的請(qǐng)求req5送到遠(yuǎn)端控制器11。
下面描述編碼/解碼塊3。
該編碼/解碼塊3包括一個(gè)轉(zhuǎn)換電路301，用于DCT轉(zhuǎn)換或反向DCT轉(zhuǎn)換，量化電路302，用于量化或方向量化，一個(gè)編碼/解碼電路303，用于可變長(zhǎng)度編碼和可變長(zhǎng)度解碼，一個(gè)地址產(chǎn)生電路304并提供有一個(gè)運(yùn)動(dòng)檢測(cè)電路305用于在轉(zhuǎn)換電路301中確定DCT轉(zhuǎn)換模式(8×8象素模式或8×4×2象素轉(zhuǎn)換模式)，一個(gè)活動(dòng)計(jì)算電路306，用于確定一組量化步驟，一個(gè)編碼量控制電路307用于在量化電路302中確定量化步驟并控制編碼量。
在該例中，在編碼/解碼塊3中，DCT塊單元，宏塊和超宏塊被作為用于在上述相應(yīng)電路中的處理單元。
在編碼/解碼塊3中的地址產(chǎn)生電路304輸出這些單元數(shù)據(jù)作為地址數(shù)據(jù)。
在NTSC系統(tǒng)的數(shù)字VTR中，一幀的圖象數(shù)據(jù)被記錄在10個(gè)軌跡(在PAL制的情況為12軌跡)上五個(gè)超級(jí)塊的數(shù)據(jù)被分配給每個(gè)軌跡。
該實(shí)施例的編碼/解碼塊3的地址產(chǎn)生電路304，在相應(yīng)塊中的超級(jí)塊號(hào)Trk被送到地址產(chǎn)生電路作為用于產(chǎn)生地址的數(shù)據(jù)。
輸出上述數(shù)據(jù)的地址產(chǎn)生電路304主要包括一個(gè)1/64分頻器3041，一個(gè)1/4分頻器3042，一個(gè)1/5分頻器3043，一個(gè)1/27分頻器3044和一個(gè)1/10分頻器3045，如圖6所示，從時(shí)鐘產(chǎn)生電路12產(chǎn)生的時(shí)鐘CL3由這些分頻器分頻處理單元的數(shù)據(jù)被送到地址轉(zhuǎn)換電路6作為編碼/解碼塊3的地址數(shù)據(jù)。
1/64分頻器3041的輸出被送到請(qǐng)求產(chǎn)生器3046和輸出與該分頻的輸出同步的請(qǐng)求req4。
編碼/解碼塊3輸出指示編碼操作(在記錄中的操作)被執(zhí)行的數(shù)據(jù)和解碼操作(在重放中的操作)被執(zhí)行的數(shù)據(jù)，作為用于產(chǎn)生地址的數(shù)據(jù)。
上述的編碼/解碼塊3對(duì)通過(guò)存儲(chǔ)器8提供的圖象數(shù)據(jù)編碼或解碼并輸出。同時(shí)，編碼/解碼塊3提供用于產(chǎn)生各種地址的數(shù)據(jù)到地址轉(zhuǎn)換電路6，并輸出用于請(qǐng)求訪問(wèn)存儲(chǔ)器8的請(qǐng)求req4到存儲(chǔ)器控制器11。
下面描述誤差校正塊4的結(jié)構(gòu)。
該誤差校正塊4包括一個(gè)誤差校正電路401，一個(gè)并發(fā)存儲(chǔ)器402和一個(gè)地址產(chǎn)生電路403。誤差校正塊4將誤差校正碼加到由編碼/解碼塊3和音頻處理塊2產(chǎn)生的編碼數(shù)據(jù)，將其返還存儲(chǔ)器8，檢測(cè)包括在重放數(shù)據(jù)中的誤差校正碼并校正誤差。
該誤差校正塊4中的地址產(chǎn)生電路403主要包括一個(gè)1/8分頻器4031，一個(gè)1/10分頻器4032，一個(gè)1/148分頻器4033和1/10分頻器4034，如圖7所示，從時(shí)鐘產(chǎn)生電路12提供的時(shí)鐘CL3被這些分頻器分頻，指示在相應(yīng)軌跡中的符號(hào)號(hào)的符號(hào)數(shù)據(jù)，在超宏塊中的宏塊號(hào)SB和在軌跡中的超級(jí)塊號(hào)Trk被送到地址產(chǎn)生電路6，1/8分頻器4031的輸出被送到請(qǐng)求產(chǎn)生器4035，并產(chǎn)生和輸出請(qǐng)求訪問(wèn)存儲(chǔ)器8的請(qǐng)求req9到存儲(chǔ)器控制器11。
誤差校正電路401通過(guò)復(fù)制接口404與外部單元連接，并適于提供誤差校正數(shù)據(jù)，或在誤差校正之后插入到外部單元的數(shù)據(jù)。
下面描述編碼數(shù)據(jù)I/O塊5的結(jié)構(gòu)。
編碼數(shù)據(jù)包括一個(gè)記錄和重放處理電路501，一個(gè)A/D轉(zhuǎn)換器502，用于對(duì)通過(guò)模擬處理單元503，例如記錄和重放放大器提供的模擬信號(hào)數(shù)字化，以及一個(gè)地址產(chǎn)生電路504，用于輸出用于地址產(chǎn)生的數(shù)據(jù)。
記錄和重放處理電路501包括各種功能電路，例如調(diào)制電路，用于將編碼信號(hào)通過(guò)禁止DC成分調(diào)制成適于磁記錄的格式，波形均衡電路，用于在重放中使用，一個(gè)PLL電路，一個(gè)數(shù)字解調(diào)電路，一個(gè)跟蹤控制電路和一個(gè)地址產(chǎn)生電路504，時(shí)鐘CL4作為PLL電路的輸出被輸出并送到A/D轉(zhuǎn)換器502。
編碼數(shù)據(jù)I/O塊5的地址產(chǎn)生電路504主要包括一個(gè)1/8分頻器5041，一個(gè)1/10分頻器5042，一個(gè)1/148分頻器5043和一個(gè)1/10分頻器5044，如圖8所示，時(shí)鐘CL4由這些分頻器分頻，如上所述的符號(hào)數(shù)據(jù)，及如同誤差校正塊4中的同步塊號(hào)和軌跡號(hào)Trk被送到地址產(chǎn)生電路6，1/8分頻器的輸出被送到請(qǐng)求產(chǎn)生器5045，向存儲(chǔ)器控制器11提出的用于請(qǐng)求訪問(wèn)存儲(chǔ)器8的請(qǐng)求被產(chǎn)生并輸出。
如上所述的信號(hào)處理電路的相應(yīng)塊有選擇地執(zhí)行規(guī)定的記錄操作，重放操作或根據(jù)從外部CPU通過(guò)CPU接口9傳輸?shù)闹噶顖?zhí)行特定的重放操作。
CPU接口9通過(guò)子碼緩沖器13從/向存儲(chǔ)器8傳送子碼數(shù)據(jù)并且記錄該子碼的數(shù)據(jù)被作為地址數(shù)據(jù)提供到地址轉(zhuǎn)換電路6，用于請(qǐng)求訪問(wèn)存儲(chǔ)器8的請(qǐng)求req2在規(guī)定的時(shí)刻被輸出到存儲(chǔ)器控制器11。
該實(shí)施例的地址控制是在地址轉(zhuǎn)換電路6中進(jìn)行的，用于將從相應(yīng)塊的地址產(chǎn)生電路提供的地址數(shù)據(jù)轉(zhuǎn)換成對(duì)應(yīng)于存儲(chǔ)器8中的相應(yīng)存儲(chǔ)區(qū)的具體地址。
如圖9所示，地址轉(zhuǎn)換電路6具有多個(gè)轉(zhuǎn)換端口121，122，123，125和126，用于接收來(lái)自相應(yīng)處理塊的數(shù)據(jù)和參數(shù)數(shù)據(jù)以及來(lái)自CPU接口9的指令，并根據(jù)存儲(chǔ)器8的地址空間以規(guī)定的數(shù)據(jù)單元輸出相應(yīng)處理塊訪問(wèn)的該數(shù)據(jù)和數(shù)據(jù)地址，一個(gè)多路復(fù)用器127，用于有選擇地將相應(yīng)端口輸出的數(shù)據(jù)DATA和地址Ad-dress提供到存儲(chǔ)器8，和鎖存電路128。相應(yīng)的轉(zhuǎn)換端口還具有緩沖存儲(chǔ)器BM，用于在規(guī)定時(shí)間輸出輸入數(shù)據(jù)。
轉(zhuǎn)換端口還分別具有計(jì)數(shù)器Count，用于對(duì)從相應(yīng)處理塊傳送的地址數(shù)據(jù)的個(gè)數(shù)計(jì)數(shù)，計(jì)數(shù)器對(duì)提供的地址數(shù)據(jù)計(jì)數(shù)，將其轉(zhuǎn)換為最適于每個(gè)處理塊的格式的地址并輸出之。
換句話說(shuō)，轉(zhuǎn)換端口121處理來(lái)自圖象數(shù)據(jù)I/O塊1的數(shù)據(jù)并根據(jù)提供的每個(gè)控制數(shù)據(jù)對(duì)Y，Pb或Pr的地址數(shù)據(jù)h和v計(jì)數(shù)，并在水平方向?qū)γ?個(gè)象素分配一個(gè)地址。該地址以由Fr指定的幀為單位刷新用于兩個(gè)存儲(chǔ)器單元的寫模式和讀模式對(duì)由Fr指定的一幀交替地設(shè)置。
存儲(chǔ)器8通過(guò)多路復(fù)用器127接收轉(zhuǎn)換端口121輸出的圖象數(shù)據(jù)和地址，該圖象數(shù)據(jù)被寫入存儲(chǔ)器8中由該地址指定的特定存儲(chǔ)器單元。
為了從/向存儲(chǔ)器8讀出/寫入圖象數(shù)據(jù)，轉(zhuǎn)換端口121以8象素單元處理數(shù)據(jù)，這樣可以允許由存儲(chǔ)器8的讀出放大器82猝發(fā)傳送。該實(shí)施例因?yàn)橐?象素單元編制可以使讀出放大器82執(zhí)行猝發(fā)傳送，從而可以進(jìn)行高速讀/寫操作。
此外，在該實(shí)施例中，通過(guò)將讀出放大器82的能力設(shè)置為8×8×8象素，在處理8×8象素中，在DCT塊單元中可以實(shí)現(xiàn)水平方向8象素和垂直方向8象素高速讀/寫。
類似地，該地址產(chǎn)生電路6對(duì)從相應(yīng)塊以數(shù)據(jù)單元傳送的數(shù)據(jù)計(jì)數(shù)，該數(shù)據(jù)單元是在另一處理塊和存儲(chǔ)器8之間傳送的，并指定一個(gè)對(duì)應(yīng)于每個(gè)相應(yīng)塊的地址。
換句話說(shuō)，在數(shù)據(jù)被在音頻處理塊和存儲(chǔ)器8之間傳送時(shí)，以符號(hào)形式的地址通過(guò)對(duì)符號(hào)個(gè)數(shù)計(jì)數(shù)被產(chǎn)生，在該數(shù)據(jù)在編碼/解碼塊3和存儲(chǔ)器8之間傳送時(shí)，根據(jù)宏塊，超宏塊和軌跡號(hào)產(chǎn)生一個(gè)地址，在數(shù)據(jù)在誤差校正塊4和或編碼數(shù)據(jù)I/O塊5和存儲(chǔ)器8之間傳送時(shí)，根據(jù)符號(hào)，超宏塊和軌跡號(hào)產(chǎn)生一個(gè)地址。
具體地說(shuō)，對(duì)應(yīng)于音頻處理塊2的轉(zhuǎn)換端口122接收用于地址產(chǎn)生的從音頻處理塊2輸出的數(shù)據(jù)符號(hào)和參數(shù)數(shù)據(jù)并根據(jù)這些數(shù)據(jù)輸出符號(hào)形式的音頻處理數(shù)據(jù)，在存儲(chǔ)器8中寫入數(shù)據(jù)，從而向/從存儲(chǔ)器8傳送和接收音頻數(shù)據(jù)。
編碼/解碼塊3輸出超級(jí)塊中的宏塊號(hào)SMB，宏塊中的DCT塊號(hào)MB，在相應(yīng)的軌跡中的超級(jí)塊號(hào)Trk，指示編碼操作(用于記錄)或解碼操作(用于重放)的操作數(shù)據(jù)R/P，編譯碼器端口123執(zhí)行向/從存儲(chǔ)器8的音頻數(shù)據(jù)的傳送。
子碼端口124，誤差校正端口125和記錄和重放端口126分別根據(jù)從誤差校正塊4，編碼數(shù)據(jù)I/O塊5和子碼緩沖器提供的地址產(chǎn)生數(shù)據(jù)和參數(shù)數(shù)據(jù)產(chǎn)生特定的地址數(shù)據(jù)。
因此，地址產(chǎn)生電路的相應(yīng)端口根據(jù)從相應(yīng)塊提供的用于產(chǎn)生地址的數(shù)據(jù)產(chǎn)生和輸出對(duì)應(yīng)于單元數(shù)據(jù)的以最適合于存儲(chǔ)器7的相應(yīng)處理塊和地址空間處理的數(shù)據(jù)格式的地址。
地址轉(zhuǎn)換電路6響應(yīng)于輸入圖象的類型通過(guò)根據(jù)參數(shù)數(shù)據(jù)改變計(jì)數(shù)器Count的復(fù)位時(shí)間來(lái)分配地址。
換句話說(shuō)，參數(shù)數(shù)據(jù)被用來(lái)指定輸入圖象信號(hào)的類型(系統(tǒng))，地址產(chǎn)生電路根據(jù)輸入圖象信號(hào)是否與SD或HD和NTSC信號(hào)或PAL信號(hào)兼容，改變計(jì)數(shù)器的控制使得輸入圖象信號(hào)符合相應(yīng)系統(tǒng)的圖象尺寸和幀時(shí)間。
地址轉(zhuǎn)換電路6可以根據(jù)上述參數(shù)的指定執(zhí)行符合輸入圖象信號(hào)的編址。
該實(shí)施例的仲裁和編程在存儲(chǔ)器控制器11中進(jìn)行。
存儲(chǔ)器控制器具有根據(jù)下面所述的操作模式對(duì)每個(gè)處理塊和訪問(wèn)優(yōu)先級(jí)來(lái)對(duì)存儲(chǔ)器8的訪問(wèn)次序仲裁的功能。
來(lái)自相應(yīng)塊的請(qǐng)求通過(guò)請(qǐng)求總線SB3被傳送到存儲(chǔ)器控制器11，而各種指令和參數(shù)數(shù)據(jù)從通過(guò)CPU接口連接的微計(jì)算機(jī)(CPU)傳送，存儲(chǔ)器控制器執(zhí)行相應(yīng)塊和存儲(chǔ)器8的仲裁。
由存儲(chǔ)器11進(jìn)行的仲裁是為了防止在總線上的沖突，通過(guò)根據(jù)特定優(yōu)先級(jí)分配相應(yīng)塊到存儲(chǔ)器8的訪問(wèn)，并在地址轉(zhuǎn)換電路6中的相應(yīng)處理塊中的緩沖存儲(chǔ)器BF中的調(diào)整等待時(shí)間來(lái)實(shí)現(xiàn)。
下面描述在記錄操作中的仲裁操作。
如上所述，在下面的步驟次序中，與在編碼(記錄)模式中的優(yōu)先級(jí)相同，在記錄中的仲裁被設(shè)定；在存儲(chǔ)器8中寫輸入數(shù)據(jù)，從存儲(chǔ)器8中讀出用于記錄的編碼的數(shù)據(jù)，在誤差校正中訪問(wèn)存儲(chǔ)器8，在編碼中訪問(wèn)存儲(chǔ)器8，向/從存儲(chǔ)器8寫/讀音頻數(shù)據(jù)，并在處理子碼數(shù)據(jù)中訪問(wèn)存儲(chǔ)器8。
輸入數(shù)據(jù)被寫入存儲(chǔ)器8中，如圖10A和10H所示。即，一個(gè)確認(rèn)信號(hào)ack根據(jù)請(qǐng)求req1從圖象數(shù)據(jù)I/O塊1返回到遠(yuǎn)端控制器11，存儲(chǔ)輸入數(shù)據(jù)的存儲(chǔ)器8響應(yīng)于該確認(rèn)信號(hào)以特定的單元送出該圖象數(shù)據(jù)，存儲(chǔ)器控制器11指定一個(gè)特定地址并執(zhí)行圖象向存儲(chǔ)器8的寫入。
接下來(lái)，編碼已經(jīng)完成的編碼數(shù)據(jù)根據(jù)對(duì)應(yīng)于來(lái)自編碼數(shù)據(jù)I/O塊的請(qǐng)求req2的確認(rèn)信號(hào)從存儲(chǔ)器8讀出，而確認(rèn)信號(hào)在圖象數(shù)據(jù)被讀出之后被輸出到存儲(chǔ)器8。
對(duì)誤差校正的訪問(wèn)最好在訪問(wèn)存儲(chǔ)器8讀出圖象數(shù)據(jù)和編碼數(shù)據(jù)以外的時(shí)間(示于圖10C)進(jìn)行。
誤差校正塊4在特定的定時(shí)向存儲(chǔ)器控制器11發(fā)送請(qǐng)求req3，而存儲(chǔ)器控制器11根據(jù)該請(qǐng)求在期間t1中的適當(dāng)?shù)臅r(shí)間返回確認(rèn)信號(hào)，以允許執(zhí)行誤差校正。
編碼塊3在特定量的編碼所需的數(shù)據(jù)被存儲(chǔ)在存儲(chǔ)器8時(shí)總是發(fā)出請(qǐng)求req4，而存儲(chǔ)器控制器11在如圖10E所示的期間t2中的特定定時(shí)產(chǎn)生確認(rèn)信號(hào)，以允許編碼塊訪問(wèn)存儲(chǔ)器8。
類似地，用于寫音頻信號(hào)的請(qǐng)求req5在余下的期間(圖10G中所示的期間t3)中的特定定時(shí)總是被送出，而存儲(chǔ)器控制器11允許訪問(wèn)音頻塊2。
盡管用于處理子碼信號(hào)的訪問(wèn)與用于處理音頻數(shù)據(jù)的訪問(wèn)相同，音頻信號(hào)的處理被優(yōu)先執(zhí)行，并且因此在余下的期間t4，允許訪問(wèn)。
因此，該實(shí)施例的存儲(chǔ)器控制器11仲裁存儲(chǔ)器總線以便允許根據(jù)每個(gè)處理的優(yōu)先級(jí)訪問(wèn)存儲(chǔ)器8。
存儲(chǔ)器控制器11根據(jù)指令向存儲(chǔ)器8執(zhí)行相應(yīng)處理塊的訪問(wèn)優(yōu)先級(jí)的編程。
下面描述存儲(chǔ)器控制器11的編程操作。
在該實(shí)施例中，存儲(chǔ)器控制器11根據(jù)模式，例如，記錄模式，重放模式，或由操作開(kāi)關(guān)設(shè)置的特定重放模式以特定的優(yōu)先級(jí)對(duì)相應(yīng)塊向存儲(chǔ)器8的訪問(wèn)仲裁。
換句話說(shuō)，在記錄模式中，取出輸入圖象數(shù)據(jù)送到存儲(chǔ)器8被賦予最高的優(yōu)先級(jí)，該優(yōu)先級(jí)在用于記錄的編碼數(shù)據(jù)的讀出，誤差校正的訪問(wèn)，壓縮的訪問(wèn)，用于音頻數(shù)據(jù)的輸入和輸出的訪問(wèn)，用于子碼數(shù)據(jù)的訪問(wèn)的順序中被設(shè)定，于是上述的仲裁根據(jù)優(yōu)先級(jí)被執(zhí)行。
類似地，在重放中，最高優(yōu)先級(jí)被賦予重放的編碼數(shù)據(jù)向存儲(chǔ)器8的取送，然后，優(yōu)先級(jí)被給予輸出數(shù)據(jù)的訪問(wèn)，誤差校正的訪問(wèn)，處理子碼數(shù)據(jù)的訪問(wèn)，解碼的訪問(wèn)，處理音頻數(shù)據(jù)的訪問(wèn)。這些優(yōu)先級(jí)通過(guò)指定記錄操作和重放操作來(lái)改變。
此外，盡管在特定的重放處理中的優(yōu)先級(jí)與重放中的優(yōu)先級(jí)相同，處理子碼數(shù)據(jù)的訪問(wèn)被優(yōu)先執(zhí)行。
盡管上述的實(shí)施例應(yīng)用于數(shù)字VTR的信號(hào)處理電路，顯然本發(fā)明并不限于這些實(shí)施例，而且也可以應(yīng)用于基于MPEG標(biāo)準(zhǔn)的用于編碼和解碼的數(shù)據(jù)傳送。
在這種情況下，用于運(yùn)動(dòng)補(bǔ)償?shù)奶幚韷K和用于局部解碼的處理塊可以被加入到圖1的處理塊中，并且用于運(yùn)動(dòng)補(bǔ)償?shù)奶幚砀鶕?jù)在存儲(chǔ)器控制器11中的仲裁，在編碼和解碼之前被優(yōu)先執(zhí)行。
在實(shí)時(shí)處理時(shí)需要比上述實(shí)施例更高速度的處理，因此，需要將基準(zhǔn)時(shí)鐘的頻率設(shè)定到例如80MHz。
從上述描述得知，根據(jù)本發(fā)明的實(shí)施例可以同時(shí)使用一個(gè)單一存儲(chǔ)器通過(guò)在使多個(gè)處理塊訪問(wèn)單一存儲(chǔ)器時(shí)執(zhí)行與相應(yīng)處理塊中的處理模式一致的最佳地址控制，實(shí)現(xiàn)各種處理。
根據(jù)該實(shí)施例，盡管單一存儲(chǔ)器被共用，通過(guò)根據(jù)處理的優(yōu)先級(jí)仲裁和控制相應(yīng)處理塊對(duì)存儲(chǔ)器的訪問(wèn)，可以以高速執(zhí)行特定的處理。
因此，在處理操作之間的定時(shí)控制可以更為有利，與獨(dú)立存儲(chǔ)器的情況相比，可以降低成本。
此外，該實(shí)施例通過(guò)根據(jù)與要處理的數(shù)據(jù)類型一致的參數(shù)數(shù)據(jù)改變和控制地址轉(zhuǎn)換裝置的操作能夠處理多種類型的視頻信號(hào)，而無(wú)需增加特殊部件。
而且，從上述描述得知，該實(shí)施例通過(guò)根據(jù)指定的操作模式執(zhí)行訪問(wèn)編程，響應(yīng)于相應(yīng)的操作模式可以執(zhí)行高速處理。
此外，從上述描述得知，根據(jù)本發(fā)明的實(shí)施例通過(guò)按照在處理塊中的處理單元設(shè)置能夠在存儲(chǔ)器中高速讀/寫的特定的能力，可以執(zhí)行相應(yīng)的處理塊到存儲(chǔ)器的高速訪問(wèn)。
權(quán)利要求
1.一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行各種互不相同的處理；存儲(chǔ)器裝置，由所述多個(gè)處理裝置共用；以及控制裝置，用于執(zhí)行相應(yīng)處理裝置和存儲(chǔ)器裝置之間的訪問(wèn)控制，其中所述的控制裝置根據(jù)相應(yīng)的處理裝置在不同的單元中執(zhí)行地址控制。
2.根據(jù)權(quán)利要求1的信號(hào)處理器，其中所述的處理裝置包括圖象數(shù)據(jù)I/O裝置，音頻數(shù)據(jù)處理裝置，編碼/解碼裝置，誤差校正裝置，和編碼數(shù)據(jù)I/O裝置。
3.根據(jù)權(quán)利要求1的信號(hào)處理器，其中所述的處理裝置包括一個(gè)SDRAM。
4.一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行各種互不相同的處理；存儲(chǔ)器裝置，由所述多個(gè)處理裝置共用；以及控制裝置，用于執(zhí)行相應(yīng)處理裝置和存儲(chǔ)器裝置之間的訪問(wèn)控制，其中所述的控制裝置通過(guò)優(yōu)先執(zhí)行具有高處理優(yōu)先級(jí)的數(shù)據(jù)的訪問(wèn)執(zhí)行分時(shí)處理。
5.根據(jù)權(quán)利要求4的信號(hào)處理器，其中所述的處理裝置包括圖象數(shù)據(jù)I/O裝置，音頻數(shù)據(jù)處理裝置，編碼/解碼裝置，誤差校正裝置，和編碼數(shù)據(jù)I/O裝置。
6.根據(jù)權(quán)利要求4的信號(hào)處理器，其中所述的處理裝置包括一個(gè)SDRAM。
7.根據(jù)權(quán)利要求4的信號(hào)處理器，其中所述控制裝置將最高優(yōu)先級(jí)賦予輸入數(shù)據(jù)處理。
8.一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行各種互不相同的處理；存儲(chǔ)器裝置，由所述多個(gè)處理裝置共用；以及用于設(shè)置與要處理的多種數(shù)據(jù)相一致的參數(shù)的裝置；控制裝置，用于執(zhí)行相應(yīng)處理裝置和存儲(chǔ)器裝置之間的訪問(wèn)控制，其中所述的控制裝置根據(jù)與所述數(shù)據(jù)一致的參數(shù)，使所述的地址控制不同。
9.根據(jù)權(quán)利要求8的信號(hào)處理器，其中所述的處理裝置包括圖象數(shù)據(jù)I/O裝置，音頻數(shù)據(jù)處理裝置，編碼/解碼裝置，誤差校正裝置，和編碼數(shù)據(jù)I/O裝置。
10.根據(jù)權(quán)利要求8的信號(hào)處理器，其中所述的處理裝置包括一個(gè)SDRAM。
11.一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行各種互不相同的處理；存儲(chǔ)器裝置，由所述多個(gè)處理裝置共用；以及模式指定裝置，用于指定一個(gè)操作模式；控制裝置，用于執(zhí)行相應(yīng)處理裝置和存儲(chǔ)器裝置之間的訪問(wèn)控制，其中所述的控制裝置根據(jù)與所述數(shù)據(jù)一致的操作模式，使所述的地址控制的優(yōu)先級(jí)不同。
12.根據(jù)權(quán)利要求11的信號(hào)處理器，其中所述的操作模式包括一個(gè)正常模式和一個(gè)檢索模式。
13.一種信號(hào)處理器，包括多個(gè)處理裝置，用于執(zhí)行各種互不相同的處理；存儲(chǔ)器裝置，由所述多個(gè)處理裝置共用，并具有能夠以高速傳送特定數(shù)據(jù)單元的數(shù)據(jù)的輸入/輸出部件。其中所述的可以以高速在所述的輸入/輸出部件中傳送的數(shù)據(jù)的特定單元與所述相應(yīng)裝置中的數(shù)據(jù)單元一致。
14.根據(jù)權(quán)利要求13的信號(hào)處理器，其中所述的存儲(chǔ)器裝置為一個(gè)具有能夠傳送特定容量的數(shù)據(jù)的讀出放大器和用于存儲(chǔ)所述數(shù)據(jù)的SDRAM。
15.根據(jù)權(quán)利要求13的信號(hào)處理器，其中所述的處理裝置包括圖象數(shù)據(jù)I/O裝置，音頻數(shù)據(jù)處理裝置，編碼/解碼裝置，誤差校正裝置，和編碼數(shù)據(jù)I/O裝置。
全文摘要
一種信號(hào)處理器，包括多個(gè)處理電路，用于執(zhí)行各種互不相同的處理，存儲(chǔ)器電路，由所述多個(gè)處理電路共用；以及控制電路，用于執(zhí)行相應(yīng)處理電路和存儲(chǔ)器電路之間的訪問(wèn)控制，其中所述的控制電路根據(jù)相應(yīng)的處理電路在不同的單元中執(zhí)行地址控制。
文檔編號(hào)H04N7/52GK1144361SQ9510259
公開(kāi)日1997年3月5日 申請(qǐng)日期1995年10月27日 優(yōu)先權(quán)日1994年10月27日
發(fā)明者山下伸逸, 春間和彥 申請(qǐng)人:佳能株式會(huì)社