專利名稱：鎖相環(huán)的鑒相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于產(chǎn)生鎖相環(huán)時(shí)鐘信號(hào)的裝置。
具有諸如屏上顯示文本和畫中畫(picture-in-picture)等性能用于電視機(jī)和磁帶錄象機(jī)信號(hào)源的數(shù)字式視頻信號(hào)處理系統(tǒng)可能要求鎖相于稱為行同步時(shí)鐘的水平同步信號(hào)的時(shí)鐘信號(hào)。一般鎖相環(huán)(PLL)系統(tǒng)即為產(chǎn)生行同步時(shí)鐘而形成。通常，這種PLL需要一鑒相器和一計(jì)數(shù)器。
在鑒相器中產(chǎn)生一個(gè)與水平同步信號(hào)的占空因數(shù)無(wú)關(guān)的相位誤差指示信號(hào)可能是理想的。產(chǎn)生這樣一種時(shí)鐘信號(hào)，即在相位同步條件下，時(shí)鐘邊沿與同步信號(hào)的邊沿對(duì)齊或近似同時(shí)發(fā)生，也可為理想的。更為理想的可能做法產(chǎn)生這樣一種相位誤差指示信號(hào)，致使水平同步信號(hào)被加到鑒相器中的僅僅一個(gè)觸發(fā)器而該同步信號(hào)沒有任何信號(hào)通路包括鑒相器的另一觸發(fā)器。這樣，當(dāng)相位誤差為正和負(fù)時(shí)均僅用一個(gè)觸發(fā)器。從而簡(jiǎn)化了鑒相器的電路。
體現(xiàn)本發(fā)明一個(gè)方面的鎖相環(huán)電路包括一個(gè)可控振蕩器和一同步信號(hào)源。一個(gè)觸發(fā)器響應(yīng)同步信號(hào)，在同步信號(hào)出現(xiàn)的邊沿，產(chǎn)生第一狀態(tài)的觸發(fā)器輸出信號(hào)，該輸出信號(hào)在該第一狀態(tài)和一個(gè)第二狀態(tài)之間交變。一個(gè)解碼器用于將同步信號(hào)經(jīng)由包含該觸發(fā)器的同步信號(hào)的信號(hào)通路加到所述解碼器的輸出端。在解碼器輸出端產(chǎn)生相位差指示信號(hào)。該相位差指示信號(hào)是根據(jù)同步信號(hào)和振蕩器的輸出信號(hào)之間的相位差產(chǎn)生的。對(duì)于正和負(fù)兩種相位差而言，沒其他觸發(fā)器包含在同步信號(hào)源和解碼器輸出端之間的同步信號(hào)的任何信號(hào)通路內(nèi)。一個(gè)低通濾波器響應(yīng)相位差指示信號(hào)和耦合到振蕩器的控制輸入端，用于以鎖相環(huán)方式控制振蕩器。在穩(wěn)態(tài)相位同步操作下，振蕩器輸出信號(hào)的邊沿是與同步信號(hào)邊沿對(duì)齊的。


圖1以方塊圖形式部分示出體現(xiàn)本發(fā)明一個(gè)方面，包含一鑒相器的鎖相環(huán)(PLL);和圖2a-2f是用于說(shuō)明圖1PLL操作的波形圖。
圖1表示一鎖相環(huán)電路(PLL)100的一個(gè)方塊圖，PLL100體現(xiàn)本發(fā)明的一個(gè)方面，包括一鑒相器101。例如從電視接收機(jī)的視頻檢波器(未示出)獲得的基帶亮度視頻信號(hào)VIDEO-IN被耦合到一個(gè)傳統(tǒng)同步分離器50，該分離器50產(chǎn)生水平同步信號(hào)CSI的脈沖，該信號(hào)脈沖具有水平偏轉(zhuǎn)頻率fH下的周期H，也就是例如在NTSC標(biāo)準(zhǔn)中fH為15734Hz。
輸出信號(hào)ClKDiv是通過(guò)對(duì)PLL100在壓控振蕩器53中產(chǎn)生的振蕩輸出信號(hào)ClK進(jìn)行分頻在輸出端Q10上產(chǎn)生的經(jīng)N分頻二進(jìn)制計(jì)數(shù)器52的11個(gè)輸出Q0-Q10的最大有效位。信號(hào)ClK可用于電視接收機(jī)的不同階段(未示出)，供視頻信號(hào)處理之用。在穩(wěn)態(tài)操作下，信號(hào)ClK的頻率等于N×fH。值N表示信號(hào)ClK的頻率與信號(hào)ClKDiv的頻率之比。值N例如可等于1716。
圖2a-2f示出有助于解釋圖1電路圖操作的波形。圖1與2a-2f中的相似符號(hào)和數(shù)碼指示相似的項(xiàng)目或功能。
存儲(chǔ)器單元的清零輸入CLR或圖1D型觸發(fā)器62接收在NAND門63的一個(gè)輸出端產(chǎn)生的低(LOW)態(tài)清零信號(hào)CLEAR。在計(jì)數(shù)器52的一個(gè)給定周期H中，當(dāng)在輸出端Q0-Q9產(chǎn)生的10個(gè)最低有效反向信號(hào)的每一個(gè)處于高態(tài)(HIGH)，而信號(hào)ClKDiv在非反向輸出端Q10產(chǎn)生的最高有效位處于高態(tài)(HIGH)時(shí)，產(chǎn)生信號(hào)CLEAR。這樣，在圖2a的時(shí)間TR(1)或TR(2)，圖1的信號(hào)CLEAR到達(dá)低狀態(tài)(LOW)。當(dāng)信號(hào)CLEAR處于低態(tài)時(shí)，觸發(fā)器62被鎖定至復(fù)位狀態(tài)，在此狀態(tài)下輸出端Q上產(chǎn)生的是圖2C的信號(hào)SYN，處于低電位，同時(shí)觸發(fā)器62的反向輸出端Q產(chǎn)生的信號(hào)SYN處于高狀態(tài)。信號(hào)CLEAR提供每個(gè)水平周期H中對(duì)觸發(fā)器62的初始化。
當(dāng)調(diào)諧電視接收機(jī)以接收一電視臺(tái)時(shí)，一旦在圖1的信號(hào)VIDEO-IN中出現(xiàn)一水平同步脈沖便產(chǎn)生圖2b的水平同步信號(hào)脈沖CSI的有從高-到-低躍變的前沿LE(1)或LE(2)。圖2b的兩信號(hào)脈沖之間為高狀態(tài)。
觸發(fā)器62的輸入端D接收高狀態(tài)的信號(hào)VCC。當(dāng)圖2b的信號(hào)CSI出現(xiàn)前沿LE(1)或LE(2)時(shí)，圖1的觸發(fā)器62的觸發(fā)邊沿被鎖定于置位狀態(tài)，在此狀態(tài)下，在圖1觸發(fā)器62的非反向輸出端Q產(chǎn)生的圖2C的輸出信號(hào)SYN到達(dá)高狀態(tài)。信號(hào)ClKDiv有一個(gè)與圖2C的信號(hào)SYN作相位比較的圖2a的后沿TT(1)或TT(2)。
在第一實(shí)例中，圖2b左側(cè)所示前沿LE(1)出現(xiàn)在圖2a的信號(hào)ClKDiv已處于高狀態(tài)時(shí)。第一實(shí)例描繪了這樣一種情況，作為由前沿LE(1)確定的圖2b的信號(hào)脈沖CSI的相位滯后作為由信號(hào)ClKDiv的后沿TT(1)確定的圖2a信號(hào)ClKDiv的相位。因此，接收信號(hào)SYN和ClKDiv的與門64的圖1輸出信號(hào)64a處于圖2b的沿LE(1)和圖2a的沿TT(1)之間的高狀態(tài)。
圖1的輸出信號(hào)64a經(jīng)或(OR)門65耦合到三態(tài)門66的允許輸入端66a以在圖1的輸入端66a產(chǎn)生圖2a的允許信號(hào)ENA。信號(hào)ClKDiv被耦合到門66的輸入端66b。信號(hào)ENA，在出現(xiàn)圖2b的邊沿LE(1)的時(shí)間和出現(xiàn)圖2a的沿TT)(1)的時(shí)間之間處于高狀態(tài)。所以，圖1的信號(hào)ENA使得也處于高狀態(tài)的信號(hào)ClKDiv能耦合到門66的輸出端66c，用于產(chǎn)生圖1和2e的高狀態(tài)輸出信號(hào)OUT。
這樣，從信號(hào)ClKDiv產(chǎn)生有一峰值的高狀態(tài)相位差指示信號(hào)脈沖OUT。就在圖2b的邊沿LE(1)和圖2a的邊沿TT(1)之間的間隔前和后，形成圖2d信號(hào)ENA的脈沖寬度，圖1的輸出端66c處于高阻抗?fàn)顟B(tài)。信號(hào)OUT的脈寬與相位誤差或相位差成比例。信號(hào)OUT經(jīng)構(gòu)成PLL100的環(huán)路濾波器的傳統(tǒng)低通濾波器54被耦合到振蕩器53的控制輸入端53a，用以控制信號(hào)ClK的相位和頻率。
在第二實(shí)例中，圖2a的右側(cè)所示前沿LE(2)出現(xiàn)在圖2a的信號(hào)ClKDiv已處于低狀態(tài)時(shí)。該第二實(shí)施例描繪的情況是作為由前沿LE(2)確定的圖2a的信號(hào)CSI相位滯后于作為由后沿TT(2)所確定的圖2a的信號(hào)ClKDiv的相位。因此接收信號(hào)SYN和ClKDiv的與門67的圖1輸出信號(hào)67a在圖2a的邊沿TT(2)與圖2b的邊沿LE(2)之間為高狀態(tài)。
圖1的輸出信號(hào)67a經(jīng)或門65耦合到三態(tài)門66的允許輸入端66a用于在圖1輸入端66a產(chǎn)生圖2d的允許信號(hào)ENA。信號(hào)ClKDiv被耦合到門66的輸入端66b。在出現(xiàn)圖2a邊沿TT(2)時(shí)和出現(xiàn)圖2b邊沿LE(2)時(shí)之間的時(shí)間，信號(hào)ENA處于高態(tài)，所以，圖1的信號(hào)ENA使得處于低態(tài)的信號(hào)ClKDiv能耦合到門66的輸出端66c。結(jié)果，使圖1和2e的輸出信號(hào)OUT以低態(tài)產(chǎn)生。這樣，產(chǎn)生有低態(tài)峰值的相位差指示信號(hào)脈沖OUT。
就在形成圖2d的信號(hào)ENA脈沖寬度的圖2a的邊沿TT(2)和圖2b邊沿LE(2)之間間隔的前，后，圖1輸出端66c處于高阻抗?fàn)顟B(tài)。信號(hào)OUT的脈沖寬度正比于圖2b的前沿LE(2)與圖2a邊沿TT(2)之間的相位誤差或時(shí)差。有利之處在于信號(hào)OUT與每個(gè)信號(hào)CSI和信號(hào)ClKDiv的占空因數(shù)無(wú)關(guān)。因此圖1的PLL100可有利地不受信號(hào)CSI的占空因數(shù)任何變化的影響，而這種變化可能由于，例如，噪聲或信號(hào)接收偏差而引起。
在相位同步狀態(tài)下，圖2a的邊沿TT(2)或TT(1)同圖2f的信號(hào)ClK的時(shí)鐘沿CE緊接之后或幾乎同時(shí)出現(xiàn)。因此在相位同步操作狀態(tài)下信號(hào)ClK和CSI的這兩邊沿是對(duì)齊的。使圖2f的信號(hào)ClK的時(shí)鐘沿CE同圖2a的邊沿TT(1)或TT(2)對(duì)齊可有助于對(duì)圖中未示的利用信號(hào)ClK的視頻設(shè)備的其他階段中的信號(hào)進(jìn)行處理。
按本發(fā)明一個(gè)特性，耦合到觸發(fā)器62的圖1信號(hào)CSI在產(chǎn)生信號(hào)OUT的過(guò)程中不加到任何其他信號(hào)存儲(chǔ)級(jí)。門64，65，67和66構(gòu)成相位檢波器的解碼器101a。解碼器101a完全由組合的邏輯級(jí)構(gòu)成。這樣，當(dāng)相位差為正和負(fù)時(shí)，除了觸發(fā)器62以外沒有觸發(fā)器耦合到在產(chǎn)生信號(hào)CSI的端61a和產(chǎn)生信號(hào)OUT的端66c之間形成的信號(hào)通路。僅用一個(gè)觸發(fā)器的結(jié)果便是簡(jiǎn)化了相位檢波器的電路。
在第三實(shí)例中，電視接收機(jī)未被調(diào)諧到接收任何視頻信號(hào)，導(dǎo)致遺漏圖1的信號(hào)VIDEO-IN同步分離器60的操作致使當(dāng)不出現(xiàn)同步脈沖時(shí)，例如在電視接收機(jī)未調(diào)諧接收到某一發(fā)送臺(tái)時(shí)，信號(hào)CSI繼續(xù)處于低態(tài)。由于信號(hào)CLEAR的作用，使觸發(fā)器62處于復(fù)位態(tài)和信號(hào)SYN處于低態(tài)。處于低態(tài)的信號(hào)CSI禁止通過(guò)門67去產(chǎn)生信號(hào)ENA。當(dāng)門67被禁止時(shí)，由于不產(chǎn)生信號(hào)ENA結(jié)果使端66a，未被驅(qū)動(dòng)并在端66c產(chǎn)生高阻抗，所以，有利的是當(dāng)，例如在信號(hào)CSI中出現(xiàn)短時(shí)長(zhǎng)中斷時(shí)，濾波器54和振蕩器53不受干擾。此外，當(dāng)連續(xù)遺漏視頻信號(hào)VIDEO-IN時(shí)，振蕩器53將操作在一個(gè)標(biāo)稱自激頻率下。
按照本發(fā)明另一個(gè)特性，圖2a的信號(hào)ClKDiv具有大于1∶1的低-高比，例如為2∶1。因此，當(dāng)出現(xiàn)圖2a的邊沿TR(1)或TR(2)時(shí)出現(xiàn)的圖1信號(hào)CLEAR將使圖1的觸發(fā)器62能將接著出現(xiàn)在信號(hào)CSI中的圖2b的均衡脈沖EQ復(fù)位。因此，出現(xiàn)在垂直回掃期間的均衡脈沖EQ將不干擾PLL100的操作，因?yàn)樗鼈儾⒉挥绊懜S圖2a的邊沿TR(1)或TR(2)的信號(hào)SYN。
除了為分頻目的所需計(jì)數(shù)器52的觸發(fā)計(jì)數(shù)級(jí)以外，只需要一個(gè)附加觸發(fā)器，即觸發(fā)器62。解碼器101a的所有其他邏輯級(jí)均是較少存儲(chǔ)器(memory-less)或組合邏輯級(jí)。正如前面已解釋過(guò)，PLL100的有利結(jié)構(gòu)在于在產(chǎn)生信號(hào)CSI的端61a與產(chǎn)生信號(hào)OUT的端66c之間的任何信號(hào)通路中，除了觸發(fā)器62以外沒有附加存儲(chǔ)器元件。因此，當(dāng)相位差無(wú)論是正還是負(fù)時(shí)在信號(hào)CSI的任何信號(hào)通路中，觸發(fā)器62是唯一的觸發(fā)器。
權(quán)利要求
1.一種鎖相環(huán)電路，包括可控振蕩器(53)；同步信號(hào)源(Q4)；觸發(fā)器(62)，響應(yīng)所述同步信號(hào)，用于在出現(xiàn)所述同步信號(hào)的邊沿(LE1/LE2)時(shí)產(chǎn)生第一狀態(tài)的觸發(fā)器輸出信號(hào)(SYN)，所述輸出信號(hào)在所述第一狀態(tài)和一個(gè)第二狀態(tài)(H/L)之間交變；所述鎖相環(huán)電路的特征在于還包括解碼器(101a)，用于將所述同步信號(hào)經(jīng)由所述同步信號(hào)的信號(hào)通路加到所述解碼器(66c)的一個(gè)輸出端，該解碼器包括所述觸發(fā)器以在所述解碼器的所述輸出端產(chǎn)生相位差指示信號(hào)(OUT)，所述相位差指示信號(hào)是根據(jù)所述同步信號(hào)和所述振蕩器(CLK)的一個(gè)輸出信號(hào)之間的相位差產(chǎn)生的，以致對(duì)于正和負(fù)兩種相位差而言，在同步信號(hào)的所述源和所述解碼器的所述輸出之間沒有其他觸發(fā)器包含在所述同步信號(hào)的任何信號(hào)路徑內(nèi)；和低通濾波器(54)，響應(yīng)所述相位差指示信號(hào)并耦合到所述振蕩器的控制輸入端(53a)，用于以鎖相環(huán)方式控制所述振蕩器，致使在穩(wěn)態(tài)鎖相操作下，所述振蕩器輸出信號(hào)邊沿(CE)與所述同步信號(hào)的所述邊沿對(duì)齊。
2.根據(jù)權(quán)利要求1的鎖相環(huán)電路，其特征在于一個(gè)計(jì)數(shù)器(52)響應(yīng)所述振蕩器輸出信號(hào)(CLK)用以對(duì)所述振蕩器輸出信號(hào)分頻，所述計(jì)數(shù)器被耦合到所述解碼器(101a)以便對(duì)所述振蕩器輸出信號(hào)的所述邊沿(CLK)提供時(shí)序信息。
3.根據(jù)權(quán)利要求2的一種鎖相環(huán)電路，其特征在于所述計(jì)數(shù)器(52)被耦合到所述觸發(fā)器(62)，以產(chǎn)生所述第二狀態(tài)(SYN＝低)的所述觸發(fā)器輸出信號(hào)。
4.根據(jù)權(quán)利要求3的鎖相環(huán)電路，其特征在于所述計(jì)數(shù)器(52)產(chǎn)生一個(gè)第一信號(hào)(ClKDiv)和其中所述相位差指示信號(hào)(OUT)脈沖的脈寬是根據(jù)當(dāng)所述觸發(fā)器輸出信號(hào)(SYN)響應(yīng)所述同步信號(hào)(CSI)呈現(xiàn)所述第一態(tài)(SYN＝高)時(shí)的時(shí)刻(LE1)和所述第一信號(hào)出現(xiàn)時(shí)刻(TT1)之間的間隔長(zhǎng)度來(lái)確定的。
5.根據(jù)權(quán)利要求4的鎖相環(huán)電路，其特征在于所述計(jì)數(shù)器(52)產(chǎn)生一個(gè)相對(duì)于所述第一信號(hào)時(shí)移的第二信號(hào)(CLEAR)，其中所述同步信號(hào)(CSI)是從一視頻信號(hào)(VIDEO IN)導(dǎo)出并包括水平比率信號(hào)和所述水平比率信號(hào)的給定脈沖(CSI)對(duì)之間的一個(gè)均衡脈沖(EQ)以及其中在所述水平比率信號(hào)的一個(gè)給定周期內(nèi)，所述第二信號(hào)引起所述觸發(fā)器(62)跟隨所述均衡脈沖的出現(xiàn)，以防止所述均衡脈沖影響所述相位差指示信號(hào)(OUT)的方式，呈現(xiàn)所述第二狀態(tài)。
6.根據(jù)權(quán)利要求1的鎖相環(huán)電路，其特征在于所述相位差指示信號(hào)脈沖(OUT)在所述相位差為正時(shí)處于第一幅度(高)和在所述相位差為負(fù)時(shí)處于第二幅度(低)。
7.根據(jù)權(quán)利要求1的鎖相環(huán)電路，其特征在于一個(gè)計(jì)數(shù)器(52)響應(yīng)所述振蕩器輸出信號(hào)(CLK)，用以產(chǎn)生較低頻率的第一信號(hào)(ClKDiv)其中所述解碼器(101a)包括一個(gè)三態(tài)門(66)，該門(66)將所述計(jì)數(shù)器的所述第一信號(hào)耦合到所述門的輸出端(66c)以在所述輸出端產(chǎn)生所述相位誤差指示信號(hào)(OUT)脈沖。
8.根據(jù)權(quán)利要求1的鎖相環(huán)電路，其特征在于計(jì)數(shù)器(52)響應(yīng)所述振蕩器輸出信號(hào)(CLK)，用于產(chǎn)生耦合到所述解碼器(101a)的第一信號(hào)(ClKDiv)，其中當(dāng)所述同步信號(hào)(CSI)相位超前所述第一信號(hào)時(shí)所述相位差指示信號(hào)(OUT)脈沖有一個(gè)響應(yīng)所述觸發(fā)器輸出信號(hào)(SYN)的前沿和響應(yīng)所述第一信號(hào)出現(xiàn)的后沿(TT1)，而當(dāng)所述同步信號(hào)相位滯后所述第一信號(hào)時(shí)，所述脈沖有一個(gè)響應(yīng)所述第一信號(hào)出現(xiàn)的前沿(TT2)和一響應(yīng)所述觸發(fā)器輸出信號(hào)的后沿。
9.根據(jù)權(quán)利要求8的鎖相環(huán)電路，其特征在于所述計(jì)數(shù)器(52)產(chǎn)生第二信號(hào)(CLEAR)，該信號(hào)是相對(duì)所述第一信號(hào)時(shí)移的用于對(duì)所述觸發(fā)器(62)進(jìn)行初始化和用于使其在一給定的所述同步信號(hào)(CSI)周期內(nèi)呈現(xiàn)所述第二狀態(tài)(SYN＝低)。
10.根據(jù)權(quán)利要求8的鎖相環(huán)電路，其特征在于所述觸發(fā)器(62)是在所述計(jì)數(shù)器(52)和所述解碼器的所述輸出端(66c)之間任何信號(hào)路徑中的唯一存儲(chǔ)級(jí)。
11.根據(jù)權(quán)利要求1的鎖相環(huán)電路，其特征在于所述同步信號(hào)(CSI)以旁通所述觸發(fā)器(經(jīng)67)的方式耦合到所述解碼器(101a)，用以使所述相位誤差指示信號(hào)(OUT)能在正常操作下產(chǎn)生并用以在所述同步信號(hào)被遺漏時(shí)禁止所述相位誤差指示信號(hào)的產(chǎn)生。
12.一種鎖相環(huán)電路，包括可控振蕩器(53)，用以產(chǎn)生振蕩信號(hào)(CLK);計(jì)數(shù)器(52)，響應(yīng)所述振蕩信號(hào)，用于對(duì)所述振蕩信號(hào)分頻以產(chǎn)生其間有一時(shí)差的第一(ClKDiv)和第二(CLEAR)信號(hào)，該兩信號(hào)與所述振蕩信號(hào)同步，各有一個(gè)低于所述振蕩信號(hào)的較低頻率;一個(gè)同步信號(hào)(CSI)源;所述鎖相環(huán)電路的特征在于邊沿觸發(fā)的觸發(fā)器(62)，響應(yīng)所述同步信號(hào)用于根據(jù)所述同步信號(hào)的瞬態(tài)產(chǎn)生第一狀態(tài)(高)的觸發(fā)器輸出信號(hào)(SYN)，所述第一狀態(tài)產(chǎn)生在所述同步信號(hào)與所述第一信號(hào)之相位差為正時(shí)并當(dāng)所述相位差為負(fù)時(shí)，所述觸發(fā)器響應(yīng)所述第二信號(hào)用于根據(jù)所述第二信號(hào)產(chǎn)生第二狀態(tài)(低)的所述觸發(fā)器輸出信號(hào)，所述觸發(fā)器輸出信號(hào)在所述同步信號(hào)一定周期內(nèi)的所述第一和第二狀態(tài)之間交變;解碼器(101a)用于，當(dāng)所述觸發(fā)器輸入信號(hào)處于所述第一狀態(tài)和所述第一信號(hào)(ClKDiv)處于第一狀態(tài)(高)時(shí)產(chǎn)生指示所述相位差在第一狀態(tài)(高)的信號(hào)(OUT)，用于當(dāng)所述觸發(fā)器輸出信號(hào)處在所述第二狀態(tài)(低)和所述第一信號(hào)處在第二狀態(tài)(低)時(shí)，產(chǎn)生第二狀態(tài)(低)的所述解碼器輸出信號(hào)以及用于在所述同步信號(hào)給定周期以外的其余時(shí)期產(chǎn)生第三狀態(tài)(三態(tài))的所述解碼器輸出信號(hào);以及低通濾波器(54)，響應(yīng)所述相位差指示信號(hào)并耦合到所述振蕩器的一個(gè)控制輸入端(53a)用于以鎖相環(huán)方式控制所述振蕩器。
13.根據(jù)權(quán)利要求12的鎖相環(huán)電路，其特征在于在所述相位差為正和負(fù)兩種情況下，僅僅所述同步信號(hào)(CSI)給定脈沖的上升沿和下降沿之一(下降沿)影響所述相位差指示信號(hào)(OUT)和僅僅所述第一信號(hào)(ClKDiv)的給定脈沖的上升沿和下降沿之一(下降沿)影響所述相位差指示信號(hào)。
14.根據(jù)權(quán)利要求13的鎖相環(huán)電路，其特征在于所述同步信號(hào)(CSI)和第一信號(hào)(ClKDiv)的所述邊沿是在穩(wěn)態(tài)鎖相操作下對(duì)齊的。
15.一種鎖相環(huán)電路，包括可控振蕩器(53)，用于產(chǎn)生振蕩器輸出信號(hào)(CLK);響應(yīng)所述振蕩器輸出信號(hào)的裝置(52)，用于對(duì)所述振蕩器輸出信號(hào)分頻以產(chǎn)生頻率低于所述振蕩器輸出信號(hào)頻率并與其同步的第一信號(hào)(ClKDiv);包含若干脈沖的同步信號(hào)(CSI)源;邊沿觸發(fā)的觸發(fā)器(62)響應(yīng)所述同步信號(hào)用于根據(jù)所述同步信號(hào)的邊沿(LE1)產(chǎn)生第一狀態(tài)(高)的觸發(fā)器輸出信號(hào)(SYN)，所述第一狀態(tài)產(chǎn)生在所述同步信號(hào)與所述第一信號(hào)之相位差為正時(shí)和所述相位差為負(fù)時(shí)，所述觸發(fā)器輸出在所述第一狀態(tài)和一個(gè)第二狀態(tài)(低)之間交變;其特征在于一個(gè)解碼器(101a)響應(yīng)所述觸發(fā)器輸出信號(hào)和所述第一信號(hào)用于在所述解碼器(66c)的輸出端產(chǎn)生指示所述相位差和與所述同步信號(hào)占空因數(shù)無(wú)關(guān)的解碼器輸出信號(hào)(OUT)，所述解碼器輸出信號(hào)是根據(jù)所述觸發(fā)器輸出信號(hào)出現(xiàn)所述第一狀態(tài)時(shí)(LE1)和出現(xiàn)所述第一信號(hào)時(shí)(TT1)的時(shí)間之差產(chǎn)生的，以致對(duì)正和負(fù)相位差而言，除了所述觸發(fā)器以外，沒有觸發(fā)器用于將來(lái)自所述同步信號(hào)的時(shí)序信息引入所述解碼器輸出信號(hào)的相位差信息中;以及一個(gè)低通濾波器(54)，響應(yīng)所述相位差指示信號(hào)并耦合到所述振蕩器的控制輸入端(53a)，用于以鎖相環(huán)方式控制所述振蕩器。
16.根據(jù)權(quán)利要求15的鎖相環(huán)電路，其特征在于在穩(wěn)態(tài)相位鎖定操作下，所述振蕩器輸出信號(hào)(CLK)的邊沿(CE)與基本同時(shí)出現(xiàn)的所述同步信號(hào)的邊沿(LE1)對(duì)齊的。
17.根據(jù)權(quán)利要求15的鎖相環(huán)電路，其特征在于所述第一信號(hào)發(fā)生裝置(52)包括計(jì)數(shù)器(52)，該計(jì)數(shù)器響應(yīng)所述振蕩器輸出信號(hào)(CLK)用于對(duì)所述振蕩器輸出信號(hào)分頻，所述計(jì)數(shù)器被耦合到所述解碼器(101a)，用以對(duì)所述振蕩器輸出信號(hào)提供所述邊沿(CE)的時(shí)序信息。
18.根據(jù)權(quán)利要求17的鎖相環(huán)電路，其特征在于所述計(jì)數(shù)器(52)被耦合到所述觸發(fā)器(62)用于產(chǎn)生所述第二狀態(tài)(低)的所述觸發(fā)器輸出信號(hào)(SYN)。
全文摘要
一種鎖相環(huán)電路包括鑒相器(101a，62)用于產(chǎn)生頻率高于電視信號(hào)(VIDEO IN)行頻的時(shí)鐘信號(hào)(CLK)。鑒相器包括在出現(xiàn)水平同步脈沖(CSI)時(shí)置位的觸發(fā)器(62)。提供分頻的計(jì)數(shù)器(52)的輸出(Q0—Q9)被解碼，以便對(duì)觸發(fā)器每個(gè)水平周期進(jìn)行復(fù)位。除了該觸發(fā)器外，對(duì)計(jì)數(shù)器的計(jì)數(shù)級(jí)而言僅使用組合邏輯部件(101a)以產(chǎn)生相位誤差指示信號(hào)(OUT)，該信號(hào)(OUT)經(jīng)低通濾波器(54)耦合到鎖相環(huán)電路的振蕩器(53)的控制輸入端(53a)。
文檔編號(hào)H04N9/72GK1112753SQ9511484
公開日1995年11月29日 申請(qǐng)日期1994年4月6日 優(yōu)先權(quán)日1994年4月7日
發(fā)明者W·登霍蘭達(dá) 申請(qǐng)人:Rca湯姆森許可公司