專利名稱：數(shù)字調(diào)制的信號(hào)接收機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無(wú)線接收機(jī)，具體講涉及接收數(shù)字調(diào)制的信號(hào)以經(jīng)過(guò)模/數(shù)轉(zhuǎn)換器產(chǎn)生的接收數(shù)據(jù)的無(wú)線接收機(jī)。
通常，諸如尋呼機(jī)的無(wú)線接收機(jī)采用間歇接收來(lái)省電。另外，還有一種系統(tǒng)，在每個(gè)接收期向CPU提供主時(shí)鐘脈沖以穩(wěn)定無(wú)線接收特性。例如在未審查的日本專利公開(kāi)7-99680中，便攜式數(shù)據(jù)處理裝置帶有I/O槽，這種可使在無(wú)線導(dǎo)呼機(jī)可拆下地裝在上面。當(dāng)無(wú)線尋呼機(jī)接收無(wú)線信號(hào)時(shí)，無(wú)線導(dǎo)呼機(jī)向數(shù)據(jù)處理裝置輸出控制信號(hào)，從而在接收期間中斷向CPU提供主時(shí)鐘信號(hào)或切換到低頻的子時(shí)鐘信號(hào)上，以使主時(shí)鐘不致干擾無(wú)線接收特性。在接收完后，CPU加主時(shí)鐘信號(hào)。這樣，CPU開(kāi)始執(zhí)行接收數(shù)據(jù)的數(shù)據(jù)操作。
近年，隨著發(fā)射率的增強(qiáng)，采用了諸如M陣列FSK(頻移鍵控)多電平數(shù)字調(diào)制技術(shù)。特別是在許多無(wú)線的應(yīng)用中采用4陣列FSK調(diào)制格式。由于多電平數(shù)字調(diào)制可使大量的數(shù)據(jù)發(fā)送出去，長(zhǎng)度已增加了的消息可在同一時(shí)間發(fā)到諸如尋呼機(jī)的無(wú)線選呼接收機(jī)上。
但是，在無(wú)線選呼接收機(jī)中，所接收的數(shù)據(jù)暫時(shí)存在存儲(chǔ)器上，在接收完后，存在存儲(chǔ)器中的存儲(chǔ)數(shù)據(jù)被主時(shí)鐘下的CPU讀出和處理。因此，當(dāng)收到大量的超出存儲(chǔ)器容量的數(shù)據(jù)時(shí)，CPU在接收操作期間就必須以主時(shí)鐘處理所接收的數(shù)據(jù)。這可能會(huì)使主時(shí)鐘的諧波反過(guò)來(lái)影響無(wú)線系統(tǒng)的無(wú)線靈敏度特性。
本發(fā)明的目的在于提供一種接收機(jī)和時(shí)序控制方法，它可以在處理所接收的數(shù)字?jǐn)?shù)據(jù)的同時(shí)可靠穩(wěn)定地接收數(shù)字調(diào)制的信號(hào)。
本發(fā)明的另一目的在于提供一種無(wú)線選呼接收機(jī)，它可接收大量的數(shù)據(jù)而不影響接收特性。
根據(jù)本發(fā)明，在具有能將多電平檢波信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的AD轉(zhuǎn)換器的接收機(jī)中，數(shù)字信號(hào)的數(shù)據(jù)處理是在當(dāng)AD轉(zhuǎn)換器未進(jìn)行AD轉(zhuǎn)換時(shí)進(jìn)行的。由于多電平檢測(cè)信號(hào)是在當(dāng)數(shù)據(jù)處理未進(jìn)行時(shí)經(jīng)AD轉(zhuǎn)換器輸入的，因此，可以在不影響接收特性的情況下接收數(shù)據(jù)。
根據(jù)本發(fā)明的一個(gè)方面，接收機(jī)包括用于從數(shù)字調(diào)制信號(hào)中檢測(cè)多電平檢測(cè)信號(hào)的檢波器和用于在多電平檢波信號(hào)的基礎(chǔ)上確定的間隔中將多電平檢波信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的模/數(shù)轉(zhuǎn)換器。接收機(jī)還包括用于控制無(wú)線接收機(jī)的多個(gè)操作的第一控制器，該操作包括數(shù)字信號(hào)的數(shù)據(jù)處理；以及用于控制第一控制器的工作時(shí)序的第二控制器，這樣，第一控制器在AD轉(zhuǎn)換器并不執(zhí)行多電平檢波信號(hào)的AD轉(zhuǎn)換的期間內(nèi)執(zhí)行數(shù)據(jù)處理。
根據(jù)本發(fā)明的另一方面，無(wú)線選呼接收機(jī)還包括用于對(duì)數(shù)字信號(hào)解碼以產(chǎn)生接收數(shù)據(jù)的解碼器；以及用于存儲(chǔ)接收數(shù)據(jù)的存儲(chǔ)器。時(shí)序控制器用于控制AD轉(zhuǎn)換器的AD轉(zhuǎn)換時(shí)序，這樣，在多電平檢波信號(hào)確定的間隔內(nèi)進(jìn)行AD轉(zhuǎn)換。數(shù)據(jù)處理器用于處理數(shù)據(jù)以執(zhí)行無(wú)線選呼接收機(jī)的多個(gè)操作，該操作包括接收數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)處理，其中接收數(shù)據(jù)的數(shù)據(jù)處理是在AD轉(zhuǎn)換未進(jìn)行的期間內(nèi)進(jìn)行的。


圖1為根據(jù)本發(fā)明實(shí)施例的無(wú)線選呼接收機(jī)的方框圖；圖2A為無(wú)線通信系統(tǒng)中采用的傳輸信號(hào)格式的實(shí)例示意圖；圖2B為波形圖，示出無(wú)線通信系統(tǒng)的發(fā)射機(jī)中的兩電平傳輸信號(hào)和對(duì)應(yīng)的4電平調(diào)制信號(hào)；圖3為波形圖，示出根據(jù)實(shí)施例的無(wú)線選呼接收機(jī)的操作；圖4為流程圖，示出圖1實(shí)施例中的CPU的控制流程；圖5為時(shí)序圖，示出實(shí)施例中的CPU的數(shù)據(jù)處理時(shí)序。
見(jiàn)圖1，無(wú)線系統(tǒng)101經(jīng)過(guò)接收天線從無(wú)線通信系統(tǒng)的無(wú)線基站(未示出)接收無(wú)線信號(hào)。無(wú)線系統(tǒng)101將所接收的信號(hào)放大并輸出到諸如鑒頻器的檢波器102上。檢波器102的檢波后的信號(hào)SDEC(四電平信號(hào))輸出到采樣和保持電路103以及波形整形電路109上。
采樣和保持電路103對(duì)檢波信號(hào)SDEC采樣并根據(jù)轉(zhuǎn)換開(kāi)始脈沖PST保持那時(shí)的信號(hào)電壓。電路103的采樣電壓SSH由模/數(shù)轉(zhuǎn)換器(ADC)104轉(zhuǎn)換成數(shù)字信號(hào)SD。模/數(shù)轉(zhuǎn)換是由轉(zhuǎn)換開(kāi)始脈沖PST啟動(dòng)的，并按ADC時(shí)鐘信號(hào)PADC進(jìn)行轉(zhuǎn)換。數(shù)字信號(hào)SD是從采樣電壓SSH中產(chǎn)生，它是4電平模擬信號(hào)。因此，4電平-2電平轉(zhuǎn)換器105將四電平轉(zhuǎn)換成兩電平以產(chǎn)生兩電平的接收信號(hào)SBD，它輸出到解碼器106上。
當(dāng)接收兩電平接收信號(hào)時(shí)，解碼器106將其解碼成所接收的數(shù)據(jù)并將接收信號(hào)SBD中的選呼信號(hào)與先前存在ID只讀存儲(chǔ)器107中的識(shí)別(ID)號(hào)比較。無(wú)線系統(tǒng)控制器108在解碼器106的控制下執(zhí)行無(wú)線系統(tǒng)101的省電控制。
波形整形電路109通過(guò)將檢測(cè)的信號(hào)SDEC與預(yù)定的參考電壓相比較以產(chǎn)波型整形后的檢波信號(hào)SDECS而對(duì)檢波信號(hào)SDEC的波形整形。同步信號(hào)發(fā)生器110產(chǎn)生與檢波信號(hào)SDECS同步的同步時(shí)序信號(hào)SSYNC。同步時(shí)序信號(hào)SSYNC輸出到ADC控制器111上，它在解碼器106的控制下產(chǎn)生與同步時(shí)序信號(hào)SSYNC同步的轉(zhuǎn)換開(kāi)始脈沖PST和ADC時(shí)鐘信號(hào)PADC。如前所述，電路103和ADC104是分別受轉(zhuǎn)換開(kāi)始脈沖PST和ADC時(shí)鐘信號(hào)PADC控制的。
此外，ADC控制器111向微處理器(或CPU)112輸出轉(zhuǎn)換開(kāi)始脈沖PST，它具有如前所述根據(jù)無(wú)線系統(tǒng)101的工作與否進(jìn)行時(shí)鐘切換的能力。CPU 112根據(jù)ROM 113中所存儲(chǔ)的程序進(jìn)行數(shù)據(jù)處理。解碼器106中可采用ADC控制器111。
當(dāng)檢波信號(hào)SBD中的選呼號(hào)與ID一致時(shí)，解碼器106向CPU 112輸出包含在接收信號(hào)SBD中的接收消息，隨后存儲(chǔ)在RAM 114中。CPU 112控制顯示驅(qū)動(dòng)器115，這樣，可以根據(jù)用戶的指令將消息顯示在液晶顯示器116上。在此圖中，通知用戶有來(lái)話呼叫的發(fā)聲器和用于輸入用戶指令的鍵盤未予示出。
主時(shí)鐘信號(hào)根據(jù)從ADC控制器111中接收的轉(zhuǎn)換開(kāi)始脈沖PST而加到CPU 112上。當(dāng)無(wú)線系統(tǒng)101的接收操作未執(zhí)行時(shí)，CPU 112根據(jù)主時(shí)鐘工作。另一方面，在執(zhí)行接收操作時(shí)，CPU 112根據(jù)子時(shí)鐘將接收的數(shù)據(jù)存儲(chǔ)在RAM 114中，也就是說(shuō)，主時(shí)鐘并不加到CPU112上。但是，如前所述，在接收長(zhǎng)消息且RAM 114滿時(shí)，CPU 112就根據(jù)主時(shí)鐘進(jìn)行高速數(shù)據(jù)處理。根據(jù)本發(fā)明，CPU 112可執(zhí)行高速數(shù)據(jù)處理而不影響接收的數(shù)據(jù)。下面將對(duì)細(xì)節(jié)加以描述。
見(jiàn)圖2A，無(wú)線基站發(fā)射具有諸如ERMES(歐洲無(wú)線消息系統(tǒng))信號(hào)格式的發(fā)射信號(hào)。具體講，一個(gè)序列包括60分鐘的60個(gè)周期，每個(gè)周期包括1分鐘的5個(gè)子序列。每個(gè)子序列包括12秒的16個(gè)批，每個(gè)批包括一個(gè)同步式樣、系統(tǒng)信息、地址段和消息段。
如圖2B所示，兩電平發(fā)射數(shù)據(jù)是按圖2A的信號(hào)格式組裝成的，隨后轉(zhuǎn)變成一個(gè)四電平脈沖流，它用作4陣列FSK調(diào)制信號(hào)以產(chǎn)生4陣列FSK調(diào)制的無(wú)線信號(hào)。這種4陣列FSK調(diào)制的無(wú)線信號(hào)是由圖1的無(wú)線選呼接收機(jī)所接收的。
見(jiàn)圖3，其中示出省電關(guān)閉無(wú)線系統(tǒng)101工作時(shí)實(shí)施例中的信號(hào)波形圖。圖3中，由檢波器102如圖3的(a)所示從4陣列FSK調(diào)制的無(wú)線信號(hào)中檢出信號(hào)SDEC(四電平模擬信號(hào))。整形電路109將信號(hào)SDEC與預(yù)定參考電壓VREF比較以如圖3(b)所示產(chǎn)生兩電平波形整形后的信號(hào)SDEC。當(dāng)接收兩電平信號(hào)SDEC時(shí)，同步信號(hào)發(fā)生器110如圖的(c)所示產(chǎn)生同步的同步時(shí)序信號(hào)SSYNC。ADC控制器111產(chǎn)生與同步時(shí)序信號(hào)SSYNC同步的轉(zhuǎn)換開(kāi)始脈沖PST和ADC時(shí)鐘信號(hào)PADC。轉(zhuǎn)換開(kāi)始脈沖PST在同步時(shí)序信號(hào)SSYNC的后沿開(kāi)始上升并在預(yù)定時(shí)間過(guò)后下降，這段時(shí)間正是如圖的(d)所示ADC 104進(jìn)行AD轉(zhuǎn)換所用的時(shí)間。因此ADC 104在轉(zhuǎn)換開(kāi)始脈沖PST的前沿開(kāi)始AD轉(zhuǎn)換并在如圖的(e)所示的脈沖PST的脈寬期間根據(jù)ADC時(shí)鐘信號(hào)PADC進(jìn)行AD轉(zhuǎn)換。
按此方式，采樣和保持操作以及AD轉(zhuǎn)換以圖的(f)的時(shí)序進(jìn)行，從而產(chǎn)生數(shù)字信號(hào)SD，它的模擬狀態(tài)是圖中(g)的形態(tài)。數(shù)字信號(hào)SD由4電平-2電平轉(zhuǎn)換器105轉(zhuǎn)換成兩電平信號(hào)SBD，如圖中的(h)所示。
另一方面，ADC控制器111輸出轉(zhuǎn)換開(kāi)始脈沖PST，由此使CPU112確定圖的(i)所示的主時(shí)鐘操作時(shí)序。具體講，CPU 112的主時(shí)鐘操作是在每個(gè)轉(zhuǎn)換開(kāi)始脈沖PST的后沿之后開(kāi)始的，并且在后續(xù)轉(zhuǎn)換開(kāi)始脈沖PST的前沿之前停止。換言之，按主時(shí)鐘進(jìn)行的高速數(shù)據(jù)處理是由CPU 112在轉(zhuǎn)換開(kāi)始脈沖PST之間的間隔期間執(zhí)行的。如圖中的(a)所示，由主時(shí)鐘的諧波引起的噪聲在主時(shí)鐘操作期間出現(xiàn)。由于CPU 112在S/H和AD轉(zhuǎn)換期間由主時(shí)鐘停止高速數(shù)據(jù)處理，因此對(duì)未受主時(shí)鐘影響的檢波信號(hào)SDEC采樣和轉(zhuǎn)換，以產(chǎn)生數(shù)字信號(hào)SD。下面描述數(shù)據(jù)處理時(shí)序控制的細(xì)節(jié)。
見(jiàn)圖4，當(dāng)從解碼器106接收解碼的數(shù)據(jù)時(shí)(步驟S1)，CPU 112將所接收的數(shù)據(jù)臨時(shí)存在RAM 114上(步驟S2)，隨后檢查RAM 114中存的數(shù)據(jù)量是否少于預(yù)定值A(chǔ)TH，例如RAM 114的容量(步驟S3)。在所存儲(chǔ)的數(shù)據(jù)的量少于預(yù)定值A(chǔ)TH期間重復(fù)步驟S1-S3，直到省電啟動(dòng)即無(wú)線系統(tǒng)101關(guān)閉為止。
當(dāng)存儲(chǔ)的數(shù)據(jù)量達(dá)到或大于預(yù)定值A(chǔ)TH時(shí)，CPU 112通過(guò)檢測(cè)每個(gè)轉(zhuǎn)換開(kāi)始脈沖PST的前沿(步驟S4)確定AD轉(zhuǎn)換開(kāi)始時(shí)序并啟動(dòng)定時(shí)器去計(jì)數(shù)。CPU 112檢測(cè)定時(shí)器是否計(jì)到TADC+T1(步驟S5)，其中TADC是ADC 104進(jìn)行AD轉(zhuǎn)換所需的時(shí)間，即轉(zhuǎn)換開(kāi)始脈沖PST的脈寬，T1是在PST后沿與CPU主時(shí)鐘操作最開(kāi)始之間的前空白區(qū)(見(jiàn)圖5)。
當(dāng)定時(shí)器計(jì)到TADC+T1時(shí)(步驟S5為是)，CPU 112根據(jù)主時(shí)鐘開(kāi)始高速數(shù)據(jù)處理，并進(jìn)一步檢查定時(shí)器的計(jì)數(shù)是否小于TPSH-T2(步驟S6)，其中TPSH為PST的前沿子序列的PST的時(shí)間，它是根據(jù)調(diào)制信號(hào)波特率來(lái)確定的，T2是CPU主時(shí)鐘操作結(jié)束與子序列的PST前沿間的后空白(見(jiàn)圖5)。CPU 112繼續(xù)進(jìn)行高速數(shù)據(jù)處理(步驟S7)直到定時(shí)器的計(jì)數(shù)小于TPSH-T2為止(步驟S6為否)。當(dāng)定時(shí)器的計(jì)數(shù)超過(guò)TPSH-T2時(shí)(步驟S6為否)，CPU 112切換成子時(shí)鐘(步驟S8)，然后返回步驟S1。
此處，子時(shí)鐘的頻率為幾十千Hz到幾百千Hz，而主時(shí)鐘的頻率范圍在幾兆Hz。因此，主時(shí)鐘的諧波對(duì)接收信號(hào)的影響大于子時(shí)鐘所產(chǎn)生的影響。
見(jiàn)圖5，CPU主時(shí)鐘操作是在轉(zhuǎn)換開(kāi)始脈沖PST之間的間隔TMAIN內(nèi)進(jìn)行的。前空白T1是用來(lái)避免CPU主時(shí)鐘在AD轉(zhuǎn)換期間就開(kāi)始。后空白T2是用來(lái)確保在AD轉(zhuǎn)換之前就完成。
在上面的實(shí)施例中，CPU 112根據(jù)從ADC控制器111上接收的轉(zhuǎn)換開(kāi)始脈沖PST切換到主時(shí)鐘操作上。無(wú)庸置言，ADC控制器111或解碼器106可以控制CPU 112的主時(shí)鐘操作時(shí)序。
如上所述，CPU 112甚至在無(wú)線接收操作中可由主時(shí)鐘進(jìn)行高速數(shù)據(jù)處理，除非AD轉(zhuǎn)換在進(jìn)行。換言之，CPU 112在由S/H 103和ADC 104進(jìn)行AD轉(zhuǎn)換時(shí)停止執(zhí)行高速數(shù)據(jù)處理。因此，檢波信號(hào)SDEC不受主時(shí)鐘諧波的影響，從而使解碼信號(hào)穩(wěn)定且可靠。由于在無(wú)線接收操作期間可進(jìn)行高速數(shù)據(jù)處理，因而可以可靠地接收諸如長(zhǎng)消息的大量的數(shù)據(jù)。
權(quán)利要求
1.一種用于接收數(shù)字調(diào)制信號(hào)的無(wú)線接收機(jī)，包括檢波器，用于從數(shù)字調(diào)制信號(hào)中檢出多電平檢波信號(hào)；模/轉(zhuǎn)換器，用于在多電平檢波信號(hào)的基礎(chǔ)上確定的間隔中將多電平檢波信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；其特征在于第一控制器，用于控制無(wú)線接收機(jī)的多個(gè)操作，該操作包括數(shù)字信號(hào)的數(shù)據(jù)處理，以及；第二控制器，用于控制第一控制器的工作時(shí)序，這樣，第一控制器在AD轉(zhuǎn)換器并不執(zhí)行多電平檢波信號(hào)的AD轉(zhuǎn)換的期間內(nèi)執(zhí)行數(shù)據(jù)處理。
2.如權(quán)利要求1的無(wú)線接收機(jī)，其特征在于第二控制器包括時(shí)序控制發(fā)生器，用于產(chǎn)生與多電平檢波信號(hào)同步的時(shí)序信號(hào)；以及時(shí)序控制器，用于控制AD轉(zhuǎn)換器的AD轉(zhuǎn)換時(shí)序與時(shí)序信號(hào)相同步。
3.如權(quán)利要求2的無(wú)線接收機(jī)，其特征在于時(shí)序控制器產(chǎn)生AD轉(zhuǎn)換開(kāi)始脈沖，每個(gè)脈沖都使AD轉(zhuǎn)換器開(kāi)始AD轉(zhuǎn)換。
4.如權(quán)利要求3的無(wú)線接收機(jī)，其特征在于第一控制器在AD轉(zhuǎn)換開(kāi)始脈沖的每個(gè)間隔內(nèi)進(jìn)行數(shù)據(jù)處理。
5.如權(quán)利要求4的無(wú)線接收機(jī)，其特征在于時(shí)期被設(shè)定在AD轉(zhuǎn)換開(kāi)始脈沖之間的每個(gè)間隔內(nèi)的預(yù)定位置上。
6.一種用于接收數(shù)字調(diào)制的信號(hào)的無(wú)線選呼接收機(jī)，包括檢波器，用于從數(shù)字調(diào)制信號(hào)中檢出多電平檢波信號(hào)；模數(shù)轉(zhuǎn)換器，用于將多電平檢波信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；解碼器，用于對(duì)數(shù)字信號(hào)解碼以產(chǎn)生接收數(shù)據(jù)；以及用于存儲(chǔ)接收數(shù)據(jù)的存儲(chǔ)器；其特征在于時(shí)序控制器，用于控制AD轉(zhuǎn)換器的AD轉(zhuǎn)換時(shí)序，這樣，在多電平檢波信號(hào)確定的間隔內(nèi)進(jìn)行AD轉(zhuǎn)換；以及數(shù)據(jù)處理器，用于處理數(shù)據(jù)以執(zhí)行無(wú)線選呼接收機(jī)的多個(gè)操作，該操作包括接收數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)處理，其中接收數(shù)據(jù)的數(shù)據(jù)處理是在AD轉(zhuǎn)換未進(jìn)行的期間內(nèi)進(jìn)行的。
7.如權(quán)利要求6的無(wú)線選呼接收機(jī)，其特征在于數(shù)據(jù)處理器監(jiān)視存在存儲(chǔ)器中的接收數(shù)據(jù)的量，并在當(dāng)存儲(chǔ)器中存儲(chǔ)的接收數(shù)據(jù)的量少于預(yù)定值時(shí)開(kāi)始接收數(shù)據(jù)的數(shù)據(jù)處理。
8.如權(quán)利要求6或7的無(wú)線選呼接收機(jī)，其特征在于數(shù)字調(diào)制信號(hào)為多電平FSK(頻移鍵控)調(diào)制信號(hào)。
9.如權(quán)利要求6或7的無(wú)線選呼接收機(jī)，其特征在于數(shù)據(jù)處理器根據(jù)時(shí)間周期內(nèi)的高頻時(shí)鐘進(jìn)行接收數(shù)據(jù)的數(shù)據(jù)處理。
10.一種在用于接收數(shù)字調(diào)制信號(hào)的無(wú)線接收機(jī)中的時(shí)序控制方法，包括步驟a)從數(shù)字調(diào)制信號(hào)中檢出多電平檢波信號(hào)；b)在多電平檢波信號(hào)確定的間隔內(nèi)將多電平檢波信號(hào)從模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，以產(chǎn)生數(shù)字的信號(hào)；c)控制無(wú)線接收機(jī)的多個(gè)操作，該操作包括數(shù)字信號(hào)的數(shù)據(jù)處理；以及d)控制數(shù)據(jù)處理的時(shí)序，這樣在步驟b)的模/數(shù)轉(zhuǎn)換不進(jìn)行的期間執(zhí)行數(shù)據(jù)處理。
11.一種在用于接收數(shù)字調(diào)制信號(hào)的無(wú)線選呼接收機(jī)中的時(shí)序控制方法，包括步驟a)從數(shù)字調(diào)制信號(hào)中檢出多電平檢波信號(hào)；b)將多電平檢波信號(hào)從模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，以產(chǎn)生數(shù)字的信號(hào)；c)對(duì)數(shù)字信號(hào)解碼以產(chǎn)生接收數(shù)據(jù)；d)將接收數(shù)據(jù)存在存儲(chǔ)器中；e)控制步驟b)的模/數(shù)轉(zhuǎn)換的時(shí)序，這樣，在多電平檢波信號(hào)的基礎(chǔ)上確定的間隔內(nèi)進(jìn)行AD轉(zhuǎn)換；以及f)處理數(shù)據(jù)，以執(zhí)行無(wú)線選呼接收機(jī)的多個(gè)操作，該操作包括接收機(jī)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)處理，其中接收數(shù)據(jù)的數(shù)據(jù)處理是在AD轉(zhuǎn)換未進(jìn)行期間進(jìn)行的。
12.如權(quán)利要求11的時(shí)序控制方法，其特征在于步驟f)包括監(jiān)視存儲(chǔ)在存儲(chǔ)器中的接收數(shù)據(jù)的量；以及當(dāng)存儲(chǔ)器中存儲(chǔ)的接收數(shù)據(jù)的量少于預(yù)定值時(shí)開(kāi)始接收數(shù)據(jù)的數(shù)據(jù)處理。
13.如權(quán)利要求11的時(shí)序控制方法，其特征在于步驟e)包括產(chǎn)生與多電平檢波信號(hào)同步的時(shí)序信號(hào)；控制AD轉(zhuǎn)換的時(shí)序與由每個(gè)都用來(lái)啟動(dòng)AD轉(zhuǎn)換的AD轉(zhuǎn)換開(kāi)始脈沖產(chǎn)生的時(shí)序信號(hào)同步。
14.如權(quán)利要求13的時(shí)序控制方法，其特征在于接收數(shù)據(jù)的數(shù)據(jù)處理是在AD轉(zhuǎn)換開(kāi)始脈沖間的每個(gè)間隔內(nèi)進(jìn)行的。
全文摘要
無(wú)線接收機(jī)通過(guò)無(wú)線系統(tǒng)接收4FSK信號(hào),且檢波器從4FSK信號(hào)中檢出4電平檢波的信號(hào)。四電平檢波的信號(hào)由AD轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字形式。數(shù)字信號(hào)存儲(chǔ)在存儲(chǔ)器中。在四電平檢波信號(hào)中所得的間隔中進(jìn)行AD轉(zhuǎn)換。當(dāng)AD轉(zhuǎn)換未進(jìn)行時(shí),CPU執(zhí)行接收的數(shù)字?jǐn)?shù)據(jù)的數(shù)據(jù)處理,而當(dāng)進(jìn)行AD轉(zhuǎn)換時(shí)CPU則不進(jìn)行數(shù)據(jù)處理。
文檔編號(hào)H04L27/06GK1179661SQ9711954
公開(kāi)日1998年4月22日 申請(qǐng)日期1997年9月18日 優(yōu)先權(quán)日1997年9月18日
發(fā)明者樋口紀(jì)彥 申請(qǐng)人:日本電氣株式會(huì)社