專利名稱：：用于電信的多種業(yè)務電路的制作方法
背景技術：
：1.發(fā)明領域本發(fā)明涉及電信領域，特別涉及在外部網(wǎng)絡的物理接口上提供多種業(yè)務。2.相關技術和其它因素當前非常需要利用一種電信網(wǎng)絡提供多種業(yè)務。例如，在一種物理媒體，例如外部網(wǎng)絡的物理接口上，同時提供象視頻、話音電話、數(shù)據(jù)和其它交互式和/或多媒體業(yè)務這樣的各種業(yè)務。這種能夠承載多種綜合業(yè)務的系統(tǒng)的外部網(wǎng)絡的物理接口的例子有混合同軸光纖(HFC)網(wǎng)。在HFC網(wǎng)里，前端局(headendoffice)接收各種來源(例如模擬電視、因特網(wǎng)訪問、數(shù)字視頻點播)的信號，并將攜帶這些信號的光信號傳遞給分配中心或節(jié)點。在分配中心里，這一光信號被轉(zhuǎn)換并重新分配給用戶樓里的網(wǎng)絡接口單元(NIU)或者網(wǎng)絡終端(NT)。網(wǎng)絡接口單元用一個內(nèi)部收發(fā)信機(例如調(diào)制解調(diào)器)來接收該HFC信號，并將適當?shù)念l道分配給電視、個人計算機和電話等等。其它類型的外部物理接口也正在出現(xiàn)。例如，這些外部網(wǎng)絡的物理接口包括光纖到戶(FTTH)網(wǎng)絡和兆比特高速數(shù)字用戶線(xDSL)網(wǎng)絡。該xDSL網(wǎng)絡采用專用電話線。這種外部網(wǎng)絡除了物理接口以外，還有網(wǎng)絡協(xié)議接口。一種廣泛使用的協(xié)議接口是異步傳遞模式(ATM)。ATM是一種面向數(shù)據(jù)包的傳遞模式，它采用異步時分復用器技術。數(shù)據(jù)包叫做信元(cell)，大小固定。一個ATM信元包括53個八位字節(jié)，其中的5位構成報頭，48位構成“有效負荷”或者叫做信元的信息部分。ATM信元的報頭包括兩個量，用于識別傳遞信元的ATM網(wǎng)絡里的連接，具體而言就是VPI(虛路徑標識符)和VCI(虛信道標識符)。一般而言，虛路徑是在網(wǎng)絡的兩個交換節(jié)點之間定義的一條主路徑；虛信道是該主路徑上的專用連接。ATM技術制訂了許多格式標準和接口標準。例如，ATM有幾個“適配層(adaptationlayers)，這些是ITU(國際電信聯(lián)盟)標準的內(nèi)容。另外，為叫做“烏托邦第二層(UtopiaLevel2)”的ATM接口制訂了標準，見技術委員會，烏托邦第二層，1.0版，af-phy-0039.000，1995年6月。在多種業(yè)務環(huán)境里，網(wǎng)絡接口單元應當非常靈活，不僅能夠提供現(xiàn)有的業(yè)務，還能夠提供其它的業(yè)務，并且能夠接受其它類型外部網(wǎng)絡的物理接口。一些網(wǎng)絡接口單元使用擁有輔助硬件模塊的處理器核心。例如，摩托羅拉860SAR(分段與重組)電路有一個控制用處理器核心、用于處理ATMSAR功能(例如AAL5[ATM適配層第5層])的一個SAR處理器核心以及處理以太網(wǎng)功能的一個以太網(wǎng)處理器。對于用戶來說基于處理器的網(wǎng)絡接口單元非常靈活，因為通過更換處理器運行的軟件，用戶能夠很容易地修改其功能。但基于處理器的網(wǎng)絡接口單元也有缺點。一個缺點是主要功能必須由用戶裝入軟件來實現(xiàn)，這非常困難，而且設計工作量很大。第二個缺點是基于處理器的單元其數(shù)據(jù)速率有限。第三個缺點是功耗太高。因此，需要一種靈活高效主要是基于硬件的網(wǎng)絡接口單元，這也是本發(fā)明的一個目的。發(fā)明簡述在外部接口和處理不同的電信業(yè)務的多個在板上(on-board)業(yè)務裝置之間有一多種業(yè)務集成電路在傳遞信元。該在板上業(yè)務裝置包括一個或多個ATMF收發(fā)信機，一個烏托邦第二層裝置，和用來連接PCM接口之一的一個仿真器，一個E1接口，和一個T1接口。這一多種業(yè)務電路包括一個復用器/分用器核心，它跟外部接口連接，還通過一個內(nèi)部接口跟多個業(yè)務裝置連接。在本文的實施方案里，外部接口和內(nèi)部接口都是烏托邦第二層接口。復用器/分用器有一個下行側(cè)(downstreamside)用來從外部接口將信元傳遞給業(yè)務裝置，還有一個上行側(cè)(upstreamside)用來將信元從業(yè)務裝置傳遞給外部接口。下行側(cè)有一個下行分用器和一個下行復用器；還有一個下行回送(loop-back)緩沖器，用來儲存從下行側(cè)發(fā)往上行側(cè)的信元。上行側(cè)有一個上行復用器和一個上行分用器，以及一個上行回送緩沖器，用來儲存從上行側(cè)發(fā)往下行側(cè)的信元。在下行側(cè)，下行分用器將來自外部接口的信元傳遞到下行回送緩沖器、處理器和下行復用器的輸入端中的一個。下行復用器接收下行分用器，上行回送緩沖器和處理器之一的信元，并通過內(nèi)部接口將信元發(fā)往業(yè)務裝置。在上行側(cè)，上行分用器將來自業(yè)務裝置和處理器的信元，傳遞給上行回送緩沖器、處理器以及上行分用器和上行復用器之間的緩沖區(qū)中的一個。上行復用器接收來自緩沖區(qū)和下行回送緩沖器之一的信元，并傳遞給外部接口。附圖簡述下面通過參考附圖對優(yōu)選實施方案進行更具體的描述，本發(fā)明前面的以及其它的目的、特征和優(yōu)點將一目了然。附圖中相同的標記表示同樣的部件。其中的圖不一定是按比例畫出來的，主要目的是說明本發(fā)明的原理。圖1是本發(fā)明一個優(yōu)選實施方案里多種業(yè)務電路的原理圖。圖2是圖1中多種業(yè)務電路里包括的ATM核心的原理圖。圖2A是圖2中ATM核心的下行側(cè)原理圖。圖2B是圖2中ATM核心的上行側(cè)原理圖。圖3A是圖2中ATM核心的上行側(cè)分用器所進行的總步驟的流程圖。圖3B是圖2中ATM核心的下行側(cè)分用器所進行的總步驟的流程圖。圖4A說明如何通過圖2的ATM核心進行VP交叉連接。圖4B說明如何通過圖2的ATM核心進行VC交叉連接。圖5是圖2中ATM核心包括的緩沖區(qū)的原理圖。圖5A是圖2中ATM核心包括的緩沖區(qū)存儲器分配的示意圖。圖6說明圖1中多種業(yè)務電路包括的電路仿真(CE)裝置如何連接。圖6A是圖6中電路仿真(CE)裝置的原理圖。圖6B(1)說明圖6中電路仿真(CE)裝置如何對信元進行打包，特別是結(jié)構化64kps信道的全填充信元。圖6B(2)說明圖6中電路仿真(CE)裝置如何對信元進行打包，特別是結(jié)構化64kps信道的部分填充信元。圖7A說明圖6中電路仿真(CE)裝置如何對信元進行打包，特別是E1傳輸?shù)男旁?。圖7B說明圖6中電路仿真(CE)裝置如何對信元進行打包，特別是T1傳輸?shù)男旁?。圖8說明圖6中電路仿真(CE)裝置里的信元延遲變化。圖9A～E說明不同操作模式中8位字節(jié)到圖6中電路仿真(CE)裝置提供的緩沖器的映射。圖10說明圖6中電路仿真(CE)裝置中對兩個部分填充的單個64kbps載體(carrier)信元進行的拆包操作。圖11說明圖6中電路仿真(CE)裝置如何處理丟失的和誤插入的信元。圖12說明圖6中電路仿真(CE)裝置如何對下行數(shù)據(jù)率進行同步。圖13是圖1中多種業(yè)務電路包括的烏托邦緩沖器的示意圖。圖14是圖1中多種業(yè)務電路包括的ATMF收發(fā)信機的示意圖。圖15說明圖1中多種業(yè)務電路包括的時鐘模塊進行的讀寫操作。圖16說明圖1中多種業(yè)務電路包括的CPU模塊進行的中斷處理。圖17A、B分別是圖2中ATM核心一個分用器和譯碼器，以及一個下行復用器的VPI/VCI表。附圖詳述在下面的介紹中，為了進行說明，而不是進行限制，闡述了本發(fā)明的詳細結(jié)構、接口、技術等等具體細節(jié)，目的是從整體上獲得對本發(fā)明的了解。但是，對本領域的技術人員而言顯而易見，可以用跟這里介紹的具體細節(jié)不同的許多其它的實施方案來實現(xiàn)本發(fā)明。在某些情況下，一些眾所周知的裝置、電路和方法都不再詳細介紹，以免喧賓奪主。1.0多種業(yè)務電路綜述圖1說明的是一個多種業(yè)務電路20，它跟一個調(diào)制解調(diào)器/收發(fā)信機芯片組22相連接，并在不同的業(yè)務接口之間傳遞封裝成ATM數(shù)據(jù)包的數(shù)據(jù)。這一多種業(yè)務電路20在其間傳遞數(shù)據(jù)的具體業(yè)務接口包括接口301和302(它們都是ATMF25.6接口)，接口32和接口34(一種烏托邦第二層接口[從屬])。盡管接口32被說明成一種PCM(脈沖編碼調(diào)制)接口[例如用于多達4條64kps信道通過有線電路36支持四項POTS(簡易老式電話業(yè)務)和一項IDSN(綜合業(yè)務數(shù)字網(wǎng))業(yè)務]，它還可以是一種E1/T1接口。多種業(yè)務電路20可以用于，例如，多種業(yè)務環(huán)境里跟業(yè)務接口并分配業(yè)務的網(wǎng)絡終端(NT)，例如HFC。多種業(yè)務電路20的用途不是僅限于HFC，而是還可以用于其它類型的網(wǎng)絡，如xDSL(兆比特高速數(shù)字用戶線)和FTTH(光纖到家)。多種業(yè)務電路20依靠中央處理單元(CPU)40來進行工作，它們之間用CPU總線42連接。CPU總線42還跟存儲器單元44和調(diào)制解調(diào)器/收發(fā)信機22相連。CPU總線42傳遞表6所示的信號。CPU40由以太網(wǎng)(E/N)收發(fā)信機46通過雙絞線跟一個10Mbps的物理接口48相連。多種業(yè)務電路20內(nèi)部包括一個叫做ATM核心60的ATM復用器/分用器單元，圖2中將進一步介紹。在“集合(aggregate)”一側(cè)，ATM核心60由調(diào)制解調(diào)器/收發(fā)信機接口62連接；在“分支(tributary)”一側(cè)，則由業(yè)務接口64連接。調(diào)制解調(diào)器/收發(fā)信機接口62和業(yè)務接口64都是烏托邦第二層接口。調(diào)制解調(diào)器/收發(fā)信機接口62，其中的信號如表2所示，是一個主接口，它使得調(diào)制解調(diào)器/收發(fā)信機22獨立。業(yè)務接口64是一種內(nèi)部烏托邦接口，它的定義見ATM論壇，烏托邦第二層。業(yè)務接口64將ATM核心60跟四個業(yè)務裝置相連。ATM核心60表示ATM層，業(yè)務裝置表示物理層。具體而言，業(yè)務接口64將ATM核心60跟兩個ATMF收發(fā)信機701、702相連，還跟電路仿真裝置72和烏托邦緩沖器74相連。ATMF收發(fā)信機701跟ATMF接口301相連；ATMF收發(fā)信機702跟ATMF接口302相連；ATMF接口301和302承載的信號見表4。電路仿真裝置72跟接口32相連；烏托邦緩沖器74跟接口34相連。接口32傳遞的信號見表3；接口34傳遞的信號見表5。多種業(yè)務電路20包括一個CPU模塊71，通過這一模塊ATM核心60跟CPU總線42并最終跟CPU40相連。內(nèi)部CPU總線73將CPU模塊71跟ATM核心60以及業(yè)務裝置701、702、72和74相連，只有業(yè)務接口64將ATM核心60跟業(yè)務裝置701、702、72和74相連。2.0ATM核心圖2說明ATM核心60的總體結(jié)構。在圖2里，內(nèi)部CPU總線73將ATM核心60分成下行側(cè)(圖2中總線73以上)和上行側(cè)(圖2中總線73以下)。ATM核心60的下行側(cè)包括一個下行分用器和譯碼器102，它的一個輸入端跟調(diào)制解調(diào)器/收發(fā)信機接口62的接收部分62R相連。下行分用器和譯碼器102的其它輸出端口跟下行復用器104、下行CPU讀緩沖器106和下行回送緩沖器108相連。下行CPU讀緩沖器106跟內(nèi)部CPU總線73相連。內(nèi)部CPU總線73還用于為下行分用器和譯碼器102提供VPI/VCI配置信息，見箭頭110。如上所述，下行復用器104的多個輸入端跟下行分用器和譯碼器102的一個輸出端相連。它還跟一組下行CPU寫緩沖器和一個上行回送緩沖器118相連。下行復用器104的一個輸出端跟業(yè)務接口64的一個發(fā)射部分64T相連。ATM核心60的上行側(cè)包括一個上行分用器和譯碼器122，以及一個上行復用器124。上行分用器和譯碼器122的第一個輸入端跟業(yè)務接口64的接收部分64R相連。上行分用器和譯碼器122的第二個輸入端跟上行CPU寫緩沖器126相連。上行分用器和譯碼器122的VPI/VCI表由CPU40更新，見120線。上行分用器和譯碼器122的多個輸出端跟上行回送緩沖器118、一組上行CPU寫緩沖器和(通過緩沖區(qū)140)上行復用器124相連。上行復用器124的第一個輸入端跟下行回送緩沖器108相連。上行復用器124的第二個輸入端跟緩沖區(qū)140的輸出相連。上行復用器124的一個輸出端跟調(diào)制解調(diào)器/收發(fā)信機接口62的發(fā)射部分62T相連。緩沖區(qū)140包括多個內(nèi)部隊列，用于不同類型的業(yè)務質(zhì)量。在這一實施方案中，緩沖區(qū)140包括第一到第四個緩沖器1421～1424。根據(jù)例如它們的業(yè)務質(zhì)量，輸入緩沖區(qū)140的信元被傳遞給隊列1421～1424中的一個。另外，還有一個早期數(shù)據(jù)包丟棄(EarlyPacketDiscard，EPD)單元，作為上行分用器和譯碼器122的一部分。當一個信元序列構成一個PDU(數(shù)據(jù)包單元)，要儲存在一個隊列或者緩沖器里時，可以決定要丟棄整個PDU。當隊列或緩沖器的空間不能容納整個PDU時，必須丟棄整個PDU。丟棄整個PDU而不是儲存部分PDU。圖2對早期數(shù)據(jù)包丟棄(EPD)單元144進行了具體說明，其中本來要儲存在隊列1421～1424中之一的一個信元被上行分用器和譯碼器122所丟棄。在圖2下行側(cè)的箭頭150指示的方向上，來自調(diào)制解調(diào)器/收發(fā)信機22的信元被分配給業(yè)務裝置701、702、72和74，或者分配給下行CPU讀緩沖器106，下文將詳細說明。還可以從下行CPU寫緩沖器讀出信元，并將它們發(fā)送給業(yè)務裝置701、702、72和74。在圖2上行側(cè)的箭頭152指示的方向上，ATM核心60從業(yè)務裝置701、702、72和74中讀出ATM信元，并將這些信元分配給一組上行CPU寫緩沖器136，或者分配給調(diào)制解調(diào)器/收發(fā)信機22。還可以從上行CPU寫緩沖器126讀出信元，并將它們發(fā)送給調(diào)制解調(diào)器/收發(fā)信機22。3.0信元流3.1下行信元流調(diào)制解調(diào)器/收發(fā)信機接口62的62R部分一有信元，就將該信元讀出，下行分用器和譯碼器102對輸入單元的VPI/VCI進行檢查。為此，下行分用器和譯碼器102有VPI/VCI表，這些表由CPU40進行配置。將參考圖17A對這些VPI/VCI表進行詳細介紹。根據(jù)輸入信元的VPI/VCI，對下行分用器和譯碼器102里的VPI/VCI表進行查詢，以確定該信元的物理目的地，同時確定它離開ATM核心60時應該使用的新的VPI/VCI。圖2A更詳細地說明ATM核心60的下行側(cè)，特別是下行CPU寫緩沖器組116。如圖2A所示，這組116下行CPU寫緩沖器包括緩沖器1161、1162和1163，其中的每一個都有跟內(nèi)部CPU總線73相連的輸入端和跟下行復用器104的輸入端相連的輸出端。這每一個緩沖器都跟三個業(yè)務裝置701、702、72和74之一相連，從而使ATM核心60能夠從CPU40將信元發(fā)送給擁有緩沖器1161、1162和1163之一的三個業(yè)務裝置。圖3A結(jié)合圖2A說明下行分用器102處理來自調(diào)制解調(diào)器/收發(fā)信機22的一個信元的總步驟。在步驟3A-1里，分用器102判斷接口62上是否有來自調(diào)制解調(diào)器/收發(fā)信機22的信元。接口62上來自調(diào)制解調(diào)器/收發(fā)信機22的信元叫做“集合”信元。分用器102檢查是否有集合信元，如同步驟3A-1中做出否判決的分支所示。如果有集合單元，就在步驟3A-2里檢查它的VPI/VCI(如上所述)，并暫停下行復用器104。下行分用器和譯碼器102由VPI/VCI就可知道數(shù)據(jù)包要往哪里去，例如要去業(yè)務裝置701、702、72和74之一，或者CPU40(例如下行CPU讀緩沖器106)，或者要去下行回送緩沖器108。這種情況見10.1部分和圖17A。對下行輸入信元的VPI/VCI完成譯碼以后，首先在步驟3A-3里檢查該信元是否要送往CPU40，以及下行CPU寫緩沖器106是否準備好接收信元。如果步驟3A-3的檢查結(jié)果是肯定的，就在步驟3A-4里將信元寫入下行CPU讀緩沖器106。如果步驟3A-3的判斷結(jié)果是否定的，就在步驟3A-5里檢查是否要將該信元送往下行回送緩沖器108，并且檢查下行回送緩沖器108是否準備好。如果步驟3A-5里的檢查結(jié)果是肯定的，就在步驟3A-6里將信元發(fā)送給下行回送緩沖器108。如果步驟3A-5的判斷結(jié)果是否定的，就在步驟3A-7里判斷該信元是否烏托邦信元(例如，要發(fā)往業(yè)務裝置701、702、72和74中的一個)，同時判斷該信元要去的具體裝置是否準備好接收信元。如果步驟3A-7的檢查結(jié)果是肯定的，就在步驟3A-8里請求下行復用器104做好準備。不斷地向下行復用器104發(fā)出請求，直到肯定(步驟3A-9)下行復用器104已經(jīng)做好準備。如果下行復用器104已準備好，就在步驟3A-10里將信元發(fā)往下行復用器104，這樣就可以通過業(yè)務接口64的發(fā)送部分64T將該信元發(fā)送倒它要去的具體裝置。在步驟3A-7的檢查時，ATM核心60連續(xù)更新業(yè)務裝置701、702、72和74中每一個的狀態(tài)。此時，利用Tx_Clav信號對接口64進行查詢就能夠知道每一個裝置里的緩沖器是否有足夠的空間來儲存一個完整的信元。如果步驟3A-3、3A-5和3A-7里的判斷結(jié)果全是否定的，就在步驟3A-11里丟棄該信元。完成步驟3A-4、3A-6、3A-10和3A-11以后，就回到步驟3A-1里等待處理新的下行信元。跟圖2A相關聯(lián)的圖3B說明下行復用器104所經(jīng)歷的總的步驟。在步驟3B-1里復用器104判斷它是否已經(jīng)被分用器102所暫停(見圖3A中的步驟3A-2)。如果復用器104已經(jīng)被暫停過，就在步驟3B-2里判斷分用器102是否有信元。當復用器104請求分用器102做好準備時(見圖3A的步驟3A-8)，復用器104就知道分用器102已經(jīng)有了信元。如果分用器102沒有信元，復用器就回到步驟3B-1。如果分用器102有信元，復用器104就在步驟3B-3里接收分用器102發(fā)送給它的信元(見圖3A中的步驟3A-10)。然后在步驟3B-4里，復用器104根據(jù)該信元的VPI/VCI，將該信元傳遞給烏托邦裝置(業(yè)務裝置701、702、72和74)中合適的一個。然后，回到步驟3B-1。如果分用器102沒有暫停復用器104，復用器104就在步驟3B-5里檢查上行回送緩沖器118是否有回送信元。如果上行回送緩沖器118有一個信元，就在步驟3B-6里檢查該單元要去的烏托邦裝置(業(yè)務裝置701、702、72和74中的一個)是否準備好接收該信元。如果該業(yè)務裝置沒有準備好，就回到步驟3B-1。如果業(yè)務裝置準備好了，復用器104就在步驟3B-7里從上行回送緩沖器118讀出該信元，在步驟3B-8里將該信元通過復用器104傳遞給合適的業(yè)務裝置。將該信元通過復用器104傳遞給合適的業(yè)務裝置以后，程序回到步驟3B-1。如果上行回送緩沖器118沒有回送信元，就在步驟3B-9中判斷下行CPU寫緩沖器116之一是否有一個CPU信元。如果所有的緩沖器116都沒有信元，就回到步驟3B-1。如果其中一個緩沖器116有信元，就在步驟3B-10里判斷該CPU信元要去的烏托邦裝置(業(yè)務裝置701、702、72和74中的一個)是否準備好。如果該業(yè)務裝置沒有準備好，就回到步驟3B-1。如果有一個CPU信元，就在步驟3B-11中從準備好的CPU緩沖器116里讀出該CPU信元。在步驟3B-12里，復用器104將CPU信元傳遞到合適的業(yè)務裝置，然后回到步驟3B-1。圖3A所描述的分用器102的工作過程以及圖3B所描述的復用器104的工作過程使得這些裝置可以同時獨立處理信元。例如，如果分用器102忙于從接口62讀取信元和將讀來的信元存入下行回送緩沖器108，復用器就可以從上行回送緩沖器118讀取信元，并將這些信元發(fā)送到業(yè)務裝置701、702、72和74中的一個。只有當信元是從接口62發(fā)往接口64時，才需要分用器102和復用器104一起工作。3.2上行信元流圖2B更詳細地說明ATM核心60的上行側(cè)，特別是上行CPU寫緩沖器組136。具體地說，這組136上行CPU寫緩沖器包括緩沖器1361、1362和1363。這些緩沖器中的每一個都跟三個業(yè)務裝置701、702、72和74中的一個相連，這使得ATM核心60能夠?qū)⑿旁獜膿碛腥齻€緩沖器1361、1362和1363之一的三個業(yè)務裝置發(fā)送給CPU40。在ATM核心60的上行側(cè)，只要業(yè)務接口64上的業(yè)務裝置701、702、72和74有一個有信元，就要立即將其讀出來。是否有數(shù)據(jù)是由接口64上的Rx_Clv信號來標志的。除了這些業(yè)務接口64以外，當包括一個完整的信元時，也要讀上行CPU寫緩沖器126。業(yè)務裝置和上行CPU寫緩沖器126擁有相同的優(yōu)先級。在上行方向，進來的上行信元有八個可能的目的地——上行CPU寫緩沖器組136中的三個緩沖器，緩沖區(qū)140中的四個緩沖器，和上行回送緩沖器118。不能只依靠VPI/VCI來判斷進來的上行信元的目的地。來自不同ATMF信道的兩個數(shù)據(jù)單元有相同的VPI/VCI這一事實說明還必須利用物理源(例如ATMF接口701、702)來判斷目的地。跟下行分用器和譯碼器102一樣，上行分用器和譯碼器122的VPI/VCI表也包括來源信息。上行分用器和譯碼器122的VPI/VCI表由CPU40來更新，見120線。在10.2節(jié)和圖17B里對上行分用器和譯碼器122的VPI/VCI表進行更詳細的介紹。因為ATM核心60非常迅速地讀取信元，并將信元存入目標緩沖器，因此ATM核心60總是可以保證按正確的順序從不同的業(yè)務裝置里讀取數(shù)據(jù)。在這一點上，ATM核心60工作得足夠快，哪怕是用最快的速度接收所有業(yè)務裝置的數(shù)據(jù)，業(yè)務裝置701、702、72和74根本也不可能出現(xiàn)堵塞?？梢栽谒械腁TM連接和緩沖區(qū)140的所有緩沖器里進行早期數(shù)據(jù)包丟棄。對于每一個VPI/VCI都有信息說明是否進行早期數(shù)據(jù)包丟棄(EPD)(根據(jù)建立連接時的CPU40的結(jié)構)，以及當前的EPD狀態(tài)(內(nèi)部變量)。在上行復用器124里將緩沖區(qū)140的信元和來自下行回送緩沖器108的信元進行復用組合，然后交給調(diào)制解調(diào)器/收發(fā)信機接口62。在ATM核心60的上行側(cè)，只要調(diào)制解調(diào)器/收發(fā)信機接口62給出信號說明它已經(jīng)準備好接收一個完整的信元，就可以立即獲得一個信元。上行復用器124收到這樣的信號后，就給下行回送緩沖器108中的信元以最高的優(yōu)先級，并能跟調(diào)制解調(diào)器/收發(fā)信機接口62上的四個信道的任意一個相連。緩沖區(qū)140里緩沖器的處理依賴于ATM核心60的模式。ATM核心60有三種不同的模式。在ATM核心60的第一種模式里，緩沖區(qū)140的所有四個緩沖器1421～1424都跟調(diào)制解調(diào)器/收發(fā)信機接口62中的一個信道相連。在這第一種模式里，四個緩沖器1421～1424各有不同的優(yōu)先級。在ATM核心60的第二種模式里，兩個緩沖器1421～1422跟調(diào)制解調(diào)器/收發(fā)信機接口62的一個信道相連，另兩個緩沖器1423～1424跟調(diào)制解調(diào)器/收發(fā)信機接口62的另一個信道相連。在這第二種模式里，跟同一個信道相連的兩個緩沖器優(yōu)先級不同，但跟另一個信道相連的另兩個緩沖器則有相同的優(yōu)先級。在ATM核心60的第三種模式里，四個緩沖器1421～1424中的每一個都跟調(diào)制解調(diào)器/收發(fā)信機接口62中單獨(例如不同)的一個信道相連。在這第三種模式中，所有四個緩沖器1421～1424都有相同的優(yōu)先級。4.0VPI/VCI處理每一個ATM連接都有兩個VPI/VCI--一個用于跟調(diào)制解調(diào)器/收發(fā)信機接口62連接(例如在集合側(cè))，另一個用于跟業(yè)務接口64連接(例如分支側(cè))。因為電路仿真器72生成上行信元時VPI/VCI是固定不變的，因此，必須將該VPI/VCI值用于分支VPI/VCI。關于如何利用VPI/VCI表對VPI/VCI值進行譯碼，將在10.0節(jié)和圖17A、圖17B里介紹。ATM連接的實例見表1。ATM核心60可以同時處理總共128個VPC和VCCATM連接。在集合側(cè)，利用了VPI的所有12位，但只有16種組合同時有效。高八位用于過濾信元，這在HFC應用里是必須的，其中的每一個NT都有它自己的VPI。低四位(16種組合)將決定VPC/VCC(跟VCC的VCI一起)在ADSL(非對稱數(shù)字用戶環(huán)線)應用里，可以將高八位復位。只利用VCI的低八位(LSB)。所有256種VCI組合和16種類VPI組合都能混合，但只有128種組合同時有效。在分支側(cè)，只利用了VPI的四位(低四位)，VCI也只利用了八位(低八位)。所有的組合都能混合，但只有128種組合同時有效。圖4A說明如何通過ATM核心60建立VP交叉連接。圖4A包括一個分用器和譯碼表400，它們儲存在ATM核心60中的一組內(nèi)部隨機存取存儲器里，并由CPU40來維護。通過ATM核心60的128個連接中的任意一個都能配置成VP交叉連接(VPC)，其中16個連接跟VPC一起配置。在這種情況下，將VPI的4個LSB譯碼。集合側(cè)的8個MSB必須跟VP濾波器對應，而在分支側(cè)則將它們復位，也就是說，不支持任何一般流控(GFC)處理。除非對OAM(操作管理和維護)而言，對VPC而言所有的VC都透明。將所有的分段和端到端F4流選擇出來，并發(fā)送給CPU40。圖4B說明如何通過ATM核心60建立VC交叉連接。通過ATM核心60的所有128個同時連接都被設置成VC交叉連接(VCC)。利用VCC處理意味著只將分用和譯碼表里規(guī)定的VC通過ATM核心60分配，包括預先規(guī)定的信令VC(對于ITU，VC＝5；對于ATM，VC＝16。見圖4B)。VCI的8個MSB必須是0。VPI的4個LSB和VCI的8個LSB都被譯碼。VPI的8個MSB都用于VP交叉連接。將分段和端到端的F4OAM信元按每一個VP挑選出來，就象VPC一樣。但是，分段F5信元則是按每一個VC來分類。將這些信元發(fā)送給CPU40。在HFC應用里，要能夠廣播信元。這是用單獨的VPI寄存器402來實現(xiàn)的，如圖4A和4B所示。對應于這一寄存器的下行信元和VPI將被發(fā)送給CPU。5.0緩沖只對上行流進行業(yè)務質(zhì)量(QoS)處理。從業(yè)務接口64(以及從上行CPU寫緩沖器組136)讀出來要發(fā)往上行(圖2中的箭頭152指示的方向)的所有信元都儲存在緩沖區(qū)140。圖5更詳細地說明多種業(yè)務電路20的緩沖區(qū)140。緩沖區(qū)140實際上包括一個緩沖器控制器140C，它連接在上行分用器和譯碼器122(分支復用)和上行復用器124(集合復用)之間。緩沖器控制器140C檢測內(nèi)部存儲器(例如RAM142)或者外部存儲器(例如SRAM142X，如圖1所示)的數(shù)據(jù)存取。例如，圖2和圖2B中的緩沖器1421～1424可以包括在內(nèi)部存儲器(例如RAM142)里。緩沖器1421～1424是包括在內(nèi)部存儲器還是外部存儲器里，是由CPU40在啟動的時候規(guī)定的。因此，多種業(yè)務電路20的內(nèi)部緩沖容量是有限的，用4個隊列1421～1424表示。在這一實施方案里，內(nèi)部存儲器的大小是2048x8。外部SRAM142X的容量大得多，例如128kx8。如圖5A所示，或者是將內(nèi)部存儲器142或者是將外部存儲器142X分成4個區(qū)域。如上所述，這4個區(qū)域在本發(fā)明的某些模式下可以對應于不同的信元級別。第一個區(qū)域(區(qū)域1)總是從地址0x0000開始，區(qū)域2～4則隨后。所有區(qū)域的大小都是可以用程序控制的，包括所有區(qū)域的EPD門限值。如上所述，從不同的工作模式的角度來看，4個緩沖器區(qū)域1～4不必跟4個不同的業(yè)務質(zhì)量級別對應?？梢詫蓚€恒定位速率(CBR)信元儲存在不同的緩沖器區(qū)域里，如果其中的一個對時序要求更嚴。對于每一個ATM連接，這在建立的時候就確定好了。6.0電路仿真裝置電路仿真(CE)裝置72在ATM和同步電話通信(SynchronousTelephonyTraffic)之間進行轉(zhuǎn)換。在上行方向(圖2中的箭頭152)，電路仿真(CE)裝置72從PCM接口將同步時隙通信(SynchronousTimeslotTraffic)打包通過AAL1(適配層1)交給ATM信元。將信元交給業(yè)務接口64，通過上行信道輸送。在下行方向(圖2中的箭頭150)，將來自業(yè)務接口64的ATM信元拆包，并重建時隙通信(timeslottraffic)，這也是通過AAL1完成的。圖6說明電路仿真(CE)裝置72的環(huán)境，其中的電路仿真(CE)裝置72連接在業(yè)務接口64和PCM接口32之間。有線電路36(見圖1)包括一條雙用戶線音頻電路(DSLAC)，它跟幾個用戶線接口電路相連(SLIC)。SLAC是一種進行PCM調(diào)制的電路，也叫做CODEC(Coder/DECoder，編碼器/解碼器)。一個DSLAC電路里有兩個SLAC。SLIC處理用戶線上的高電壓和大電流。圖6A是電路仿真(CE)裝置72的結(jié)構實例。電路仿真(CE)裝置72，就象所有多種業(yè)務電路20一樣，是一個純硬件電路。電路仿真(CE)裝置72有一組配置和狀態(tài)寄存器72-10，它們用內(nèi)部CPU總線73跟CPU40相連。下面介紹在72-10組里利用寄存器。電路仿真(CE)裝置72有一個PCME1/T1接口72-20，它跟接口32相連；一個nAAL1重組單元72-30，它跟接口64里的發(fā)送線相連；以及一個AAL1分段單元72-40，它跟接口64里的接收線相連。在PCM接口72-20跟AAL1重組單元72-30之間是一個下行雙口RAM72-50。在PCM接口72-20和AAL1分段單元72-40之間是一個上行雙口RAM72-60。雙口RAM72-50和72-60中的每一個都分成不同的區(qū)域，下文中將進行介紹。6.1打包電話數(shù)據(jù)可以打包通過結(jié)構化64kbps信道或者無結(jié)構2048/1544kbps信道傳送。這兩種方法都在下文中進行描述。6.1.1結(jié)構化64kbps信道對于結(jié)構化64kbps信道，ATM信元總是只包括一個信道的數(shù)據(jù)。這些信元可以是全填充的(47個八位字節(jié))，如圖6B(1)所示，或者是部分填充的(22或者11個八位字節(jié))，如圖B(2)所示。全填充信元的好處是有很高的頻帶利用率(100％)，缺點是很長的組裝延遲(47×125ms＝5.9ms)。部分填充信元的頻帶利用率較低(對于22個八位字節(jié)為47％，對于11個八位字節(jié)位23％)，但組裝延遲也較小(分別是2.8ms和1.4ms)。6.1.2無結(jié)構2048/1544kbps信道使用無結(jié)構2048/1544kbps時，ATM信元包括或者是E1接口(2048kbps)(見圖7A)，或者是T1接口(1544kbps)(見圖7B)的所有信道的數(shù)據(jù)。6.2信元延遲變化下行數(shù)據(jù)(例如圖2中箭頭150的方向)必須進行額外的延遲，以處理信元延遲變化(CDV)。如圖8所示，在源和目的地之間有一個標稱傳輸延遲。如果這一延遲是一個常數(shù)，目的地就可以在信元到達的那一時刻以后立即開始讀數(shù)據(jù)。但是，某些信元可能比其它的延遲時間長得多，因此當一個信元到得非常晚時，目的地必須有一個額外的緩沖器。否則，就會出現(xiàn)緩沖器下溢出。由于組裝延遲很長，CVD處理不會有太大的額外延遲。在這一實施方案里，電路仿真(CE)裝置72處理CDV的時間長達3.9ms。6.3丟失的和誤插入的信元通過檢查SAR-PDU報頭里的序列號，可以檢測到丟失和誤插入的信元。當前信元的序列號跟前一個的序列號不連貫時，它就可能是一個誤插入的信元，但也可能是這一信元和前一信元之間丟失了許多信元。這可以通過查看下一信元的序列號來確定。如果它跟當前信元的序列號是連貫的，就認為丟失了一些信元。如果它跟前一個的連貫，那么當前的信元就是誤插入的。不連貫的信元將不予儲存。(在下一信元到達以后)如果認為信元是誤插入的，不儲存它不會帶來任何弊端。如果丟失了許多信元，就已經(jīng)造成了危害。6.4同步因為POTS是一種同步業(yè)務，所以有必要提取與源有關的時鐘信號，否則就會出現(xiàn)緩沖器溢出或下溢出。在同步系統(tǒng)里，業(yè)務時鐘信號是直接從網(wǎng)絡時鐘信號里提取出來的(來自調(diào)制解調(diào)器的下行數(shù)據(jù)時鐘)。在異步系統(tǒng)里，通常使用自適應時鐘信號提取方法。但這種方法不適合于結(jié)構化的電路仿真，原因是存在延遲。這樣改為由調(diào)制解調(diào)器提供一個參考時鐘信號，用于產(chǎn)生本地時鐘信號。6.5分段每一個POTS信道的數(shù)據(jù)通常都是恒定的八位字節(jié)流，周期為125ms。這些八位字節(jié)連續(xù)地儲存在緩沖器50里。每一個POTS信道的緩沖器都有94個八位字節(jié)位置，對于全填充模式(圖9A)這相當于兩個信元，對于22個八位字節(jié)部分填充模式(圖9B)，這相當于4個信元，而對于11個八位字節(jié)部分填充模式(圖9C)，這相當于8個信元。6.5.1分段64kbps的載體信元(全填充)當電路仿真(CE)裝置72工作在64kbps載體單元模式時，緩沖器被設置成兩個區(qū)域，每個區(qū)域有47個八位字節(jié)(圖9A)。每一個區(qū)域代表一個信元——第一個區(qū)域(八位字節(jié)0-46)代表編號為偶數(shù)的信元，其它的區(qū)域(八位字節(jié)47+)代表編號為奇數(shù)的信元。CPU40通過在設置寄存器里設定一個專用位來控制每一個信道開始工作。使用單個64kbps載體的信道都是獨立初始化的。只要一個區(qū)域填滿了來自PCM接口的數(shù)據(jù)，就產(chǎn)生一個信元并往上行方向發(fā)送。由于沒有任何額外的信元緩沖區(qū)，因此只有在控制烏托邦接口64的裝置，也就是ATM核心60發(fā)出信元請求時，才產(chǎn)生信元。ATM核心60收到一個信號，說明已經(jīng)有一個信元準備好了，然后才立刻發(fā)出信元請求，該信號實際上指的是即將產(chǎn)生一個信元。當一個信元產(chǎn)生時，就將47個八位字節(jié)的PCM數(shù)據(jù)插入SAR-PDU有效負荷，同時將一個序列號放入SAR-PDU報頭中。6.5.2分段64kbps載體信元(22個八位字節(jié))采用部分填充了22個八位字節(jié)的64kbps載體信元時，緩沖器被設置成每個都有22個八位字節(jié)的4個區(qū)域(圖9B)。如上所述，每一個區(qū)域(例如區(qū)域1～4)都表示一個信元第一個區(qū)域(八位字節(jié)0～21)代表序列號為0和4的信元，第二個區(qū)域(八位字節(jié)22～43)表示序列號為1和5的信元，第三個區(qū)域(八位字節(jié)44～65)表示序列號是2和6的信元，第四個區(qū)域(八位字節(jié)66～87)表示序列號是3和7的信元。甚至在這里，CPU都允許寫入緩沖器。當一個信元區(qū)域填滿數(shù)據(jù)(22個八位字節(jié))時，就給出信號說明能夠產(chǎn)生一個信元。信元的產(chǎn)生方法跟前面介紹的方法一樣，但只將22個八位字節(jié)放入SAR-PDU有效負荷。剩下的25個八位字節(jié)是假的八位字節(jié)。6.5.3分段64kbps載體信元(11個八位字節(jié))采用部分填充11個八位字節(jié)的64kbps載體信元時，緩沖器被設置成有8個區(qū)域，每一個都有11個八位字節(jié)。跟前面的模式里一樣，每一個區(qū)域都代表一個信元。但在這種情況下，每一個序列號都有一個唯一的區(qū)域。CPU啟動對緩沖器的寫入，即使因為組合延遲較小使得這一點并不關鍵。信元的產(chǎn)生跟前面介紹的第二種模式一樣，差別僅僅在于假八位字節(jié)(36)的個數(shù)不一樣。6.5.4同時處理幾個64kbps載體為了同時處理兩個64kbps信道，94個八位字節(jié)緩沖器必須加倍，如圖9D所示。對于往緩沖器里寫入的部分而言，這不會帶來任何差別。每一個信道都獨立于其它的信道儲存。對于產(chǎn)生信元的部分，每一個緩沖器都被看成一個不同的信元流，它們就是信元流。當信道1即將產(chǎn)生一個信元時，就專門給業(yè)務接口64一個信號。對于信道2，根據(jù)另一個信號來給出信號。業(yè)務接口64向兩個信道單元分別發(fā)出信元請求。對于有4個信道的情形，需要一個4×94個八位字節(jié)的緩沖器，如圖9D所示。6.5.5無結(jié)構E1/T1幀的打包在ATM里，E1(2048kbps)和T1(1544kbps)的傳送都是無結(jié)構的，也就是說，將數(shù)據(jù)打包產(chǎn)生全填充信元時沒有處理單個的64kbps信道。由于使用的是串行接口，因此沒有任何必要對齊數(shù)據(jù)。在這一模式里，緩沖器是按照圖9E來設置的。在這一模式里，緩沖器里填充的數(shù)據(jù)比n×64kbps模式要快得多，這意味著對寫入的初始化沒有那么嚴格的要求。6.6重組為重組功能規(guī)定了跟分段功能一樣的緩沖器。更進一步，這些緩沖器跟分段功能的配置相同。6.6.1拆包對不同的信元進行的拆包跟打包過程一樣。從業(yè)務接口64收到信元。如果使用了幾個單個的64kbps載體，就用不同的啟動信號來隔離這些信道。收到一個信元時，就在緩沖器的專用區(qū)域理儲存用戶數(shù)據(jù)(用序列號來確定)。同時通知讀數(shù)據(jù)的一端，這樣它就能知道上次被讀取以后，數(shù)據(jù)是否寫進了這一區(qū)域。該緩沖器是用一種連續(xù)的順序來連續(xù)讀出的，而且數(shù)據(jù)流被發(fā)送給PCM接口32——每一個緩沖器一個信道。圖10說明對兩個部分填充的單個64kbps載體信元進行拆包。6.6.2處理丟失的和誤插入的信元電路仿真(CE)裝置72收到一個信元時，就檢查SAR-PDU報頭里的序列號。如果信元Ct跟前面的信元Ct-1不連續(xù)，就將它丟棄掉，不儲存用戶數(shù)據(jù)。如果下一個信元Ct+1信元Ct-1連續(xù)，就認為信元Ct是誤插入的，重組過程繼續(xù)下去。如果信元Ct+1跟信元Ct-1不連續(xù)，就認為在信元Ct-1和Ct+1之間丟失了許多信元。即使是在這種情況下，仍然繼續(xù)重組過程，結(jié)果是即使它是一個正確的信元，也將信元Ct丟棄掉。然而，不能儲存一個可能是誤插入了的信元，因為使用全填充信元時，緩沖器的空間只能放下兩個信元。圖11說明了一個實例。如果正在讀取信元編號為奇數(shù)的緩沖器區(qū)域，而這時序列號為奇數(shù)的誤插入信元到達Ct，就不能將有效負載存入正被讀的區(qū)域。由于緩沖器空間很小，不可能用前面建議的假數(shù)據(jù)代替丟失的信元插入緩沖器。但每次將一個信元有效負荷寫入緩沖器時，都通知讀數(shù)據(jù)的那一端。如果上次讀過以后沒有任何跡象表明已經(jīng)將一個信元寫入一個區(qū)域，讀數(shù)據(jù)的一側(cè)就產(chǎn)生必要數(shù)量的假數(shù)據(jù)位(1s)。6.6.3處理信元延遲變化(CDV)如果網(wǎng)絡里所有的信元都有相同的延遲，它們就應當以精確的周期出現(xiàn)。此時，讀數(shù)據(jù)部分可以在第一個信元已經(jīng)到達的時候開始讀緩沖器。實際上，有些信元延遲更長(見圖8)，這意味著一個緩沖器區(qū)域還沒有填滿數(shù)據(jù)時就要讀其中的數(shù)據(jù)(數(shù)據(jù)下溢出)。因此，當?shù)谝粋€信元到達時，讀數(shù)據(jù)的部分應當在一開始就延遲，這樣當信元被寫入以后可以在一段時間里連續(xù)地讀每一個信元。在此情形，不會因為一個信元突然遲到一會兒而出現(xiàn)緩沖器下溢出?？梢杂蒀PU對額外的CDV延遲進行編程。6.7同步為了同步電話信號流，多種業(yè)務電路20需要一個8kHz的網(wǎng)絡參考時鐘。利用鎖相環(huán)(DPLL)產(chǎn)生一個時鐘信號，來鎖定參考時鐘信號，就象圖12中為了同步下行數(shù)據(jù)率一樣。當接口32是一個PCM接口時，振蕩器頻率(fosc)必須是32.768MHz，產(chǎn)生的時鐘頻率(flck)必須是2.048MHz的。E1接口也一樣。但如果要用T1，fosc就是24.704MHz，flck就是1.544MHz。該振蕩器是一個外部振蕩器。6.8接口和時鐘信號電路仿真(CE)裝置72跟接口32、業(yè)務接口64和內(nèi)部CPU總線73相連。電路仿真(CE)裝置72分成兩個時鐘區(qū)域。ATM信元的處理(在緩沖器和業(yè)務接口64之間分配數(shù)據(jù))是用業(yè)務接口64分配的時鐘信號(系統(tǒng)時鐘)來同步的。另一方面，電話數(shù)據(jù)的處理(在PCM/E1/T1接口和緩沖器之間分配數(shù)據(jù))是用DPLL時鐘來同步的(見圖12)。7.0烏托邦緩沖器圖13所示的烏托邦緩沖器74基本上是ATM核心60控制的業(yè)務接口(內(nèi)部分支烏托邦接口)和跟它相連的外部裝置控制的外部業(yè)務烏托邦接口34之間的一個緩沖器。烏托邦緩沖器74里的內(nèi)部緩沖器每一個方向都可以儲存2個信元。外部烏托邦接口34可以工作在第二層或者第一層模式，模式的選擇由CPU40在開始的時候設置。在第二層模式里，還必須設置物理地址。烏托邦緩沖器74有三個不同的時鐘。在烏托邦緩沖器74和內(nèi)部分支接口(業(yè)務接口64)之間分配數(shù)據(jù)是由系統(tǒng)時鐘同步的。在烏托邦緩沖器74和外部烏托邦接口34之間分配數(shù)據(jù)是由用于收發(fā)的兩個獨立時鐘來同步的，這兩個時鐘信號都由外部烏托邦接口34提供。8.0ATMF25.6收發(fā)信機ATMF收發(fā)信機701、702每一個都是用于雙絞線的點到點物理ATM接口，象ATM論壇規(guī)定的那樣。ATMF25.6Mbps收發(fā)信機701、702是一個公用的標準接口，是由計算機插卡和機頂盒(STB)來提供的。典型的ATMF收發(fā)信機701、702見圖14中的收發(fā)信機70。在下行方向(圖2中的箭頭150所示)，ATMF收發(fā)信機701、702收到的信元是來自業(yè)務接口64的，臨時儲存在兩個信元深的FIFO(先入先出)里以后，都用25.6MHz線301、302來傳輸。在上行方向(圖2中的箭頭152所示)，信元是從25.6Mbps線301、302上收到的，并儲存在兩個信元深的FIFO里，ATM核心60可以從中將它們讀出來。ATM論壇的ATM25.6Mbps物理接口規(guī)定了依賴于物理媒體(PMD)的子層和傳輸會聚(TC)子層的功能。為下行部分提供了一個8kHz的參考信號(跟電路仿真(CE)裝置72的DPLL一樣的信號)，這樣，就可以在ATMF接口30上發(fā)送定時信息。下行時鐘信號是從一個外部32MHz振蕩器分出來的。上行時鐘信號時從上行數(shù)據(jù)流里提取出來的。用烏托邦時鐘信號(系統(tǒng)時鐘信號)來同步FIFO和業(yè)務接口64之間的處理。9.0CPU模塊CPU模塊71在(1)外部CPU總線42和(2)ATM核心60和業(yè)務裝置701、702、72和74之間分配數(shù)據(jù)。CPU模塊71還處理中斷。CPU模塊71完成的所有功能，包括對內(nèi)部接口(例如總線73)的事務處理，都是用系統(tǒng)時鐘信號同步的。9.1讀寫處理在圖15里說明CPU模塊71進行的讀寫處理。當CPU40對多種業(yè)務電路20進行讀寫操作時，CPU模塊71在片選信號(CS)上檢測到一個低事務處理(lowtransaction)。然后CPU模塊71對地址總線上的信號進行解碼，并將地址總線信號的最低幾位和塊選信號發(fā)送給被選中的模塊(例如ATM核心60或業(yè)務裝置701、702、72和74中的一個)?？偩€73是一種雙向數(shù)據(jù)總線，需要讀和寫時，將它變成兩條獨立的總線。當內(nèi)部讀寫操作結(jié)束時，就用數(shù)據(jù)傳送確認信號來說明。既然讀寫操作是由系統(tǒng)時鐘來同步的，因此這種定時方式依賴于頻率。9.2中斷處理多種業(yè)務電路20的每一個模塊都向CPU模塊71給出至少一個標志。標志儲存在CPU模塊71管理的狀態(tài)寄存器里。狀態(tài)寄存器里的一位從低事務處理變到高事務處理會導致向CPU40發(fā)出一個終端請求(IREQ)。CPU40讀取狀態(tài)寄存器里的數(shù)據(jù)或者收到中斷確認信號(IACK)時，就放棄這一中斷請求。通過將屏蔽寄存器中的某一位置位，可以拒絕中斷請求。圖16說明中斷處理的結(jié)構。1.多種業(yè)務電路20里的以下事件跟相應的中斷處理標志有關在ATM核心60的下行CPU讀緩沖器106里儲存一個完整的信元(見圖2A)。2.在ATM核心60的上行CPU讀緩沖器組136中的緩沖器1361里儲存一個完整的信元(見圖2B)。3.在ATM核心60的上行CPU讀緩沖器組136中的緩沖器1362里儲存一個完整的信元(見圖2B)。4.在ATM核心60的上行CPU讀緩沖器組136中的緩沖器1363里儲存一個完整的信元(見圖2B)。5.電路仿真(CE)裝置72的信道1中的失去同步事件，或者緩沖器溢出或下溢出。6.電路仿真(CE)裝置72的信道2中的失去同步事件，或者緩沖器溢出或下溢出。7.電路仿真(CE)裝置72的信道3中的失去同步事件，或者緩沖器溢出或下溢出。8.電路仿真(CE)裝置72的信道4中的失去同步事件，或者緩沖器溢出或下溢出。10.0ATM核心的VPI/VCI表如上所述，分用器和譯碼器102以及下行復用器104采用CPU40設置的VPI/VCI表。圖17A說明的是分用器和譯碼器102的VPI/VCI表；圖17B說明的是下行復用器104的VPI/VCI表。10.1下行分用器和譯碼器的VPI/VCI如圖17A所示，分用器和譯碼器102有一個集合VPI/VCI識別表102-10和一個分支VPI/VCI譯碼和目的地表102-20。輸入分用器和譯碼器102的信元有某種報頭信息，用于有效性比較器102-30和一個VPI/VCI寄存器102-40。這某種報頭信息包括報頭的VPI的低四位(LSB)和VCI的高八位。在有效性比較器102-30里，將報頭跟儲存在VPI寄存器102-32的一個濾波器值進行比較。如果報頭信息有效，就將有效信號發(fā)往控制器102-50。分用器和譯碼器102試圖在集合VPI/VCI識別表102-10中找出跟儲存在VPI/VCI寄存器102-4中的報頭信息匹配的值。如圖17A所示，VPI/VCI識別表102-10實際上包括四個RAMS102-10(1)～(4)。RAMS102-10(1)～(4)中每一個的讀出口跟比較器102-60(1)～(4)中某一個的第一個輸入口相連。比較器102-60(1)～(4)中每一個的第二個輸入口連起來以接收VPI/VCI寄存器102-40中儲存的值。RAMS102-10(1)～(4)中的每一個都有32個位置(32×4＝128字節(jié)RAM)。分用器和譯碼器102收到一個新的信元時，將報頭信息存入VPI/VCI寄存器102-40，此時同時檢查所有四個RAM的第一個位置。也就是說將四個RAM第一個位置的值輸出給相應的比較器102-60，從而判斷第一個位置的值是否跟收到的報頭信息一致。如果不相同，就用同樣的方式同時檢查所有四個RAM的第二個位置，這樣進行下去直到找到相同值。這樣搜索所有四個RAM所需要的最長時間是32個時鐘周期。找到匹配的值時，確定一個索引值，用于訪問分支VPI/VCI譯碼和目的地表102-20，并據(jù)此為該信元離開分用器和譯碼器102準備一個新報頭。如圖17A所示，索引值有兩個部分。第一部分用于從四個RAM中的一個獲得相同值的地址或值。第二部分是在找到相同值時從四個比較器102-60的四個輸出信號轉(zhuǎn)換獲得的一個2位寬地址。這一2位寬的轉(zhuǎn)換地址是從變換器102-70獲得的，它的輸入端跟比較器102-60中每一個的輸出端相連。索引值指向分支VPI/VCI譯碼和目的地表102-20的位置，可以利用它獲得新報頭和目的地值。分支路由選擇的新報頭有VPI的四位和VCI的八位。目的地值是說明分支烏托邦裝置或CPU40或下行回送緩沖器108的一個四位值。因此，如上所述，分用器和譯碼器102有一組集成RAM表，這些表由CPU40來設置。從CPU40的透視圖可知，VPI/VCI表的每一個位置都有一個唯一的地址。找到VPI/VCI表的一個地址有一個跟輸入信元報頭的VPI/VCI相同的VPI/VCI時，VPI/VCI表中的相應位置就有新的目的地(例如CPU40之一、回送緩沖器108或者業(yè)務裝置)和新的VPI/VCI。如果回送表里的VCI域被復位(VCI＝0)，就認為該ATM連接是一種VPC，這意味著信元報頭的VCI可以是任意值。此時，只有VPI必須相同，不譯碼VCI。利用VCI＝0來定義VPC的方法非常靈活，因為VCI＝0時ATM連接的一個未定義值，也就是說在多種業(yè)務電路20里不會出現(xiàn)VCI＝0的信元。當空閑信元和物理OAM有VCI＝0時，就在調(diào)制解調(diào)器里將這些信元挑選出來。除了用VCI＝0來指明VPC以外，VPC的狀態(tài)還可以用回送表中的另外一位來說明。10.2上行復用器的VPI/VCI表如圖17B所示，上行分用器和譯碼器122有一個分支VPI/VCI識別表122-10，一個集合VPI/VCI譯碼表和目的地表122-20，以及一個EPD狀態(tài)表122-25。進入上行分用器和譯碼器122的信元有特定的報頭信息和對應的烏托邦地址值(4位)，儲存在一個VPI/VCI寄存器122-40里。這一特定的報頭信息包括報頭VPI的低四位(LSB)和VCI的高八位。如分用器和譯碼器102那樣，上行分用器和譯碼器122嘗試尋找VPI/VCI寄存器122-40里儲存的報頭信息和烏托邦地址跟分支VPI/VCI識別表122-10里匹配的值。如圖17B所示，VPI/VCI識別表122-10包括四個RAMS122-10(1)～(4)。RAMS122-10(1)～(4)中的每一個都有一個讀出口跟比較器122-60(1)～(4)中對應的一個的第一個輸入口相連。比較器122-60(1)～(4)中每一個的第二個輸入口連接起來以接收儲存在VPI/VCI寄存器122-40里的值。上行分用器和譯碼器122收到一個新的信元時，將報頭信息和烏托邦地址存入VPI/VCI寄存器122-40，在這種情況下，在RAMS122-10里用前面的RAMS102-10所用的相同方法來搜索相匹配的值。找到相匹配值時，確定一個索引值用來訪問集合VPI/VCI譯碼和目的地表122-20以及(當它被使用時)EPD表122-125。從編制了索引的集合VPI/VCI譯碼和目的地表122-20里，為要離開上行分用器和譯碼器122的信元獲得一個新報頭。跟分用器和譯碼器102一樣，如圖17所示，這一索引值有兩個部分。第一部分是用來從四個RAMS122-10中的一個獲得相同值的地址或值。第二部分是獲得這一相匹配值時，從四個比較器122-60四個輸出信號的變換獲得的2位寬的地址。這2位寬的地址是從變換器122-70獲得的，該變換器由一些輸入端跟比較器122-60中的每一個的輸出端相連。該索引值指向集合VPI/VCI譯碼和目的地表122-20中的某個位置，從這里獲得新的報頭。該分支路由選擇的新報頭有四位VPI和八位VCI。VPI濾波器寄存器102-32用來在信元發(fā)送到集合接口之前，將一個新的VPI值(高八位)插入信元的報頭，在下行數(shù)據(jù)流里，只接受(除非是廣播信元)其VPI對應于寄存器102-32的集合信元，將它們譯碼以后，將VPI的高八位復位。在上行數(shù)據(jù)流里，只接受VPI(高八位)等于零的分支信元，將它們譯碼以后，將寄存器102-32的值插入VPI(高八位)。對于集合VPI/VCI譯碼和目的地表122-20中的每一個位置(地址)，在EPD表122-25中都有一個對應的位置。該EPD表122-25包括每一個ATM連接需要用來處理EPD的信息。只有在VPI/VCI識別表122-10中的一個EPD的選擇位被置位時才使用該EPD表122-25。11.0后記因此ATM核心60的中心部分是多種業(yè)務電路20。ATM核心60有集成回送緩沖器、CPU緩沖器和業(yè)務質(zhì)量緩沖器。更有利的是，ATM核心60非常靈活，其結(jié)構和工作過程不依賴于分支烏托邦接口，例如業(yè)務接口64，所連接的業(yè)務裝置的類型。ATM核心60是一種集成電路，在前面的實施方案里，該集成電路支持業(yè)務接口64上的八個信道。為其中三個信道的每一個方向提供了一個CPU緩沖器。這意味著，可以在CPU40和這三個業(yè)務裝置中的每一個之間傳送信元。業(yè)務接口64提供的多個物理烏托邦接口還可以集成未來的業(yè)務(例如，AAL5SAR和以太網(wǎng))。此外，雖然在實施方案里有八條信道，但是ATM核心60可以擴展到更多的信道(例如16條信道)。本發(fā)明的多種業(yè)務電路20是一種基本上全部是基于硬件的集成電路。因此，這一多種業(yè)務電路20跟基于處理器的電路相比有其它的許多優(yōu)點，例如更高的數(shù)據(jù)率和更低的功率消耗。雖然介紹本發(fā)明時，采用了目前認為最為實用的最佳實施方案，很顯然，本發(fā)明并不局限于公布的實施方案，相反，它還覆蓋了所附權利要求所包括的各種修改和等價方案。例如，可以在多種業(yè)務電路20里加上CPU40。表1通過NT的ATM連接的實例表2到調(diào)制解調(diào)器/收發(fā)信機的烏托邦第二層接口表3PCM和E1/T1接口表4ATMF接口</tables>表5外部業(yè)務烏托邦接口</tables>表6外部CPU接口權利要求1.一種多種業(yè)務電路，用來接收外部接口上載有信息的信元，用一個處理器來控制這種多種業(yè)務電路，該多種業(yè)務電路包括處理不同電信業(yè)務的多個業(yè)務裝置；連接在多個業(yè)務裝置和外部接口之間的一個復用器/分用器核心，該核心有一個下行側(cè)用于從外部接口向業(yè)務裝置傳送信元，還有一個上行側(cè)用來從業(yè)務裝置向外部接口傳送信元，該下行側(cè)有一個下行分用器和一個下行復用器，其中的下行分用器用于為來自外部接口的信元選擇路由(1)傳送給下行復用器的一個輸入端；或者(2)傳送給下兩個裝置中的一個(a)下行回送緩沖器，用來儲存從下行側(cè)往上行側(cè)去的信元，和(b)處理器。2.權利要求1的裝置，其中的下行復用器用于從以下裝置之一獲取信元(1)下行分用器，或者(2)以下裝置中的一個(a)上行回送緩沖器，它儲存從上行側(cè)往下行側(cè)去的信元，和(b)處理器，發(fā)送到所述業(yè)務裝置。3.權利要求2的裝置，其中的下行分用器和下行復用器能夠同時獨立地工作，除非要從下行分用器向下行復用器傳送數(shù)據(jù)。4.權利要求1的裝置，其中的上行側(cè)有一個上行分用器和一個上行復用器，和其中的上行分用器用于將來自業(yè)務裝置的信元發(fā)送到以下裝置之一(1)上行分用器和上行復用器之間的一個緩沖區(qū)；和(2)下面兩個裝置之一(a)上行回送緩沖器，或者(b)處理器。5.權利要求1的裝置，其中的上行分用器用于將來自業(yè)務裝置和處理器的信元傳送到以下裝置之一(1)上行分用器和上行復用器之間的緩沖區(qū)；和(2)下面兩個裝置之一(a)上行回送緩沖器，或者(b)處理器。6.權利要求4的裝置，其中的上行復用器用于從緩沖區(qū)之一和下行回送緩沖器獲取信元，傳遞給外部接口。7.權利要求1的裝置，其中至少有一個業(yè)務裝置是一種ATMF收發(fā)信機。8.權利要求1的裝置，其中至少有一個業(yè)務裝置是仿真器，它跟(1)一個PCM接口(2)一個E1接口(3)一個T1接口這三個接口中的一個連接。9.權利要求8的裝置，其中的仿真器有用一個信道的數(shù)據(jù)全填充或部分填充的一個緩沖器。10.權利要求8的裝置，其中的仿真器有用所有信道的數(shù)據(jù)全填充或部分填充的一個緩沖器。11.權利要求1的裝置，其中至少一個業(yè)務裝置是一個烏托邦第二層裝置。12.權利要求1的裝置，其中的信元是ATM信元。13.權利要求1的裝置，其中的烏托邦第二層分支接口將多個業(yè)務裝置跟復用器/分用器核心相連。14.權利要求1的裝置，其中的多種業(yè)務電路是用一塊集成電路芯片構成的。15.權利要求1的裝置，其中的多種業(yè)務電路完全是用硬件實現(xiàn)的。16.一種多種業(yè)務電路，用來接收外部接口上載有信息的信元，用一個處理器來控制這種多種業(yè)務電路，該多種業(yè)務電路包括處理不同電信業(yè)務的多個業(yè)務裝置；連接在多個業(yè)務裝置和外部接口之間的一個復用器/分用器核心，該核心有一個下行側(cè)用于從外部接口向業(yè)務裝置傳送信元，還有一個上行側(cè)用來從業(yè)務裝置向外部接口傳送信元，該上行側(cè)有一個上行分用器和一個上行復用器，其中的上行分用器用于為來自業(yè)務裝置的信元傳遞到以下裝置之一(1)上行分用器和上行復用器之間的一個緩沖區(qū)；和(2)以下裝置之一(a)一個上行回送緩沖器，用來將來自上行側(cè)的信元傳送給下行側(cè)，或者(b)處理器。17.權利要求16的裝置，其中的上行分用器用于將來自業(yè)務裝置和處理器的信元傳送給以下裝置之一(1)上行分用器和上行復用器之間的緩沖區(qū)；和(2)以下兩個裝置之一(a)上行回送緩沖器，或者(b)處理器。18.權利要求17的裝置，其中的上行復用器用于從緩沖區(qū)之一和下行回送緩沖器獲得信元傳遞給外部接口。19.權利要求16的裝置，其中至少有一個業(yè)務裝置是一種ATMF收發(fā)信機。20.權利要求16的裝置，其中至少有一個業(yè)務裝置是仿真器，它跟(1)PCM接口(2)E1接口(3)T1接口之一連接。21.權利要求20的裝置，其中的仿真器有一個緩沖器，該緩沖器用一個信道的數(shù)據(jù)或者全填充或者部分填充。22.權利要求20的裝置，其中的仿真器有一個緩沖器，該緩沖器用所有信道的數(shù)據(jù)或者全填充或者部分填充。23.權利要求16的裝置，其中至少有一個業(yè)務裝置是一種烏托邦第二層裝置。24.權利要求16的裝置，其中的信元是ATM信元。25.權利要求16的裝置，其中一個烏托邦第二層分支接口將多個業(yè)務裝置跟復用器/分用器核心相連。26.權利要求16的裝置，其中的多種業(yè)務電路是一片集成電路芯片。27.權利要求16的裝置，其中整個多種業(yè)務電路都是硬件。28.一種多種業(yè)務電路，用來從調(diào)制解調(diào)器/收發(fā)信機接收外部接口上的ATM信元，用一個處理器來控制這種多種業(yè)務電路，該多種業(yè)務電路包括處理不同電信業(yè)務的多個業(yè)務裝置；連接在多個業(yè)務裝置和外部接口之間的一個復用器/分用器核心，該核心有-一個下行側(cè)，用于從外部接口向業(yè)務裝置傳送信元，還有一個上行側(cè)用來從業(yè)務裝置向外部接口傳送信元，該下行側(cè)有一個下行分用器和一個下行復用器，上行側(cè)有一個上行復用器和一個上行分用器，-一個下行回送緩沖器用于儲存從下行側(cè)往上行側(cè)去的信元；-一個上行回送緩沖器用于儲存從上行側(cè)往下行側(cè)去的信元；-其中的下行分用器用于將來自外部接口的信元傳送到下行回送緩沖器、處理器和下行復用器的一個輸入端這三個中的一個；-其中的下行復用器用于獲得來自下行分用器、上行回送緩沖器和處理器的信元，并傳輸給業(yè)務裝置；-其中的上行分用器用于將來自業(yè)務裝置和處理器的信元傳送給上行回送緩沖器、處理器和上行分用器和上行復用器之間的緩沖區(qū)中的一個；和-其中的上行復用器用于從緩沖區(qū)和下行回送緩沖器之一獲得信元，并傳遞給外部接口。29.權利要求28的裝置，其中的下行分用器和下行復用器都能夠同時獨立地工作，除非要將下行分用器的信元傳送給下行復用器。30.權利要求29的裝置，其中至少有一個業(yè)務裝置是一種ATMF收發(fā)信機。31.權利要求29的裝置，其中至少有一個業(yè)務裝置是跟(1)一個PCM接口(2)一個E1接口(3)一個T1接口中的一個相連的一種仿真器。32.權利要求31的裝置，其中的仿真器有一個緩沖器，用一個信道的數(shù)據(jù)或者全填充，或者部分填充。33.權利要求31的裝置，其中的仿真器有一個緩沖器，用所有信道的數(shù)據(jù)或者全填充，或者部分填充。34.權利要求29的裝置，其中至少有一個業(yè)務裝置是一種烏托邦第二層裝置。35.權利要求29的裝置，其中的信元是ATM信元。36.權利要求29的裝置，一個烏托邦第二層分支接口將這多個業(yè)務裝置跟復用器/分用器核心相連。37.權利要求29的裝置，其中的多種業(yè)務電路是一塊集成電路芯片。38.權利要求29的裝置，其中整個多種業(yè)務電路是用硬件做成的。39.一種多種業(yè)務電路，用來從調(diào)制解調(diào)器/收發(fā)信機接收外部接口上的ATM信元，用一個處理器來控制這種多種業(yè)務電路，將這一多種業(yè)務電路做成一塊芯片，包括處理不同電信業(yè)務的多個業(yè)務裝置；連接在多個業(yè)務裝置和外部接口之間的一個復用器/分用器核心；將該核心跟多個外部裝置相連的一個內(nèi)部接口；和其中在下行方向，該核心將來自外部接口的信元通過內(nèi)部接口傳送到多個業(yè)務裝置之一，傳送到處理器和外部接口；其中在上行方向，該核心將來自多個業(yè)務裝置的信元通過內(nèi)部接口和處理器傳送給外部接口、處理器和內(nèi)部接口之一。40.權利要求39的裝置，其中至少有一個外部接口和內(nèi)部接口是一種烏托邦第二層接口。41.權利要求39的裝置，其中的整個多種業(yè)務電路是用硬件做成的。全文摘要一種多種業(yè)務硬件集成電路(20),用來在一個外部接口(62)和電路板上處理不同電信業(yè)務的多個業(yè)務裝置(70文檔編號H04Q11/04GK1257635SQ98805279公開日2000年6月21日申請日期1998年12月30日優(yōu)先權日1998年1月20日發(fā)明者D·卡爾松申請人:艾利森電話股份有限公司