專利名稱：數(shù)字照相機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字照相機(jī)，更具體的，涉及經(jīng)由一個總線傳輸通過DMA(直接存儲訪問)將要處理或已經(jīng)處理的圖象數(shù)據(jù)(DMA處理數(shù)據(jù))和通過CPU(中央處理器)將要處理或已經(jīng)處理的圖象數(shù)據(jù)(CPU處理數(shù)據(jù))。
在這種類型的傳統(tǒng)數(shù)字照相機(jī)中，其中將實(shí)時(shí)運(yùn)動圖象顯示在，例如，監(jiān)視器上，DMA對由CCD成象器經(jīng)一個總線傳輸?shù)膱D象數(shù)據(jù)進(jìn)行處理并經(jīng)由該總線輸出到監(jiān)視器上。另一方面，與按下快門的操作相對應(yīng)地，將靜止圖象數(shù)據(jù)記錄在記錄介質(zhì)上，CPU對按下快門按鈕所得到的靜止圖象進(jìn)行處理并經(jīng)由該總線輸出到記錄介質(zhì)上。在這些操作中，經(jīng)由公用總線傳輸DMA處理數(shù)據(jù)和CPU處理數(shù)據(jù)。
然而，如果該總線在傳輸高速DMA處理數(shù)據(jù)和低速CPU處理數(shù)據(jù)時(shí)是公用的，一種數(shù)據(jù)將不利地影響另一種數(shù)據(jù)，從而導(dǎo)致降低運(yùn)行效率的問題。也即，存在這樣一種情形，CPU處理由于在總線上的高占據(jù)比例而延遲或者由于CPU處理速度的降低而阻止了DMA處理數(shù)據(jù)的傳輸因此，本發(fā)明最主要的目的是提供一種可以有效率地處理數(shù)據(jù)的數(shù)字照相機(jī)。
根據(jù)本發(fā)明，該數(shù)字照相機(jī)包括一個用于提取一個攝影主體的圖象并輸出圖象數(shù)據(jù)的照片獲取裝置；一個用于顯示相應(yīng)于圖象數(shù)據(jù)的一幅圖象的顯示裝置；一個用于壓縮圖象數(shù)據(jù)并輸出壓縮的圖象數(shù)據(jù)的壓縮裝置；一個用于在所述照片獲取裝置，所述顯示裝置和所述壓縮裝置之間進(jìn)行連接的第一總線；一個主存儲器；一個連接到所述第一裝置和用于經(jīng)由DMA訪問所述主存儲器以寫入\讀取圖象數(shù)據(jù)和壓縮的圖象數(shù)據(jù)的訪問裝置；第二總線；一個用于按要求地在所述第一總線和所述第二總線之間連接的總線橋；和一個連接到所述第二總線并根據(jù)一個程序?qū)嚎s的圖象數(shù)據(jù)進(jìn)行預(yù)定處理的CPU。
將照片獲取裝置輸出的圖象數(shù)據(jù)經(jīng)由第一總線提供給訪問裝置，并由訪問裝置經(jīng)DMA寫入主存儲器。此后也可由同一個訪問裝置經(jīng)由DMA讀取寫入在主存儲器上的圖象數(shù)據(jù)，并經(jīng)由第一總線提供給該顯示設(shè)備。結(jié)果，顯示了相應(yīng)于圖象數(shù)據(jù)的圖象。由訪問裝置讀取的圖象數(shù)據(jù)也經(jīng)由第一總線提供給壓縮裝置。該壓縮裝置壓縮給出的圖象數(shù)據(jù)壓縮以輸出壓縮的圖象數(shù)據(jù)。輸出的壓縮圖象數(shù)據(jù)經(jīng)由第一總線提供給訪問裝置，并經(jīng)由DMA寫入主存儲器。此后，壓縮的圖象數(shù)據(jù)由訪問裝置讀取，并經(jīng)由第二總線提供給CPU。CPU根據(jù)一個預(yù)定程序?qū)o出的壓縮圖象數(shù)據(jù)進(jìn)行處理。
根據(jù)本發(fā)明，用第一總線傳輸DMA處理數(shù)據(jù)，同時(shí)用第二總線傳輸CPU處理數(shù)據(jù)，從而可以有效率地處理數(shù)據(jù)。
在本發(fā)明的一個方面，如果記錄指令輸入裝置輸入一條記錄圖象數(shù)據(jù)的指令，則CPU相應(yīng)于這條記錄指令使照片獲取裝置不工作而使壓縮裝置工作。CPU進(jìn)一步開啟總線橋以將壓縮的圖象數(shù)據(jù)取到第二總線端并將壓縮的圖象數(shù)據(jù)記錄到記錄介質(zhì)中。
在本發(fā)明的另一方面，第二總線與焦距控制裝置和閃光控制裝置相連接。焦距控制裝置根據(jù)CPU的一條指令來控制聚焦，而閃光控制裝置也根據(jù)CPU的一條指令來控制閃光。
在本發(fā)明的另一個方面，輸出裝置連接到第二總線，這樣數(shù)據(jù)輸出裝置根據(jù)一條CPU指令將壓縮的圖象數(shù)據(jù)輸出到外部。
在本發(fā)明的另外一個方面，照片獲取裝置所提取的圖象數(shù)據(jù)經(jīng)由連接于第一緩存的DMA存儲在第一緩存中。從主存儲器讀取的圖象數(shù)據(jù)也暫時(shí)保持在第二緩存中，而此后經(jīng)由DMA讀出。所讀取的圖象數(shù)據(jù)輸出到監(jiān)視器上，使得在監(jiān)視器上顯示相應(yīng)的圖象。從主存儲器中讀取的圖象數(shù)據(jù)也經(jīng)由第三緩存提供給壓縮處理裝置，在此對它進(jìn)行預(yù)定的壓縮處理。所得到的壓縮圖象數(shù)據(jù)經(jīng)由第四緩存提供給一個訪問裝置，以便將它存儲在主存儲器中。
在本發(fā)明的一個實(shí)施例中，訪問裝置包括一個緩存訪問裝置和一個主存儲器訪問裝置。該緩存訪問裝置經(jīng)由DMA對第一到第四緩存進(jìn)行訪問。該主存儲器訪問裝置也經(jīng)由DMA對主存儲器進(jìn)行訪問。也即，該緩存訪問裝置響應(yīng)于照片獲取裝置的一個讀取請求從第一緩存中讀取圖象數(shù)據(jù)，并響應(yīng)于顯示裝置的一條寫指令將圖象數(shù)據(jù)寫入第二緩存中。緩存訪問裝置也響應(yīng)于壓縮裝置中包括的第三請求輸出裝置的寫入請求，將圖象數(shù)據(jù)寫入第三緩存中，并響應(yīng)于第四請求輸出裝置的一個讀取請求，從第四緩存中讀取壓縮的圖象數(shù)據(jù)。
訪問裝置還包括一個用于開啟/關(guān)閉總線橋的開/關(guān)裝置。如果記錄指令輸入裝置輸入一個圖象數(shù)據(jù)記錄指令，則CPU相應(yīng)于記錄指令，使得第一請求輸出裝置不工作而使得第三請求輸出裝置工作。CPU進(jìn)一步使得開/關(guān)裝置開啟總線橋，并請求訪問裝置讀取壓縮的圖象數(shù)據(jù)。由訪問裝置從主存儲器中讀取的壓縮圖象數(shù)據(jù)經(jīng)由第二總線提供給CPU。
通過下面結(jié)合附圖對本發(fā)明的詳細(xì)描述，使得本發(fā)明的上述目的和其他目的、特征和優(yōu)點(diǎn)變得更加明了。


圖1為本發(fā)明的一個實(shí)施例的框圖；圖2為一個緩存器的示意圖；圖3為圖1所示實(shí)施例的部分框圖；圖4為圖1所示實(shí)施例的另一部分的框圖；圖5(A)為一個水平同步信號的波形圖；圖5(B)為Y數(shù)據(jù)的示意圖；圖5(C)為UV數(shù)據(jù)的示意圖；圖5(D)和(E)為一個B-EF電路的輸出的示意圖；圖5(F)為一個SW信號的波形圖；圖5(G)為SW的一個輸出的示意圖；圖5(H)為一個尋址信號的示意圖；圖5(I)為存儲體交換信號的波形圖；圖5(J)為一個讀出請求的波形圖；圖5(K)為一個尋址信號的示意圖；圖5(L)為一個緩存輸出的示意圖；圖6(A)為一個啟動信號的波形圖；圖6(B)為一個尋址信號的波形圖；圖6(C)為一個緩存輸出的示意圖；圖6(D)為一個尋址信號的波形圖；圖6(E)為一個RAS信號的波形圖；圖6(F)為一個CAS信號的波形圖；圖6(G)為一個時(shí)鐘信號的波形圖；圖6(H)為一個寫入數(shù)據(jù)的波形圖；圖7(A)為一個水平同步信號的波形圖7(B)為一個存儲體交換信號的波形圖；圖7(C)為一個寫入請求的波形圖；圖7(D)為一個尋址信號的示意圖；圖7(E)為一個SDRAM輸出的示意圖；圖8(A)為一個水平同步信號的波形圖；圖8(B)為一個存儲體交換信號的波形圖；圖8(C)為一個尋址信號的示意圖；圖8(D)為一個緩存輸出的示意圖；圖8(E)和(D)為一個D-FF電路的輸出的示意圖；圖8(G)為一個SW信號的波形圖；圖8(H)為一個SW輸出的示意圖；圖8(I)為一個D-FF電路的輸出的示意圖；圖8(J)為一個SW信號的波形圖；圖8(K)和(L)為SW輸出的示意圖；圖8(M)和(N)為D-FF電路的輸出的示意圖；圖9為CPU操作的一部分的流程圖；圖10為CPU操作的另一部分的流程圖；參照圖1，本實(shí)施例的數(shù)字照相機(jī)包括一個CCD成象器12。在該CCD成象器12的前端安裝有一個原色濾波器(未示)使得可以通過該原色濾波器，在CCD成象器12中獲得一個主體光學(xué)圖象。
CCD成象器12由一個定時(shí)信號發(fā)生器(TG)13根據(jù)所設(shè)置的照相機(jī)模式輸出的定時(shí)信號來驅(qū)動。也即，如果操作者將一個模式設(shè)置開關(guān)86設(shè)置到照相機(jī)端，則系統(tǒng)控制器84通過一個中斷端子68a提供一個控制信號給CPU68。由此，CPU68使得信號發(fā)生器(SG)15開啟，使得信號發(fā)生器(SG)15輸出水平同步信號和垂直同步信號。TG13基于水平同步信號和垂直同步信號而產(chǎn)生一個定時(shí)信號以一種漸進(jìn)掃描方式驅(qū)動CCD成象器12。也即，僅僅通過由CPU68啟動SG15就以一種漸進(jìn)掃描機(jī)制開始從CCD成象器12讀取照相信號。
從CCD成象器12輸出的照相信號對于每一象素是色度分量R,G和B組成的原色信號。CDS/AGC電路14對輸出的照相信號進(jìn)行公知的噪聲消除和電平調(diào)整處理，并由以時(shí)鐘頻率12MHz工作的A/D轉(zhuǎn)換器16將其轉(zhuǎn)換為數(shù)字-信號照相機(jī)數(shù)據(jù)。一個信號處理電路18對A/D轉(zhuǎn)換器16輸出的照相機(jī)數(shù)據(jù)以4∶2∶2的比例進(jìn)行YUV變換，從而產(chǎn)生圖象信號，稱為YUV數(shù)據(jù)。
信號處理電路18也影響以上述基于SG15所提供的水平同步信號和垂直同步信號的時(shí)鐘頻率12MHz進(jìn)行的信號處理。結(jié)果，圖5(B)中的Y數(shù)據(jù)和圖5(C)中的UV信號經(jīng)由兩個不同的信號路由同時(shí)輸出。每一個Y數(shù)據(jù)，U數(shù)據(jù)和V數(shù)據(jù)為8比特/每一象素。
將Y數(shù)據(jù)逐個象素地輸入串聯(lián)的四個D-FF電路20a-20d。D-FF電路20a-20d使其輸出同時(shí)輸入一個D-FF電路24。也即，4個象素或32比特的Y數(shù)據(jù)同時(shí)輸入一個D-FF電路24。另一方面，每8比特交替地輸出U數(shù)據(jù)和V數(shù)據(jù)。每個U數(shù)據(jù)和V數(shù)據(jù)為Y數(shù)據(jù)的一半數(shù)據(jù)量。因此，在兩個象素的U數(shù)據(jù)和V數(shù)據(jù)經(jīng)另一信號總線輸出期間，4個象素的Y數(shù)據(jù)經(jīng)一條總線輸出。該二-象素U和V數(shù)據(jù)也同時(shí)經(jīng)D-FF電路22a-22d輸入到D-FF電路26。
D-FF電路24和26以時(shí)鐘頻率3MHz工作。結(jié)果，Y數(shù)據(jù)和UV數(shù)據(jù)分別在32bits的間隔由D-FF電路24和26以圖5(D)和圖5(E)的定時(shí)輸出。由此，在D-FF電路24和26的輸出上形成時(shí)分復(fù)用。時(shí)分復(fù)用的YUV信號由開關(guān)SW1輸出，如圖5(G)所示。該YUV信號具有6MHz的傳輸頻率。而，D-FF電路20a-20d,22a-22d,24和26以及開關(guān)SW1根據(jù)TG13給出的定時(shí)信號而工作。
如圖2所示，一個雙端SRAM構(gòu)成緩存28。該緩存具有分為兩個存儲體的存儲區(qū)域。每一存儲體具有一定數(shù)量的字“32”，其中每個字具有32bits的容量。因此，每一存儲體可以存儲64個象素的YUV數(shù)據(jù)。經(jīng)由開關(guān)SW1輸出的YUV信號輸入到如上所構(gòu)成的緩存28中。信號處理電路18與YUV數(shù)據(jù)同步地提供了一個圖5(H)所示的尋址信號和一個圖5(I)所示的存儲體交換信號給緩存28。結(jié)果，64個象素的YUV數(shù)據(jù)以一個交替的形式寫在存儲體上。同時(shí)，Y數(shù)據(jù)存儲在每一個存儲體的前半部分的16個字中，而UV數(shù)據(jù)存儲在后半部分的16個字中。以此方式，經(jīng)SW1輸出的YUV數(shù)據(jù)經(jīng)DMA(直接存儲訪問)寫在緩存28上。
在后續(xù)的YUV數(shù)據(jù)寫在存儲體上之前，存儲器控制電路32通過DMA讀取每一個存儲體中的YUV數(shù)據(jù)。具體地，信號處理電路18與存儲體交換信號的上升和下降所同步地發(fā)出一個圖5(J)所示的讀取請求給存儲控制電路32，使得存儲控制電路32響應(yīng)于讀取請求并讀取存儲體所輸出的YUV數(shù)據(jù)。存儲器控制電路32如圖5(K)所示地，輸出一個24MHz速率的尋址信號，并如圖5(L)所示地，讀取緩存28輸出的YUV數(shù)據(jù)。而對緩存28的讀取和寫入操作以一種完全的方式實(shí)施，其中，當(dāng)將數(shù)據(jù)寫入一個存儲體時(shí)，從另一個存儲體上進(jìn)行數(shù)據(jù)讀取。
參照圖3，如果設(shè)置為照相機(jī)模式，則CPU68提供一個控制脈沖給信號處理電路18。該控制脈沖被RS-FF電路18b鎖存，這樣RS-FF電路18b提供一個高電平門信號給AND電路18a。隨著該信號，AND門電路打開使得信號處理電路18輸出讀取請求。該讀取請求經(jīng)存儲器控制電路32中的一個RS-FF電路32b輸入到調(diào)停電路32a。該調(diào)停電路32a接收來自RS-FF電路32c-32g的另一個請求，從而傳導(dǎo)在各請求之間的調(diào)停。為了響應(yīng)任何一個請求，將一個預(yù)定啟動信號輸出到處理電路32W。
該處理電路32W具有圖4所示的結(jié)構(gòu)。一個總線30包括數(shù)據(jù)總線30a-30d，地址總線30e和控制總線30f和30g。數(shù)據(jù)總線30a和30b連接到三態(tài)緩存器32i和32j的各個輸入端。數(shù)據(jù)總線30c和30d共同連接到三態(tài)緩存器32i,32j和32v的輸出端和連接到D-FF電路32k的輸出端。該地址總線30e和控制總線30f和30g連接到緩存控制電路32x。
D-FF電路32k-32p串聯(lián)連接，其中D-FF電路32p的一個輸出端連接到三態(tài)緩存器32q的一個輸入端。三態(tài)緩存器32q的一個輸出端經(jīng)包括在總線33中的數(shù)據(jù)總線33a連接到SDRAM34。D-FF電路32r-32u串聯(lián)地插入到三態(tài)緩存器32q的輸出端與三態(tài)緩存器32v的輸入端之間。由緩存控制電路32x開啟/關(guān)閉三態(tài)緩存器32i,32j和32v，而由DRAM控制電路32h開啟/關(guān)閉三態(tài)緩存器32q。
在處理來自信號處理電路18的讀取請求的基礎(chǔ)上，該處理電路32W響應(yīng)圖6(A)所示的啟動信號并將一個圖6(B)所示的尋址信號輸出緩存器28，由緩存器28中取得圖6(C)所示的YUV數(shù)據(jù)。通過DMA將所取得的YUV數(shù)據(jù)寫入SDRAM34中。此時(shí)，處理電路32W以24MHz的時(shí)鐘頻率執(zhí)行處理過程。
下面更詳細(xì)地進(jìn)行解釋，緩存控制電路將上述尋址信號經(jīng)一個地址總線30e輸出，并使得芯片選擇信號CS1處于低電平以開啟該三態(tài)緩存器32j。此外，SDRAM控制電路32h開啟三態(tài)緩存器32q。由此，由緩存器28所取得的YUV數(shù)據(jù)根據(jù)圖6(H)所示的定時(shí)信號經(jīng)D-FF電路32k-32p輸出到SDRAM34。也即，由于在三態(tài)緩存器32i和32j之間插入了四個D-FF電路32k-32p，所取得的YUV數(shù)據(jù)延遲4個時(shí)鐘輸出到SDRAM34中。
該SDRAM控制電路32h也輸入一個尋址信號，圖6(D)-(F)所示的RAS信號和CAS信號，到SDRAM34。該地址信號經(jīng)一個地址總線33b輸出到SDRAM34，而RAS信號和CAS信號經(jīng)控制總線33c和33d輸出到SDRAM34。該地址信號首先指明一個行地址，然后在后續(xù)的4個時(shí)鐘周期中，指明一個列地址。RAS信號與指明行地址同時(shí)地下落，而CAS信號在指明列地址的時(shí)刻下落。這使得SDRAM34可識別四個地址并將圖6(H)所示的32bits的YUV數(shù)據(jù)寫入四個期望地址的每一個中。執(zhí)行這種操作，直至64個象素。在每次已寫完YUV數(shù)據(jù)時(shí)，該處理電路32W提供一個結(jié)束信號給調(diào)停電路32a，然后調(diào)停電路32a進(jìn)入下一個請求的處理過程中。以此方式，對來自信號處理電路38的讀取請求進(jìn)行多次處理，結(jié)果是將一屏幕的YUV數(shù)據(jù)寫入SDRAM34中。
基于NSTC編碼器50的一個請求以隔行掃描方式由SDRAM34中讀出寫在SDRAM34中的YUV數(shù)據(jù)，并將它們寫入緩存36中。
更具體地，NTSC編碼器50將一個寫入請求輸出到存儲器控制電路32，指令以基于SG15所輸出的水平和垂直同步信號的圖7(C)所示定時(shí)寫入緩存器36。在此情形中，NTSC編碼器50接收來自CPU68的一個控制脈沖。圖3所示的RS-FF電路50b由該控制脈沖產(chǎn)生一個高電平選通信號。由此，一個寫入請求經(jīng)一個AND電路50a寫入存儲控制電路32。
調(diào)停電路32響應(yīng)寫入請求并將一個預(yù)定啟動信號輸出到處理電路32W。作為響應(yīng)，圖4所示的SDRAM控制電路32h提供一個圖7(D)所示的24-MHz信號給SDRAM34。以圖7(E)所示的24MHz時(shí)鐘速率由SDRAM34中讀取YUV數(shù)據(jù)。另一方面，緩存控制電路32x使芯片選擇信號CS處于低電平，并將一個地址信號和可寫信號WE2經(jīng)地址總線30e和控制總線30g輸出到緩存36。
緩存器36的結(jié)構(gòu)如圖2所示，也即，它與緩存器28類似地由一個雙端SDRAM構(gòu)成，以具有一個分為兩個存儲體的存儲區(qū)域。由于有這樣一個結(jié)構(gòu)，NTSC編碼器50與圖7(B)所示的寫入請求同步地交換一個存儲體交換信號的電平。因此，存儲器控制電路32輸入到緩存器36的YUV數(shù)據(jù)通過緩存交換信號寫入一個特定的存儲體中。以此方式，YUV數(shù)據(jù)經(jīng)DMA由SDRAM34中讀取，并由DMA寫入緩存器36。
參照圖8,NTSC編碼器50與存儲體上的交換相同步地提供一個圖8(C)所示的6-MHz地址信號經(jīng)過緩存器36。由此，以圖8(D)所示的6MHz時(shí)鐘頻率讀取存儲于緩存器36中的YUV數(shù)據(jù)。也由DMA進(jìn)行對緩存器36的讀取。從而讀取的YUV信號被D-FF電路38和40以互不相同的定時(shí)鎖存。由TG13所給出的D-FF電路38和40的時(shí)鐘頻率為3MHz。因此，在D-FF電路40以圖8(F)所示的定時(shí)輸出UV數(shù)據(jù)的同時(shí)，D-FF電路38以圖8(E)所示的定時(shí)輸出Y數(shù)據(jù)。
TG13也提供圖8(G)所示的一個SW信號到開關(guān)SW2，和提供圖8(J)所示的一個SW信號到開關(guān)SW3和SW4。與12-MHz時(shí)鐘同步地控制圖8(G)的SW信號，同時(shí)與6-MHz時(shí)鐘同步地控制圖8(J)的SW信號。當(dāng)SW信號分別假定為值“0”-“3”時(shí)，開關(guān)SW2連接到端子S1-S4。當(dāng)SW信號處于“0”時(shí)，開關(guān)SW3和SW4也連接到各自的端子S5和S7，當(dāng)SW信號處于“1”時(shí)，開關(guān)SW3和SW4連接端子S6和S8。因此，Y數(shù)據(jù)經(jīng)由開關(guān)SW2以圖8(H)所示的12-MHz時(shí)鐘速率輸出。U數(shù)據(jù)也經(jīng)由開關(guān)SW3以圖8(K)所示的6-MHz時(shí)鐘速率輸出，同時(shí)，V數(shù)據(jù)也經(jīng)由開關(guān)SW3以圖8(L)所示的6-MHz時(shí)鐘速率輸出。
經(jīng)由開關(guān)SW2輸出的Y數(shù)據(jù)經(jīng)一個D-FF電路42以圖8(I)所示的定時(shí)提供給一個D/A轉(zhuǎn)換器48，其中它被轉(zhuǎn)換為一個模擬Y信號。另一方面，分別經(jīng)開關(guān)SW3和SW4輸出的U和V數(shù)據(jù)經(jīng)D-FF電路44和46以圖8(M)和(N)所示的定時(shí)提供給一個NTSC編碼器50。D/A轉(zhuǎn)換器54將NTSC編碼器50的編碼信號轉(zhuǎn)換為一個模擬信號。D/A轉(zhuǎn)換器48和54的輸出在一個加法器52中相加，使得相加信號輸出到監(jiān)視器56上。結(jié)果，在監(jiān)視器56上實(shí)時(shí)地顯示運(yùn)動圖象。
如上所述，在照相機(jī)模式中，是經(jīng)由DMA到緩存器28和36和SDRAM34對圖象進(jìn)行訪問。也即，CPU68不承擔(dān)圖象數(shù)據(jù)處理過程，除了在設(shè)為照相機(jī)模式的基礎(chǔ)上開啟SG15以提供一個控制脈沖該信號處理電路18和NTSC編碼器50。
如果操作者操縱快門按鈕88，該CPU68提供一個選通信號給信號處理電路18輸出的讀取請求。具體地，CPU68重置圖3所示的RS-FF電路18b以使輸入到AND電路18a的門信號電平為低。而調(diào)停電路32a以一個預(yù)定間隔對配置在調(diào)停電路32a前級的RS-FF電路32b進(jìn)行重置，結(jié)果是RS-FF電路32b具有一個維持于低電平的輸出。因此，當(dāng)讀取請求被選通時(shí)，圖5(K)和(L)和圖6的操作暫停，而不從緩存器28中讀取圖象數(shù)據(jù)。響應(yīng)于操作的暫停，總線30保持開通。
存儲器控制電路32具有24MHz的處理速率，它比信號處理電路18的處理速度快四倍。由此，在照相機(jī)模式中，總線在總時(shí)間的1/4時(shí)間中被占據(jù)以傳輸由緩存器28讀取的圖象數(shù)據(jù)。然而，該操作通過按下快門按鈕88而暫停，從而總線在總時(shí)間的1/4中被釋放而開通。CPU68使用該總線-釋放持續(xù)時(shí)間以壓縮存于SDRAM34中的圖象數(shù)據(jù)，從而將壓縮的圖象數(shù)據(jù)取到總線66端。而寫入緩存器36的操作繼續(xù)，從而在監(jiān)視器56上顯示一個基于快門按下操作所得的靜止圖象。
CPU68也提供一個控制脈沖給圖3所示的配置在JPEG壓縮/解壓縮電路60中的RS-FF電路60c和60d，打開AND電路60c和60d的門。結(jié)果，讀取和寫入請求以預(yù)定的定時(shí)由JPEG壓縮/解壓縮電路60輸入到存儲器控制電路32。而寫入請求命令將SDRAM34的圖象數(shù)據(jù)寫入緩存器58中，而讀取請求命令讀取存儲于緩存器52中的壓縮數(shù)據(jù)。因此，在輸入讀取請求之前先輸入一個寫入請求。
調(diào)停電路32a首先響應(yīng)于寫入請求而提供一個啟動信號給處理電路32w。圖4所示的緩存器控制電路32x使得芯片選擇信號CS3電平為低。SDRAM控制電路32h在與照相機(jī)模式中的過程相同的過程中，從SDRAM34中讀出圖象數(shù)據(jù)。結(jié)果，由SDRAM34中以24MHz的時(shí)鐘速率讀出圖象數(shù)據(jù)，該數(shù)據(jù)通過D-FF電路32r-32u和三態(tài)緩存器32v輸出到緩存器58。該緩存器控制電路32x也與圖象數(shù)據(jù)的輸出相同步地輸出一個地址信號和可寫入信號WE3到緩存器58。這使得圖象數(shù)據(jù)被寫入緩存器58的預(yù)定地址。
CPU68進(jìn)一步指令JPEG壓縮/解壓縮電路60對圖象數(shù)據(jù)進(jìn)行壓縮。由此，JPEG壓縮/解壓縮電路60從緩存器58中讀取圖象數(shù)據(jù)，用JPEG方式進(jìn)行壓縮，并將壓縮的圖象數(shù)據(jù)寫入緩存器62中。從而，存儲器控制電路32響應(yīng)于JPEG壓縮/解壓縮電路60的讀取請求而讀出存儲于緩存器62中的壓縮圖象數(shù)據(jù)，并將其再次寫入SDRAM34中。
也即，調(diào)停電路32a響應(yīng)于讀取請求而將預(yù)定的啟動信號輸入處理電路32w。圖4的緩存器32x接收到該信號，就使得芯片選擇信號CS4的電平為低并輸出一個地址信號到緩存器62中。SDRAM控制電路34也開啟三態(tài)緩存器32q并以預(yù)定的定時(shí)將地址信號，RSA信號和CAS信號輸入SDRAM34中。由此，存于緩存器62中的壓縮圖象數(shù)據(jù)存儲在SDRAM34的預(yù)定地址中。
如果以此方式逐幀地在SDRAM34中獲得壓縮圖象數(shù)據(jù)，則CPU64通過總線橋取得該壓縮圖象數(shù)據(jù)，并將其寫入DRAM70中。具體地，CPU68提供一個讀取請求給配置存儲器控制電路32中的RSFF電路32f。調(diào)停電路32a響應(yīng)于該讀取請求，提供一個預(yù)定的啟動信號給處理電路32w并用一個總線橋控制信號使總線橋工作。由此，壓縮的圖象數(shù)據(jù)由SDRAM34中讀出，而總線30和66相互連接。讀出的壓縮圖象數(shù)據(jù)經(jīng)總線30和總線橋64傳到總線66一端。
而在上述的總線30被釋放開通的1/4期間，在總線66一端對圖象數(shù)據(jù)和壓縮的圖象數(shù)據(jù)進(jìn)行提取。在將所有壓縮的圖象數(shù)據(jù)傳到總線66一端之后，調(diào)停電路32a使到總線橋64停止工作，以去除在總線30和66之間連接。
CPU68提供一個預(yù)定的地址信號和可寫入信號給DRAM70，以將由總線66一端取得的壓縮圖象數(shù)據(jù)寫入DRAM70中。在寫完一幀壓縮圖象數(shù)據(jù)之后，該壓縮圖象數(shù)據(jù)被讀取并經(jīng)總線66和I/F電路78寫入存儲卡80。也即，CPU68根據(jù)一個程序來訪問DRAM70和存儲卡80，從而將DRAM70中的壓縮圖象數(shù)據(jù)記錄在存儲卡80中。以此方式，在作為邊界的總線橋64的兩端的圖象數(shù)據(jù)處理方式互不相同。在總線30一端，圖象數(shù)據(jù)處理是由DMA完成，而在總線66一端，圖象數(shù)據(jù)處理是由CPU68完成。
除了CPU68,DRAM70和I/F電路78，總線66還與PWM信號發(fā)生電路72,PIO電路74，閃存76和異步電路(UART)82相連接。該P(yáng)WM信號發(fā)生電路72輸出一個PWM信號以自動控制一個聚焦透鏡(未示)。PIO電路74按要求輸出一個閃光控制信號到閃光燈(未示)。閃存76保持一個將被CPU68處理的程序。異步電路82經(jīng)由RS232C將圖象數(shù)據(jù)輸出到外端。CPU68由閃存76中讀取一個程序并根據(jù)一個讀取程序控制PWM信號發(fā)生電路72,PIO電路74和異步電路82。
如果操作者將模式設(shè)置開關(guān)86設(shè)置到再現(xiàn)端，CPU68由存儲卡80中再現(xiàn)未壓縮的圖象數(shù)據(jù)。在保持在DRAM70中一次以后，該數(shù)據(jù)輸出到存儲控制電路。注意的是，CPU68在由DRAM70中讀取壓縮圖象數(shù)據(jù)之前，提供一個寫入請求到RS-FF電路32g。作為響應(yīng)，調(diào)停電路32a使總線橋64工作，并提供一個預(yù)定的啟動信號到處理電路32w。由此，由DRAM70中讀取的壓縮圖象數(shù)據(jù)經(jīng)總線66，總線橋64和總線30輸入處理電路32w，并由DMA寫入SDRAM34。
CPU68也指令JPEG壓縮/解壓縮電路60將存儲于SDRAM34中的壓縮數(shù)據(jù)解壓縮。由此，JPEG壓縮/解壓縮電路60以類似于上述情形的方式來提供讀取和寫入請求到存儲控制電路32。存儲控制電路32響應(yīng)于讀取請求讀取存儲于SDRAM34中的壓縮圖象數(shù)據(jù)，其后經(jīng)緩存器58將其輸入到JPEG壓縮/解壓縮電路60。JPEG壓縮/解壓縮電路60將總線輸入的壓縮圖象數(shù)據(jù)解壓縮，并將解壓縮的圖象數(shù)據(jù)寫入緩存器62。存儲控制電路32響應(yīng)寫入請求并由緩存器62中讀取圖象數(shù)據(jù)并將其寫入SDRAM34。也即，對存儲于SDRAM34中的壓縮圖象數(shù)據(jù)進(jìn)行解壓縮和將解壓縮的圖象數(shù)據(jù)寫入SDRAM34中的操作也由DMA實(shí)施。
也處于再現(xiàn)模式的CPU68提供一個控制脈沖給圖3所示的RS-FF電路50b。由此，NTSC編碼器50與照相機(jī)模式類似地輸入一個寫入請求給存儲器控制電路32，而存儲器控制電路32又由SDRAM34中讀出圖象數(shù)據(jù)。在再現(xiàn)模式中，無控制脈沖提供給信號處理電路18，而SDRAM34也未被照相圖象數(shù)據(jù)更新。因此，從SDRAM34中重復(fù)讀取相同的圖象數(shù)據(jù)，從而在監(jiān)視器56上顯示一個與由存儲卡80中再現(xiàn)的圖象數(shù)據(jù)相對應(yīng)的靜止圖象。而如果操作者操縱一個幀饋給開關(guān)90，則由存儲卡80再現(xiàn)另一個壓縮圖象數(shù)據(jù)，并在監(jiān)視器56上顯示另一幅靜止圖象。
CPU68具體根據(jù)圖9和圖10所示的流程圖進(jìn)行處理。如果模式設(shè)置開關(guān)86設(shè)為照相機(jī)端，則CPU68進(jìn)行一個圖9的中斷例程的處理。如果模式設(shè)置開關(guān)86設(shè)為再現(xiàn)端，則CPU68進(jìn)行一個圖10的中斷例程的處理。
參照圖9，在步驟S1中，將DMA啟動到照相信號處理模塊。也即，SG15啟動以提供一個控制脈沖給信號處理電路18。作為響應(yīng)，信號處理電路18處理照片圖象數(shù)據(jù)以將其寫入緩存器28，并提供一個讀取請求給存儲控制電路32。結(jié)果，照片圖象數(shù)據(jù)被寫入SDRAM34。然后在步驟S3中，CPU68將DMA啟動到編碼模塊。也即，提供一個控制脈沖給NTSC編碼器50。由此，NTSC編碼器50提供一個寫入請求給存儲控制電路32。該存儲控制電路32依次又從SDRAM32中讀取圖象數(shù)據(jù)并將其寫入緩存器36。NTSC編碼器50進(jìn)一步處理寫入緩存器36的圖象數(shù)據(jù)并將它輸出到監(jiān)視器56上。結(jié)果在監(jiān)視器56上實(shí)時(shí)地顯示運(yùn)動圖象。
如果操作者操縱快門按鈕88，則在步驟S5中，CPU確定為“YES”。在步驟S7，將DMA停止到照相信號處理模塊，而在步驟S9，啟動DMA到壓縮處理模塊。也即，信號處理電路18的RS-FF電路18b被重置而JPEG壓縮/解壓縮電路60的RS-FF電路60c和60d被提供一個控制脈沖。這將由信號處理電路18到存儲器控制電路32的輸出的讀取請求暫停。替代地，讀取和寫入請求由JPEG壓縮/解壓縮電路60輸入到存儲控制電路32。在步驟S9中，也提供一個壓縮指令給JPEG壓縮/解壓縮電路60，結(jié)果是壓縮圖象數(shù)據(jù)寫入SDRAM34中。
此后，在步驟S11中，CPU68將一個讀取請求寫入存儲控制電路32以由SDRAM34中取得壓縮的圖象數(shù)據(jù)并將其暫時(shí)保持在DRAM70中。然后在步驟S13中，DRAM70中的壓縮圖象數(shù)據(jù)被記錄在存儲卡80中。
在再現(xiàn)模式中，首先在圖10所示的步驟15中，由存儲卡80中讀出壓縮的圖象數(shù)據(jù)并暫時(shí)將其寫入DRAM70中。接著在步驟S17中，將DRAM70中的壓縮圖象數(shù)據(jù)與寫入請求一起提供給存儲控制電路32。存儲控制電路32將壓縮圖象數(shù)據(jù)存儲在SDRAM34中。接著在步驟S19中，CPU68將DMA啟動到一個解壓縮處理模塊。也即，將解壓縮指令和控制脈沖提供給JPEG壓縮/解壓縮電路60。由此，JPEG壓縮/解壓縮電路60對SDRAM34的壓縮圖象數(shù)據(jù)進(jìn)行解壓縮，而解壓縮的圖象數(shù)據(jù)又再次被寫入SDRAM34中。
其后，在步驟S21中，CPU68將DMA啟動到編碼模塊。此時(shí)，執(zhí)行與步驟S3類似的處理步驟，從而在監(jiān)視器56上顯示再現(xiàn)的圖象。如果操作者操縱幀饋給開關(guān)90，在步驟S23中，CPU確定為“YES”，并轉(zhuǎn)到步驟S15，以由存儲卡80產(chǎn)生另一個壓縮數(shù)據(jù)。結(jié)果，更新了監(jiān)視器56上的顯示畫面。
根據(jù)本實(shí)施例，DMA在相對于作為邊界的總線橋64的總線30一端處理圖象數(shù)據(jù)。在另一端，CPU68以軟件方式處理圖象數(shù)據(jù)，透鏡聚焦和閃光。換句話說，DMA處理數(shù)據(jù)經(jīng)總線30(高速總線)傳輸，而CPU處理數(shù)據(jù)經(jīng)總線66J(低速總線)傳輸。此外，總線30和66按照需要，通過總線橋64相互連接。由此，DMA處理數(shù)據(jù)和CPU處理數(shù)據(jù)可以有效率地傳輸，從而提高了總的處理速度。
而在此實(shí)施例中，由總線30端傳輸?shù)娇偩€66端的圖象數(shù)據(jù)或由存儲卡再現(xiàn)的圖象數(shù)據(jù)被寫入DRAM70中。另外，可以配置SRAM取代DRAM70。在此方式中，SRAM要求連接到CPU68上。
雖然上面詳細(xì)描述了本發(fā)明，應(yīng)清楚地理解，上面參照附圖和實(shí)施例的描述僅僅是示例性而非限制性，本發(fā)明的范圍僅僅由所附權(quán)利要求來限制。
權(quán)利要求
1．一個數(shù)字照相機(jī)，包括一個用于取得照相主體的圖象并輸出圖象數(shù)據(jù)的照片獲取裝置；一個用于顯示相應(yīng)于圖象數(shù)據(jù)的圖象的顯示裝置；一個用于壓縮圖象數(shù)據(jù)并輸出該壓縮圖象數(shù)據(jù)的壓縮裝置；一個用于在所述圖象獲取裝置，所述顯示裝置與所述壓縮裝置之間進(jìn)行連接的第一總線；一個主存儲器；一個連接到第一總線并經(jīng)由DMA訪問所述主存儲器以寫入/讀取圖象數(shù)據(jù)和壓縮圖象數(shù)據(jù)的訪問裝置；一個第二總線；一個用于按需在所述第一總線和所述第二總線進(jìn)行連接的總線橋；一個連接到所述第二總線并根據(jù)一個程序?qū)嚎s圖象數(shù)據(jù)執(zhí)行預(yù)定處理過程的CPU(中央處理器)。
2．根據(jù)權(quán)利要求1的數(shù)字照相機(jī)，進(jìn)一步包括一個用于輸入一個記錄圖象數(shù)據(jù)的指令的記錄指令輸入裝置，其特征在于，所述CPU響應(yīng)于記錄指令，使所述照片獲取裝置停止工作并使所述壓縮裝置工作，并使所述總線橋處于開啟狀態(tài)以將壓縮圖象數(shù)據(jù)取到第二總線端并將壓縮圖象數(shù)據(jù)記錄在記錄介質(zhì)中。
3．根據(jù)權(quán)利要求1的數(shù)字照相機(jī)，進(jìn)一步包括一個連接到所述第二總線并根據(jù)所述CPU的指令來控制聚焦的聚焦控制裝置，和一個連接到所述第二總線并根據(jù)所述CPU的指令來控制閃光的閃光控制裝置。
4．根據(jù)權(quán)利要求1的數(shù)字照相機(jī)，進(jìn)一步包括一個連接到所述第二總線并根據(jù)所述CPU的指令來將壓縮圖象數(shù)據(jù)輸出到外端的一個數(shù)據(jù)輸出裝置。
5．根據(jù)權(quán)利要求1的數(shù)字照相機(jī)，其特征在于，所述照片獲取裝置包括連接到第一總線的一個第一緩存器，和一個用于將圖象數(shù)據(jù)經(jīng)DMA存儲于所述第一緩存器中的存儲裝置。
6．根據(jù)權(quán)利要求5的數(shù)字照相機(jī)，其特征在于，所述顯示裝置包括一個用于顯示圖象的監(jiān)視器，一個連接到所述第一總線并暫時(shí)保持該圖象數(shù)據(jù)的第二緩存器，和一個用于經(jīng)DMA由所述第二緩存器讀取圖象數(shù)據(jù)并將相同數(shù)據(jù)輸出到所述監(jiān)視器上的輸出裝置。
7．根據(jù)權(quán)利要求6的數(shù)字照相機(jī)，其特征在于，所述壓縮裝置包括連接到所述第一總線并暫時(shí)保持圖象數(shù)據(jù)的第三緩存器，一個用于壓縮從所述第三緩存器中讀出的圖象數(shù)據(jù)的壓縮處理裝置，和用于暫時(shí)存儲由所述壓縮處理裝置中輸出的壓縮圖象數(shù)據(jù)的第四緩存器。
8．根據(jù)權(quán)利要求7的數(shù)字照相機(jī)，其特征在于，所述訪問裝置包括一個用于經(jīng)DMA對所述第一到第四緩存器進(jìn)行訪問的緩存器訪問裝置，和一個用于經(jīng)DMA對所述主存儲器進(jìn)行訪問的主存儲器訪問裝置。
9．根據(jù)權(quán)利要求8的數(shù)字照相機(jī)，其特征在于，所述照片獲取裝置包括一個用于輸出一個請求以讀取存儲于所述第一緩存器中的圖象數(shù)據(jù)的第一請求輸出裝置，所述緩存器訪問裝置響應(yīng)于該讀取請求而由所述第一緩存器中讀取圖象數(shù)據(jù)。
10．根據(jù)權(quán)利要求8的數(shù)字照相機(jī)，其特征在于，所述顯示裝置包括一個用于輸出一個請求以將圖象數(shù)據(jù)寫入所述第二緩存器的第二請求輸出裝置，所述緩存器訪問裝置響應(yīng)于該寫入請求而將圖象數(shù)據(jù)寫入所述第二緩存器。
11．根據(jù)權(quán)利要求8的數(shù)字照相機(jī)，其特征在于，所述壓縮裝置進(jìn)一步包括一個用于輸出一個請求以將圖象數(shù)據(jù)寫入所述第三緩存器的第三請求輸出裝置，和一個用于輸出一個請求以讀取存儲于所述第四緩存器中的圖象數(shù)據(jù)的第四請求輸出裝置，所述緩存器訪問裝置響應(yīng)于來自第三請求輸出裝置的寫入請求而將圖象數(shù)據(jù)寫入所述第三緩存器，而響應(yīng)于來自第四請求輸出裝置的讀取請求而由所述第四緩存器中讀取圖象數(shù)據(jù)。
12．根據(jù)權(quán)利要求11的數(shù)字照相機(jī)，進(jìn)一步包括一個用于輸入指令以記錄圖象數(shù)據(jù)的記錄指令輸入裝置，其特征在于所述訪問裝置進(jìn)一步包括一個用于開啟/關(guān)閉所述總線橋的開啟/關(guān)閉裝置，所述CPU響應(yīng)于該記錄指令，使所述第一請求輸出裝置停止工作，使所述第三和第四請求輸出裝置工作，從而所述開啟/關(guān)閉裝置使得所述總線橋處于一個開啟狀態(tài)，并請求所述訪問裝置讀取壓縮圖象數(shù)據(jù)。
全文摘要
本發(fā)明提供一個包括模式設(shè)置開關(guān)的數(shù)字照相機(jī)。如果模式設(shè)置開關(guān)設(shè)為照相機(jī)模式,則相應(yīng)于由CCD成象器獲取的主體圖象的圖象數(shù)據(jù)由DMA處理,并經(jīng)第一總線輸出到監(jiān)視器上。如果按下快門按鈕,則第一總線經(jīng)總線橋連接到第二總線而圖象數(shù)據(jù)由第一總線端傳輸?shù)降诙偩€端。在第二總線端,CPU根據(jù)一個程序處理該圖象數(shù)據(jù)并將其記錄在一個存儲卡上。
文檔編號H04N5/775GK1236169SQ9910645
公開日1999年11月24日 申請日期1999年5月11日 優(yōu)先權(quán)日1998年5月11日
發(fā)明者小林昭男, 朝枝徹, 岡田秀史 申請人:三洋電機(jī)株式會社