一種實(shí)現(xiàn)svc宏塊級算法的硬件結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及SVAC標(biāo)準(zhǔn)，特別涉及SVAC標(biāo)準(zhǔn)中一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)。
技術(shù)背景
[0002]在現(xiàn)有的視頻編解碼中，SVC多通過軟件算法實(shí)現(xiàn)，很少通過硬件進(jìn)行實(shí)現(xiàn)，沒有充分利用硬件的性能，使得編碼效率低下。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明實(shí)施例提供一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)，以提高編碼效率。
[0004]為了達(dá)到上述目的，本發(fā)明實(shí)施例提供的一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)，包括:存儲器、仲裁模塊、讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊；其中所述讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊通過所述仲裁模塊實(shí)現(xiàn)對存儲的訪問；
[0005]所述存儲器保存有基本層數(shù)據(jù)，所述讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊同時(shí)或不同時(shí)訪問存儲器；
[0006]所述仲裁模塊用于判斷讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊對存儲器的讀寫優(yōu)先級；
[0007]所述預(yù)測模塊，對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣插值運(yùn)算和色度采樣差值運(yùn)算，獲得亮度和色度預(yù)測值；計(jì)算與當(dāng)前幀的亮度信息的SAD ;最終將預(yù)測值保存到存儲器中。
[0008]該硬件架構(gòu)實(shí)現(xiàn)方案建立在SVAC標(biāo)準(zhǔn)基礎(chǔ)上，通過在FPGA上采取硬件編碼語言實(shí)現(xiàn)SVC宏塊級編碼，可以有效地提高編碼效率。
【附圖說明】
[0009]圖1是本發(fā)明實(shí)施例中一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)示意圖。
[0010]圖2示出了本發(fā)明一實(shí)施例中仲裁模塊判定的優(yōu)先級順序。
[0011]圖3示出了本發(fā)明一實(shí)施例中預(yù)測模塊的結(jié)構(gòu)示意圖。
[0012]圖4所示為本發(fā)明一實(shí)施例中亮度預(yù)測和色度預(yù)測串行處理的流程示意圖。
[0013]圖5所示為本發(fā)明一實(shí)施例中亮度預(yù)測和色度預(yù)測并行處理的流程示意圖。
【具體實(shí)施方式】
[0014]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述。
[0015]圖1是本發(fā)明實(shí)施例中一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)示意圖。如圖1所示，該硬件結(jié)構(gòu)包括:存儲器、仲裁(Arbitrate)模塊、讀數(shù)據(jù)(Read Data)模塊、預(yù)測(Predict1n)模塊、發(fā)送數(shù)據(jù)(Send Data)模塊。
[0016]其中，存儲器保存有基本層數(shù)據(jù)，讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊需要同時(shí)或不同時(shí)訪問存儲器以獲得相應(yīng)的數(shù)據(jù)，或者將處理后的數(shù)據(jù)存放在存儲器中。在本發(fā)明一實(shí)施例中，存儲器可以米取SRAM (Static Random Access Memory)來實(shí)現(xiàn)。
[0017]仲裁模塊用于判斷讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊對存儲器的讀寫優(yōu)先級。圖2示出了本發(fā)明一實(shí)施例中仲裁模塊判定的優(yōu)先級順序。如圖2所示，具體優(yōu)先級為:讀數(shù)據(jù)優(yōu)先級高于發(fā)送數(shù)據(jù)優(yōu)先級，發(fā)送數(shù)據(jù)優(yōu)先級高于預(yù)測模塊的優(yōu)先級。
[0018]讀數(shù)據(jù)模塊，從Busife模塊獲取基本層數(shù)據(jù)(Read Data)，通過仲裁模塊判斷優(yōu)先級后保存到存儲器中。
[0019]預(yù)測模塊，對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣差值運(yùn)算(Luma upsample)和色度采樣差值運(yùn)算(Chroma up sample)，獲得亮度和色度預(yù)測值；計(jì)算與當(dāng)前幀的亮度信息的SAD ;最終將預(yù)測值保存到存儲器中。
[0020]圖3示出了本發(fā)明一實(shí)施例中預(yù)測模塊的結(jié)構(gòu)示意圖。如圖3所示，預(yù)測模塊包括:
[0021]亮度預(yù)測子單元，用于對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣差值運(yùn)算，獲得亮度預(yù)測值。
[0022]色度預(yù)測子單元，用于對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行色度采樣差值運(yùn)算，獲得色度預(yù)測值。
[0023]SAD子單元，用于計(jì)算亮度預(yù)測值與當(dāng)前幀的亮度信息的SAD。在本發(fā)明一實(shí)施例中，通過共享預(yù)測值的數(shù)據(jù)，可以減少計(jì)算量。
[0024]在預(yù)測模塊中，由于宏塊之間的銜接性，可通過共用相關(guān)數(shù)據(jù)(包括相鄰數(shù)據(jù)、中間計(jì)算結(jié)果)減少了相關(guān)硬件資源。
[0025]在本發(fā)明一實(shí)施例中，當(dāng)亮度預(yù)測子單元對基本層亮度數(shù)據(jù)進(jìn)行上采樣插值運(yùn)算之前，可以將其劃分成4個(gè)4*4的塊進(jìn)行，使得處理方式與色度相同，從而減少寄存器存儲空間，有效的減少設(shè)計(jì)所占用的硬件資源。此時(shí)，預(yù)測模塊進(jìn)一步包括劃分子模塊，用于將亮度數(shù)據(jù)劃分成4*4的塊。
[0026]在本發(fā)明一實(shí)施例中，預(yù)測模塊在對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣差值運(yùn)算(Luma up sample)和色度采樣差值運(yùn)算(Chroma up sample)之前，進(jìn)一步對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行邊緣擴(kuò)展，使得成為標(biāo)準(zhǔn)數(shù)據(jù)矩陣模型，然后再對標(biāo)準(zhǔn)矩陣模型進(jìn)行亮度采樣差值運(yùn)算和色度采樣差值運(yùn)算。這種情況下，預(yù)測模塊進(jìn)一步包括數(shù)據(jù)處理子單元，用于對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行邊緣擴(kuò)展，使得成為標(biāo)準(zhǔn)數(shù)據(jù)矩陣模型。在本發(fā)明一實(shí)施例中，可將標(biāo)準(zhǔn)矩陣模型的部分?jǐn)?shù)據(jù)直接利用到下一待處理模型當(dāng)中，減少數(shù)據(jù)的從存儲器中再次的工作量。
[0027]在一實(shí)施例中，預(yù)測模塊還可以將預(yù)測值結(jié)果通過發(fā)送數(shù)據(jù)模塊送給模式?jīng)Q策模塊進(jìn)行決策。
[0028]在本發(fā)明一實(shí)施例中，當(dāng)時(shí)鐘節(jié)拍足夠SVC中亮度、色度的串行處理時(shí)，預(yù)測模塊中亮度預(yù)測子單元與色度預(yù)測子單元串行。圖4所示為本發(fā)明一實(shí)施例中亮度預(yù)測和色度預(yù)測串行處理的流程示意圖。在圖4中，先對基本層亮度數(shù)據(jù)進(jìn)行上采樣插值運(yùn)算之后，然后對基本層色度數(shù)據(jù)進(jìn)行上采樣插值運(yùn)算。
[0029]在本發(fā)明一實(shí)施例中，當(dāng)時(shí)鐘節(jié)拍緊張或者需要SVC加快運(yùn)算時(shí)，可以采取亮度預(yù)測和色度預(yù)測并行處理的方式，即預(yù)測模塊中亮度預(yù)測子單元與色度預(yù)測子單元并行工作。圖5所示為亮度預(yù)測和色度預(yù)測并行處理的流程示意圖。在圖5中，在存儲器為單口設(shè)計(jì)的情況下，除了從存儲器中讀取及存放數(shù)據(jù)時(shí)需要考慮先后順序之外，在進(jìn)行上采樣插值運(yùn)算時(shí)，亮度和色度可同時(shí)進(jìn)行。采取亮度預(yù)測和色度預(yù)測并行處理的方式可以極大地縮短處理周期。
[0030]在本發(fā)明一實(shí)施例中，預(yù)測模塊可以同時(shí)支持并行或串行處理方案。此時(shí)，預(yù)測模塊中進(jìn)一步包括一控制端口，以根據(jù)整體設(shè)計(jì)要求，選擇并行或串行處理方案。
[0031]發(fā)送數(shù)據(jù)模塊，將最終得到的預(yù)測值傳遞給相關(guān)模塊(TFE)進(jìn)行模式?jīng)Q策。
[0032]在本發(fā)明一實(shí)施例中，所述的硬件結(jié)構(gòu)通過FPGA(Field — Programmable GateArray)實(shí)現(xiàn)，這種情況下存儲器既可以是FPGA內(nèi)置的存儲器，也可以是外接的存儲器。
[0033]在本發(fā)明一實(shí)施例中，所述的硬件結(jié)構(gòu)還可以是通過嵌入式系統(tǒng)實(shí)現(xiàn)，或者是通過其他可行的硬件方式實(shí)現(xiàn)。
[0034]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)，其特征在于，包括:存儲器、仲裁模塊、讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊；其中所述讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊通過所述仲裁模塊實(shí)現(xiàn)對存儲的訪問； 所述存儲器保存有基本層數(shù)據(jù)，所述讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊同時(shí)或不同時(shí)訪問存儲器； 所述仲裁模塊用于判斷讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊對存儲器的讀寫優(yōu)先級； 所述預(yù)測模塊，對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣插值運(yùn)算和色度采樣差值運(yùn)算，獲得亮度和色度預(yù)測值；計(jì)算與當(dāng)前幀的亮度信息的SAD ;最終將預(yù)測值保存到存儲器中。
2.如權(quán)利要求1所述的硬件結(jié)構(gòu)，其特征在于，所述預(yù)測模塊包括: 亮度預(yù)測子單元，用于對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣差值運(yùn)算，獲得亮度預(yù)測值； 色度預(yù)測子單元，用于對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行色度采樣差值運(yùn)算，獲得色度預(yù)測值； SAD子單元，用于計(jì)算亮度預(yù)測值與當(dāng)前幀的亮度信息的SAD。
3.如權(quán)利要求2所述的硬件結(jié)構(gòu)，其特征在于，所述預(yù)測模塊進(jìn)一步包括: 劃分子模塊，用于將亮度數(shù)據(jù)劃分成4*4的塊。
4.如權(quán)利要求2或3所述的硬件結(jié)構(gòu)，其特征在于，所述預(yù)測模塊進(jìn)一步包括: 數(shù)據(jù)處理子單元，用于對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行邊緣擴(kuò)展，使得成為標(biāo)準(zhǔn)數(shù)據(jù)矩陣模型。
5.如權(quán)利要求2或3所述的硬件結(jié)構(gòu)，其特征在于，所述亮度預(yù)測子單元與所述色度預(yù)測子單元并行或串行工作。
6.如權(quán)利要求2或3所述的硬件結(jié)構(gòu)，其特征在于，所述預(yù)測模塊進(jìn)一步包括一控制端口，以控制所述亮度預(yù)測子單元與所述色度預(yù)測子單元并行或串行工作。
7.如權(quán)利要求1、2或3所述的硬件結(jié)構(gòu)，其特征在于，所述仲裁模塊判定的優(yōu)先級順序?yàn)?讀數(shù)據(jù)優(yōu)先級高于發(fā)送數(shù)據(jù)優(yōu)先級，發(fā)送數(shù)據(jù)優(yōu)先級高于預(yù)測模塊的優(yōu)先級。
8.如權(quán)利要求1、2或3所述的硬件結(jié)構(gòu)，其特征在于，所述存儲為靜態(tài)隨機(jī)接入存儲器。
9.如權(quán)利要求1、2或3所述的硬件結(jié)構(gòu)，其特征在于，所述硬件結(jié)構(gòu)通過FPGA實(shí)現(xiàn)。
【專利摘要】本發(fā)明實(shí)施例提供了一種實(shí)現(xiàn)SVC宏塊級算法的硬件結(jié)構(gòu)，以提高編碼效率。該硬件結(jié)構(gòu)包括：存儲器、仲裁模塊、讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊；其中所述讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊通過所述仲裁模塊實(shí)現(xiàn)對存儲的訪問；所述存儲器保存有基本層數(shù)據(jù)，所述讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊同時(shí)或不同時(shí)訪問存儲器；所述仲裁模塊用于判斷讀數(shù)據(jù)模塊、預(yù)測模塊、發(fā)送數(shù)據(jù)模塊對存儲器的讀寫優(yōu)先級；所述預(yù)測模塊，對讀數(shù)據(jù)模塊從存儲器中讀取的數(shù)據(jù)進(jìn)行亮度采樣插值運(yùn)算和色度采樣差值運(yùn)算，獲得亮度和色度預(yù)測值；計(jì)算與當(dāng)前幀的亮度信息的SAD；最終將預(yù)測值保存到存儲器中。
【IPC分類】H04N19-433, H04N19-42
【公開號】CN104581172
【申請?zhí)枴緾N201410743580
【發(fā)明人】張鵬, 鐘俊華
【申請人】北京中星微電子有限公司, 中星電子股份有限公司
【公開日】2015年4月29日
【申請日】2014年12月8日