一種視頻交替復(fù)用輸出的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及安防監(jiān)控視音頻解碼領(lǐng)域，尤其涉及視頻倍頻輸出的方法。
【背景技術(shù)】
[0002]現(xiàn)有視頻監(jiān)控視頻解碼上墻顯示中，一般都是利用海思HI3531類芯片、或者TI相關(guān)芯片進(jìn)行解碼后輸出顯示。
[0003]如圖1所示，單片HI3531芯片具備4路1080P視頻源實(shí)時(shí)解碼，或者8路720P、或者16路Dl格式、或者32路CIF格式視頻解碼，但HI3531芯片只提供一個(gè)HDM1、一個(gè)VGA視頻輸出，另一個(gè)BT1120接口輸出只能和HDMI或VGA同源輸出，即一片HI3531芯片只能同時(shí)提供2個(gè)視頻接出口。因此，HI3531芯片的輸出限制了資源的最大化利用，若是采用多片HI3531芯片，不僅是造成產(chǎn)品體積過(guò)大，而且成本也成倍增加。
[0004]而一般安防監(jiān)控的視頻源在每秒25幀左右，但是監(jiān)視器一般可以接收60幀/秒顯示或接收30幀/秒顯示，HI3531提供60幀/秒視頻輸出，三者的視頻輸入輸出速率不一致，導(dǎo)致部分資源空置浪費(fèi)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為了解決上述現(xiàn)有技術(shù)的問(wèn)題，提出一種視頻交替復(fù)用輸出的方法，包括如下步驟:
步驟1:采用HI3531芯片接收安防監(jiān)控的視頻源；
步驟2:利用FPGA芯片接收HI3531芯片兩個(gè)輸出口的視頻流，將每個(gè)輸出口的視頻流分離為兩個(gè)視頻源，并將分離后的兩個(gè)視頻源進(jìn)行倍頻處理后輸出。
[0006]本發(fā)明通過(guò)利用FPGA芯片將HI3531芯片輸出的視頻流分流為兩路視頻流并進(jìn)行倍頻輸出，使得HI3531芯片的輸出得到了擴(kuò)充，一片HI3531芯片加一片F(xiàn)PGA芯片，就達(dá)到了兩片HI3531輸出端口數(shù)的效果，并且由于FPGA芯片比HI3531芯片的成本要低，因此，可以大量節(jié)約成品的成本，并且體積也大大減少，更加容易實(shí)現(xiàn)模塊化。
【附圖說(shuō)明】
[0007]圖1為現(xiàn)有技術(shù)的工作原理圖；
圖2為本發(fā)明的工作原理圖；
圖3為本發(fā)明的流程圖；
圖4為本發(fā)明的一實(shí)施例的產(chǎn)品結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0008]以下結(jié)合附圖和實(shí)施例，說(shuō)明本發(fā)明的結(jié)構(gòu)原理。
[0009]如圖2所示，本發(fā)明利用FPGA芯片接收HI3531芯片兩個(gè)輸出口的視頻流，處理后形成兩個(gè)視頻源，并倍頻輸出，解決了單片HI3531芯片的輸出限制。
[0010]如圖3所示，一般安防監(jiān)控的視頻源在每秒25幀左右，而監(jiān)視器一般接收60幀/秒顯示或接收30幀/秒顯示，HI3531提供60幀/秒視頻輸出，本發(fā)明就是利用HI3531芯片接收安防監(jiān)控的視頻源進(jìn)行多路視頻解碼，然后FPGA芯片接收HI3531芯片兩個(gè)輸出口的視頻流，F(xiàn)PGA芯片將每路視頻流解碼后的數(shù)據(jù)實(shí)現(xiàn)成標(biāo)準(zhǔn)30幀/秒，然后每?jī)陕芬曨l流進(jìn)行利用，即該兩路視頻流各一幀交替排列的方式，共同組成60幀/秒的視頻，這樣就可以實(shí)現(xiàn)每個(gè)輸出口同時(shí)輸出兩個(gè)視頻源，而HI3531具備兩個(gè)輸出口，這樣就可以實(shí)現(xiàn)通過(guò)2個(gè)輸出口實(shí)現(xiàn)4個(gè)視頻源的視頻解碼輸出，但此時(shí)只能算是兩個(gè)視頻圖像，每個(gè)視頻圖像為兩路視頻的復(fù)合，以上工作過(guò)程可稱之為視頻交替復(fù)用。
[0011]如圖4所示，可以把上述HI3531芯片做成一個(gè)模塊單元，每片HI3531芯片可以提供2個(gè)物理HDMI輸出口，該兩個(gè)HDMI輸出口中，每個(gè)輸出口內(nèi)都已經(jīng)實(shí)現(xiàn)視頻幀交錯(cuò)復(fù)用，然后每個(gè)HDMI輸出接通過(guò)FPGA進(jìn)行視頻分離，一個(gè)HI3531解碼就可以實(shí)現(xiàn)4個(gè)HDMI高清視頻輸出。如需要更多的解碼及輸出，上述解碼模塊與模塊間通過(guò)PC1-E3.0連接頭相連接后，可實(shí)現(xiàn)更多路數(shù)的解碼與輸出。
【主權(quán)項(xiàng)】
1.一種視頻交替復(fù)用輸出的方法，其特征在于，包括如下步驟: 步驟1:采用HI3531芯片接收安防監(jiān)控的視頻源； 步驟2:利用FPGA芯片接收HI3531芯片兩個(gè)輸出口的視頻流，將每個(gè)輸出口的視頻流分離為兩個(gè)視頻源，并將分離后的兩個(gè)視頻源進(jìn)行倍頻處理后輸出。
2.如權(quán)利要求1所述的方法，其特征在于，所述FPGA芯片對(duì)每個(gè)輸出口的視頻流進(jìn)行隔幀取視頻的方式，將視頻流分離為兩個(gè)視頻源。
3.如權(quán)利要求1所述的方法，其特征在于，所述視頻源倍頻后的輸出速率為60幀/秒。
4.如權(quán)利要求1所述的方法，其特征在于，所述HI3531芯片之間采用PC1-E3.0總線連接。
【專利摘要】本發(fā)明公開(kāi)了一種視頻交替復(fù)用輸出的方法，包括如下步驟：步驟1：采用HI3531芯片接收安防監(jiān)控的視頻源；步驟2：利用FPGA芯片接收HI3531芯片兩個(gè)輸出口的視頻流，將每個(gè)輸出口的視頻流分離為兩個(gè)視頻源，并將分離后的兩個(gè)視頻源進(jìn)行倍頻處理后輸出。本發(fā)明將HI3531芯片的輸出進(jìn)行了擴(kuò)充，并且成本大幅度降低，成品模塊化更加精簡(jiǎn)。
【IPC分類】H04N5-268, H04N7-18
【公開(kāi)號(hào)】CN104780350
【申請(qǐng)?zhí)枴緾N201510188334
【發(fā)明人】羅承志
【申請(qǐng)人】深圳市智敏科技有限公司
【公開(kāi)日】2015年7月15日
【申請(qǐng)日】2015年4月21日