基于一維解碼讀出的3d堆疊結(jié)構(gòu)圖像傳感器讀出方法
【專利摘要】本發(fā)明涉及模擬集成電路設(shè)計(jì)和3D疊層封裝工藝技術(shù)領(lǐng)域，為消除由于μbump、ADC或TSV失效使整個(gè)像素陣列信號(hào)無法讀出而最終導(dǎo)致圖像質(zhì)量降低的問題。本發(fā)明：基于一維解碼讀出的3D堆疊結(jié)構(gòu)圖像傳感器讀出方法，像素陣列按行或列劃分成若干子處理模塊，將這些子處理模塊中每行或每列像素通過μbump通路連接到同一個(gè)ADC，每個(gè)ADC經(jīng)由各自的TSV通路連接到ISP層中，使得行或列在選擇讀出時(shí)只需進(jìn)行列或行的一維解碼讀出，當(dāng)某一個(gè)像素信號(hào)讀出通路上的μbump、ADC或TSV任意部分失效時(shí)，在ISP中會(huì)首先判斷出異常，通過采用線性插值來恢復(fù)失效像素信號(hào)值。本發(fā)明主要應(yīng)用于集成電路設(shè)計(jì)制造場(chǎng)合。
【專利說明】
基于一維解碼讀出的3D堆疊結(jié)構(gòu)圖像傳感器讀出方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及模擬集成電路設(shè)計(jì)和3D疊層封裝工藝技術(shù)領(lǐng)域，是一種同時(shí)滿足創(chuàng)新性、高幀頻、小尺寸、低成本需求的圖像傳感器。具體講，涉及3D堆疊結(jié)構(gòu)圖像傳感器讀出方法。
【背景技術(shù)】
[0002]3D堆疊結(jié)構(gòu)圖像傳感器(結(jié)構(gòu)如圖1所示)利用各層芯片間的垂直互聯(lián)，可以實(shí)現(xiàn)信號(hào)的并行處理。相比于受模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)的轉(zhuǎn)換速度限制幀頻的傳統(tǒng)平面CMOS圖像傳感器，3D堆疊結(jié)構(gòu)圖像傳感器可以在電路性能不變的同時(shí)成倍地提高幀頻。在3D堆疊圖像傳感器中，像素單元采集的信號(hào)經(jīng)微凸塊ybump、ADC和通過娃片通道(Through Silicon Vias，TSV)傳遞到圖像信號(hào)處理器(Image SignalProcessor，ISP)中。由于ADC單元的面積需小于相關(guān)聯(lián)像素的面積，因此不可能為每個(gè)像素單元設(shè)置一個(gè)獨(dú)立的ADC模塊，故將整個(gè)像素陣列切割成相同大小的子陣列，每一個(gè)子陣列經(jīng)由ybump通路對(duì)應(yīng)一個(gè)ADC。每個(gè)ADC經(jīng)由各自的TSV通路連接到圖像處理器ISP上。若在μbump、ADC和TSV的信號(hào)傳輸路徑中任意部分失效，則會(huì)使像素陣列信號(hào)丟失，最終導(dǎo)致圖像質(zhì)量嚴(yán)重下降。

【發(fā)明內(nèi)容】

[0003]為克服現(xiàn)有技術(shù)的不足，本發(fā)明擬提出一種基于像素陣列一維解碼容錯(cuò)讀出方法的3D堆疊結(jié)構(gòu)圖像傳感器。消除由于ybump、ADC或TSV失效使整個(gè)像素陣列信號(hào)無法讀出而最終導(dǎo)致圖像質(zhì)量降低的問題。本發(fā)明采用的技術(shù)方案是，基于一維解碼讀出的3D堆疊結(jié)構(gòu)圖像傳感器讀出方法，將像素陣列按行或列劃分成若干子處理模塊，將這些子處理模塊中每行或每列像素通過微凸塊ybump通路連接到同一個(gè)模數(shù)轉(zhuǎn)換器ADC，每個(gè)ADC經(jīng)由各自的硅片通道TSV通路連接到圖像處理器ISP層中，使得行或列在選擇讀出時(shí)只需進(jìn)行列或行的一維解碼讀出，當(dāng)某一個(gè)像素信號(hào)讀出通路上的ybump、ADC或TSV任意部分失效時(shí)，在ISP中會(huì)首先判斷出像素讀出異常，通過采用線性插值的方法，來恢復(fù)失效像素信號(hào)值，以降低信號(hào)傳輸通路失效對(duì)圖像質(zhì)量產(chǎn)生的影響。
[0004]像素單元選用4管單元，即由感光單元、轉(zhuǎn)移管、復(fù)位管、源級(jí)跟隨器、行選管組成的4T單元，其中像素單元內(nèi)的行選管即可完成像素選通功能，無需額外增加選擇開關(guān)。
[0005]其中線性插值算法即取其相鄰兩像素信號(hào)值求平均來充當(dāng)該失效像素信號(hào)的信號(hào)值。
[0006]本發(fā)明的特點(diǎn)及有益效果是:
[0007]通過基于像素陣列一維解碼容錯(cuò)讀出的方法，保證當(dāng)某一個(gè)像素信號(hào)讀出通路上的ybump、ADC或TSV失效時(shí)，可利用線性插值算法恢復(fù)該失效像素信號(hào)，降低像素信號(hào)失效對(duì)圖像質(zhì)量的影響。且該讀出方法使得每一像素單元信號(hào)的讀取只需進(jìn)行一維列(或行)解碼。相比于交叉容錯(cuò)讀出等讀出方法，本方法無需增加像素的選通開關(guān)且像素陣列與ADC之間的連接布線更加簡單。
【附圖說明】
:
[0008]圖1傳統(tǒng)3D堆疊圖像傳感器結(jié)構(gòu)圖。
[0009]圖2基于像素陣列一維解碼容錯(cuò)讀出的3D堆疊結(jié)構(gòu)圖像傳感器結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0010]本設(shè)計(jì)的圖像傳感器架構(gòu)如圖2所示，像素陣列按行(或列)劃分成若干子處理模塊，將這些子處理模塊中每行(或每列)像素通過ybump通路連接到同一個(gè)ADC，每個(gè)ADC經(jīng)由各自的TSV通路連接到ISP層中。該連接方式使得行(或列)在選擇讀出時(shí)只需進(jìn)行列(或行)的一維解碼讀出，像素單元可選用標(biāo)準(zhǔn)4T單元，無需增加選擇開關(guān)，簡化像素陣列布線設(shè)計(jì)。當(dāng)某一個(gè)像素信號(hào)讀出通路上的ybump、ADC或TSV任意部分失效時(shí)，在ISP中會(huì)首先判斷出像素讀出異常，通過采用線性插值的方法，來恢復(fù)失效像素信號(hào)值，以降低信號(hào)傳輸通路失效對(duì)圖像質(zhì)量產(chǎn)生的影響。其中線性插值算法即取其相鄰兩像素信號(hào)值求平均來充當(dāng)該失效像素信號(hào)的信號(hào)值。
[0011]像素單元可選用現(xiàn)今最為常用的4管(4T)單元，即由感光單元、轉(zhuǎn)移管、復(fù)位管、源級(jí)跟隨器、行選管組成的4T單元。其中像素單元內(nèi)的行選管即可完成應(yīng)用于一維解碼讀出的像素選通功能，無需額外增加選擇開關(guān)。
[0012]采用基于像素陣列一維解碼容錯(cuò)讀出方法，可保證當(dāng)包含ybump、ADC和TSV的信號(hào)傳輸路徑中任意部分失效時(shí)圖像質(zhì)量無明顯下降。
【主權(quán)項(xiàng)】
1.一種基于一維解碼讀出的3D堆疊結(jié)構(gòu)圖像傳感器讀出方法，其特征是，像素陣列按行或列劃分成若干子處理模塊，將這些子處理模塊中每行或每列像素通過微凸塊ybump通路連接到同一個(gè)模數(shù)轉(zhuǎn)換器ADC，每個(gè)ADC經(jīng)由各自的硅片通道TSV通路連接到圖像處理器ISP層中，使得行或列在選擇讀出時(shí)只需進(jìn)行列或行的一維解碼讀出，當(dāng)某一個(gè)像素信號(hào)讀出通路上的ybump、ADC或TSV任意部分失效時(shí)，在ISP中會(huì)首先判斷出像素讀出異常，通過采用線性插值的方法，來恢復(fù)失效像素信號(hào)值，以降低信號(hào)傳輸通路失效對(duì)圖像質(zhì)量產(chǎn)生的影響。2.如權(quán)利要求1所述的基于一維解碼讀出的3D堆疊結(jié)構(gòu)圖像傳感器讀出方法，其特征是，像素單元選用4管單元，即由感光單元、轉(zhuǎn)移管、復(fù)位管、源級(jí)跟隨器、行選管組成的4T單元，其中像素單元內(nèi)的行選管即可完成像素選通功能，無需額外增加選擇開關(guān)。3.如權(quán)利要求1所述的基于一維解碼讀出的3D堆疊結(jié)構(gòu)圖像傳感器讀出方法，其特征是，其中線性插值算法即取其相鄰兩像素信號(hào)值求平均來充當(dāng)該失效像素信號(hào)的信號(hào)值。
【文檔編號(hào)】H04N5/374GK105847713SQ201610216362
【公開日】2016年8月10日
【申請(qǐng)日】2016年4月7日
【發(fā)明人】高靜, 李奕, 黃蕊, 賈宬, 徐江濤, 史再峰
【申請(qǐng)人】天津大學(xué)