一種多核并行scma譯碼系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種多核并行SCMA譯碼系統(tǒng)，包括數(shù)據(jù)分發(fā)模塊、譯碼控制模塊、碼本存儲模塊、譯碼數(shù)據(jù)存儲模塊、M個子譯碼器，所述數(shù)據(jù)分發(fā)模塊連接所述M個子譯碼器，用于將待譯碼數(shù)據(jù)分成M份，并分別對應(yīng)發(fā)送到M個子譯碼器中；所述譯碼數(shù)據(jù)存儲模塊連接所述數(shù)據(jù)分發(fā)模塊；所述碼本存儲模塊連接所述數(shù)據(jù)分發(fā)模塊；所述譯碼控制模塊連接所述數(shù)據(jù)分發(fā)模塊；所述子譯碼器用于對待譯碼數(shù)據(jù)進(jìn)行譯碼，并將譯碼結(jié)果進(jìn)行輸出，且M個所述子譯碼器并行譯碼，其中M為大于1的整數(shù)。本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)通過采用子譯碼器并行譯碼的方式，極大地降低了譯碼系統(tǒng)處理時(shí)延，提高了吞吐率。
【專利說明】
一種多核并行SCMA譯碼系統(tǒng)
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及無線通信譯碼領(lǐng)域，特別涉及一種多核并行SCMA譯碼系統(tǒng)。
【背景技術(shù)】
[0002] SCMA，即稀疏碼多址接入，作為第五代移動通信物理層多址接入候選技術(shù)之一，近 年來稱為新一代移動通信的研究熱點(diǎn)。相比正交多址接入技術(shù)，SCMA在使用相同頻譜的情 況下，通過引入碼域的多址，大大提升了頻譜效率，通過使用數(shù)量更多的載波組，并調(diào)整稀 疏度(多個子載波中單用戶承載數(shù)據(jù)的子載波數(shù)），頻譜效率可以提升3倍甚至更高。在第五 代移動通信中的應(yīng)用場景中，低時(shí)延高吞吐率場景主要面向車聯(lián)網(wǎng)、工業(yè)控制等垂直行業(yè) 的特殊應(yīng)用需求，這類應(yīng)用對時(shí)延具有極高的指標(biāo)要求。
[0003] 然而，現(xiàn)有的技術(shù)均不能實(shí)現(xiàn)對實(shí)時(shí)數(shù)據(jù)進(jìn)行滿負(fù)荷流水式處理，因此也就無法 滿足高吞吐率、低時(shí)延的指標(biāo)要求。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明在于克服現(xiàn)有技術(shù)的上述不足，提供一種能夠?qū)?shí)時(shí)數(shù)據(jù)進(jìn)行滿負(fù)荷流水 式處理、吞吐率高、延時(shí)低的多核并行SCMA譯碼系統(tǒng)。
[0005] 為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用的技術(shù)方案是：
[0006] -種多核并行SCMA譯碼系統(tǒng)，包括數(shù)據(jù)分發(fā)模塊、譯碼控制模塊、碼本存儲模塊、 譯碼數(shù)據(jù)存儲模塊、Μ個子譯碼器，
[0007] 所述數(shù)據(jù)分發(fā)模塊連接所述Μ個子譯碼器，用于將待譯碼數(shù)據(jù)分成Μ份，并分別對 應(yīng)發(fā)送到Μ個子譯碼器中；
[0008] 所述譯碼數(shù)據(jù)存儲模塊連接所述數(shù)據(jù)分發(fā)模塊，用于存儲所述待譯碼數(shù)據(jù)，所述 數(shù)據(jù)分發(fā)模塊還用于讀取并處理所述待譯碼數(shù)據(jù)；
[0009] 所述碼本存儲模塊連接所述數(shù)據(jù)分發(fā)模塊，用于存儲碼本矩陣信息，所述數(shù)據(jù)分 發(fā)模塊還用于讀取對應(yīng)的碼本矩陣信息；
[0010] 所述譯碼控制模塊連接所述數(shù)據(jù)分發(fā)模塊，用于發(fā)送使能信號到所述數(shù)據(jù)分發(fā)模 塊，所述數(shù)據(jù)分發(fā)模塊還用于根據(jù)所述使能信號發(fā)送對應(yīng)的碼本矩陣信息到對應(yīng)的子譯碼 器中；
[0011] 所述子譯碼器用于對待譯碼數(shù)據(jù)進(jìn)行譯碼，并將譯碼結(jié)果進(jìn)行輸出，且Μ個所述子 譯碼器并行譯碼，其中Μ為大于1的整數(shù)。
[0012] 進(jìn)一步地，所述子譯碼器包括歐氏距離計(jì)算單元、歐氏距離存儲單元、迭代計(jì)算單 元、似然比計(jì)算單元，
[0013] 所述歐氏距離計(jì)算單元連接所述歐氏距離存儲單元，用于計(jì)算譯碼器每個物理資 源節(jié)點(diǎn)上的歐氏距離，并將所述歐氏距離發(fā)送到所述歐氏距離存儲單元，所述物理資源節(jié) 點(diǎn)上包括待譯碼數(shù)據(jù)的實(shí)部和虛部；
[0014] 所述歐氏距離存儲單元連接所述迭代計(jì)算單元，用于將所述歐氏距離發(fā)送到所述 迭代計(jì)算單元；
[0015] 所述迭代計(jì)算單元連接所述似然比計(jì)算單元，用于根據(jù)所述歐氏距離迭代更新物 理資源節(jié)點(diǎn)和變量節(jié)點(diǎn)，并將迭代結(jié)果發(fā)送到所述似然比計(jì)算單元；
[0016] 所述似然比計(jì)算單元用于根據(jù)所述迭代結(jié)果計(jì)算似然比并進(jìn)行輸出。
[0017] 進(jìn)一步地，所述數(shù)據(jù)分發(fā)模塊包括8 X Μ個FIFO存儲器，每8個FIFO存儲器分別存儲 有對應(yīng)的4個物理資源節(jié)點(diǎn)上的待譯碼數(shù)據(jù)的實(shí)部和虛部。
[0018] 進(jìn)一步地，所述碼本矩陣信息包括實(shí)部和虛部，每個所述子譯碼器的歐氏距離計(jì) 算單元采用并行結(jié)構(gòu)，每個所述歐氏距離計(jì)算單元包括第一、第二、第三乘法器、第一、第 二、第三加法器，所述待存儲數(shù)據(jù)的實(shí)部與所述碼本矩陣信息的實(shí)部通過第一加法器做差， 并將做差后的結(jié)果通過第一乘法器進(jìn)行平方運(yùn)算，所述待存儲數(shù)據(jù)的虛部與所述碼本矩陣 信息的虛部通過第二加法器做差，并將做差后的結(jié)果通過第二乘法器進(jìn)行平方運(yùn)算，所述 第乘法器的輸出與所述第二乘法器的輸出通過所述第三加法器進(jìn)行加法運(yùn)算，所述第三加 法器的輸出與噪聲功率的倒數(shù)通過第三乘法器做乘法運(yùn)算后輸出到所述迭代計(jì)算單元。
[0019] 進(jìn)一步地，所述迭代計(jì)算單元的迭代次數(shù)閾值為一預(yù)定值，所述迭代次數(shù)根據(jù)計(jì) 數(shù)器計(jì)算，當(dāng)判斷所述計(jì)數(shù)器計(jì)算的迭代次數(shù)小于或等于所述預(yù)定值時(shí)，迭代次數(shù)增加一 次，并將該次計(jì)算結(jié)果反饋到所述迭代計(jì)算單元輸入端。
[0020] 進(jìn)一步地，當(dāng)判斷所述計(jì)數(shù)器計(jì)算的迭代次數(shù)小于或等于所述預(yù)定值時(shí)，迭代停 止，將該次計(jì)算結(jié)果輸出到所述似然比計(jì)算單元，并對所述計(jì)數(shù)器進(jìn)行重置。
[0021] 進(jìn)一步地，所述歐氏距離存儲單元包括4個RAM，每個所述RAM均采用乒乓結(jié)構(gòu)對數(shù) 據(jù)進(jìn)行讀寫操作。
[0022] 進(jìn)一步地，所述迭代計(jì)算單元采用8級流水線結(jié)構(gòu)，所述流水線結(jié)構(gòu)的第一級、第 二級做加法運(yùn)算，第三極、第四級做比較運(yùn)算，第五級做兩級比較運(yùn)算，第六級做加法運(yùn)算、 第七級、第八級分別做一次寄存。
[0023] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果
[0024] 1、本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)通過采用子譯碼器并行譯碼的方式，極大 地降低了譯碼系統(tǒng)處理時(shí)延，提高了吞吐率。
[0025] 2、本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)的歐氏距離計(jì)算單元采用并行處理結(jié)構(gòu)， 在不降低處理時(shí)間的條件下，極大地節(jié)約了硬件資源。
[0026] 3、本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)的歐氏距離存儲單元采用乒乓結(jié)構(gòu)對數(shù) 據(jù)進(jìn)行讀寫操作，實(shí)現(xiàn)了對數(shù)據(jù)流的無縫緩沖和處理。
【附圖說明】
[0027]圖1是本發(fā)明的多核并行SCMA譯碼系統(tǒng)模塊框圖。
[0028]圖2是本發(fā)明系統(tǒng)的子譯碼器模塊框圖。
[0029]圖3是本發(fā)明子譯碼器中的歐氏距離計(jì)算單元結(jié)構(gòu)框圖。
[0030]圖4是本發(fā)明子譯碼器中的歐氏距離存儲單元結(jié)構(gòu)框圖。
[0031] 圖5是本發(fā)明子譯碼器內(nèi)部結(jié)構(gòu)框圖。
[0032] 圖6是本發(fā)明子譯碼器的迭代計(jì)算單元結(jié)構(gòu)框圖。
[0033]圖7是圖6中A處的具體結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0034]下面結(jié)合【具體實(shí)施方式】對本發(fā)明作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本發(fā)明 上述主題的范圍僅限于以下的實(shí)施例，凡基于本
【發(fā)明內(nèi)容】
所實(shí)現(xiàn)的技術(shù)均屬于本發(fā)明的范 圍。
[0035] 實(shí)施例1:
[0036] 圖1所示是本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)模塊框圖，包括數(shù)據(jù)分發(fā)模塊、譯 碼控制模塊、碼本存儲模塊、譯碼數(shù)據(jù)存儲模塊、Μ個子譯碼器，
[0037] 所述數(shù)據(jù)分發(fā)模塊連接所述Μ個子譯碼器，用于將待譯碼數(shù)據(jù)分成Μ份，并分別對 應(yīng)發(fā)送到Μ個子譯碼器中；
[0038] 所述譯碼數(shù)據(jù)存儲模塊連接所述數(shù)據(jù)分發(fā)模塊，用于存儲所述待譯碼數(shù)據(jù)，所述 數(shù)據(jù)分發(fā)模塊還用于讀取并處理所述待譯碼數(shù)據(jù)；
[0039] 所述碼本存儲模塊連接所述數(shù)據(jù)分發(fā)模塊，用于存儲碼本矩陣信息，所述數(shù)據(jù)分 發(fā)模塊還用于讀取對應(yīng)的碼本矩陣信息；
[0040] 所述譯碼控制模塊連接所述數(shù)據(jù)分發(fā)模塊，用于發(fā)送使能信號到所述數(shù)據(jù)分發(fā)模 塊，所述數(shù)據(jù)分發(fā)模塊還用于根據(jù)所述使能信號發(fā)送對應(yīng)的碼本矩陣信息到對應(yīng)的子譯碼 器中；
[0041] 所述子譯碼器用于對待譯碼數(shù)據(jù)進(jìn)行譯碼，并將譯碼結(jié)果進(jìn)行輸出，且Μ個所述子 譯碼器并行譯碼，其中Μ為大于1的整數(shù)。
[0042]以4個物理資源塊，6個用戶的連接方式，4次迭代譯碼的方式為例，每一個用戶的 碼本信息均提前存儲在寄存器中，根據(jù)譯碼控制模塊給出的使能信號，輸出對應(yīng)的碼本到 對應(yīng)子譯碼器中。
[0043] 本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)通過采用子譯碼器并行譯碼的方式，極大地 降低了譯碼系統(tǒng)處理時(shí)延，提高了吞吐率。
[0044] 具體的，參看圖2,所述子譯碼器包括歐氏距離計(jì)算單元、歐氏距離存儲單元、迭代 計(jì)算單元、似然比計(jì)算單元，
[0045] 所述歐氏距離計(jì)算單元連接所述歐氏距離存儲單元，用于計(jì)算譯碼器每個物理資 源節(jié)點(diǎn)上的歐氏距離，并將所述歐氏距離發(fā)送到所述歐氏距離存儲單元，所述物理資源節(jié) 點(diǎn)上包括待譯碼數(shù)據(jù)的實(shí)部和虛部；
[0046]所述歐氏距離存儲單元連接所述迭代計(jì)算單元，用于將所述歐氏距離發(fā)送到所述 迭代計(jì)算單元；
[0047]所述迭代計(jì)算單元連接所述似然比計(jì)算單元，用于根據(jù)所述歐氏距離迭代更新物 理資源節(jié)點(diǎn)和變量節(jié)點(diǎn)，并將迭代結(jié)果發(fā)送到所述似然比計(jì)算單元；
[0048]所述似然比計(jì)算單元用于根據(jù)所述迭代結(jié)果計(jì)算似然比并進(jìn)行輸出。
[0049]具體的，所述數(shù)據(jù)分發(fā)模塊包括8 ΧΜ個FIFO存儲器，每8個FIFO存儲器分別存儲有 對應(yīng)的4個物理資源節(jié)點(diǎn)上的待譯碼數(shù)據(jù)的實(shí)部和虛部。
[0050] 進(jìn)一步地，所述碼本矩陣信息包括實(shí)部和虛部，每個所述子譯碼器的歐氏距離計(jì) 算單元采用并行結(jié)構(gòu)，每個所述歐氏距離計(jì)算單元包括第一、第二、第三乘法器、第一、第 二、第三加法器，所述待存儲數(shù)據(jù)的實(shí)部與所述碼本矩陣信息的實(shí)部通過第一加法器做差， 并將做差后的結(jié)果通過第一乘法器進(jìn)行平方運(yùn)算，所述待存儲數(shù)據(jù)的虛部與所述碼本矩陣 信息的虛部通過第二加法器做差，并將做差后的結(jié)果通過第二乘法器進(jìn)行平方運(yùn)算，所述 第乘法器的輸出與所述第二乘法器的輸出通過所述第三加法器進(jìn)行加法運(yùn)算，所述第三加 法器的輸出與噪聲功率的倒數(shù)通過第三乘法器做乘法運(yùn)算后輸出到所述迭代計(jì)算單元。 [0051] 在一個實(shí)施例中，子譯碼器收到的待譯碼數(shù)據(jù)的實(shí)部、虛部以及碼本的實(shí)部、虛部 送入到歐氏距離計(jì)算單元中同時(shí)計(jì)算每個物理資源節(jié)點(diǎn)上的歐氏距離計(jì)算值，計(jì)算歐氏距 離采用4并行結(jié)構(gòu)，每個歐氏距離計(jì)算單元使用3個乘法器以及3個加法器，首先接收信號的 實(shí)部和虛部分別與碼本矩陣的實(shí)部和虛部做差，然后再對做差后的信號求平方和，平方和 再與噪聲功率的倒數(shù)做乘法運(yùn)算。
[0052]因?yàn)樽幼g碼器中的歐氏距離計(jì)算單元采用4并行結(jié)構(gòu)，所以譯碼數(shù)據(jù)存儲單元輸 出一個數(shù)據(jù)要保持4個時(shí)鐘周期，對應(yīng)著4個碼本信息。碼本存儲單元每次輸出4個物理資源 節(jié)點(diǎn)的總共64個碼本信息，這64個碼本信息中包含了 4個物理資源節(jié)點(diǎn)所需要的碼本，每個 物理資源節(jié)點(diǎn)16個。
[0053]具體的參看圖3,包括3個乘法器和3個加法器，4個時(shí)鐘周期可以得到一個載波的 64個歐氏距離值，4個周期后4個載波的所有歐氏距離值都可以得到，計(jì)算公式如下：
[0054]
[0055] 本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)的歐氏距離計(jì)算單元采用并行處理結(jié)構(gòu)，在 不降低處理時(shí)間的條件下，極大地節(jié)約了硬件資源。
[0056] 具體的，所述迭代計(jì)算單元的迭代次數(shù)閾值為一預(yù)定值，所述迭代次數(shù)根據(jù)計(jì)數(shù) 器計(jì)算，當(dāng)判斷所述計(jì)數(shù)器計(jì)算的迭代次數(shù)小于或等于所述預(yù)定值時(shí)，迭代次數(shù)增加一次， 并將該次計(jì)算結(jié)果反饋到所述迭代計(jì)算單元輸入端。
[0057] 進(jìn)一步地，當(dāng)判斷所述計(jì)數(shù)器計(jì)算的迭代次數(shù)小于或等于所述預(yù)定值時(shí)，迭代停 止，將該次計(jì)算結(jié)果輸出到所述似然比計(jì)算單元，并對所述計(jì)數(shù)器進(jìn)行重置。
[0058] 進(jìn)一步地，所述歐氏距離存儲單元包括4個RAM，每個所述RAM均采用乒乓結(jié)構(gòu)對數(shù) 據(jù)進(jìn)行讀寫操作。
[0059]在一個實(shí)施例中，將計(jì)算出的每個物理資源節(jié)點(diǎn)上的歐氏距離存儲在歐氏距離存 儲單元中，每個歐氏距離存儲單元由4個RAM組成，將每個RAM分為A、B兩部分，采用乒乓結(jié) 構(gòu)，數(shù)據(jù)寫入時(shí)依次寫入RAMI、RAM2、RAM3、RAM4，讀取時(shí)RAMI、RAM2、RAM3、RAM4同時(shí)讀?。?br>[0060]在本發(fā)明的一個具體實(shí)施例中，參看圖4,歐氏距離存儲單元功能是存儲歐氏距離 計(jì)算單元計(jì)算的4個載波的歐氏距離值供后級使用，因?yàn)橛?個載波，歐氏距離存儲單元由4 個相同的如圖7所示的存儲單元構(gòu)成，其中歐氏距離存儲單元包含了 4個RAM，RAM深度為16， 寬度為256位。數(shù)據(jù)寫入時(shí)，依次寫入RAMI、RAM2、RAM3、RAM4，讀取時(shí)RAMI、RAM2、RAM3、RAM4 同時(shí)讀取，同時(shí)送出64個歐式距離值，即一個載波的所有歐氏距離值。本發(fā)明將4個RAM分為 A、B兩部分，為了保證后級的正常流水，第一次讀取是等待寫入到RAM中的數(shù)據(jù)接近一半的 時(shí)候，即寫入時(shí)先寫RAM的A部分，再寫RAM的B部分讀取也是先讀取A部分，再讀取B部分。這 樣分別寫入A、B部分的時(shí)鐘周期個數(shù)為4X8 = 32,對應(yīng)的依次讀取的時(shí)鐘周期也必須為32 個。
[0061] 本發(fā)明的一種多核并行SCMA譯碼系統(tǒng)的歐氏距離存儲單元采用乒乓結(jié)構(gòu)對數(shù)據(jù) 進(jìn)行讀寫操作，實(shí)現(xiàn)了對數(shù)據(jù)流的無縫緩沖和處理。
[0062] 進(jìn)一步地，所述迭代計(jì)算單元采用8級流水線結(jié)構(gòu)，所述流水線結(jié)構(gòu)的第一級、第 二級做加法運(yùn)算，第三極、第四級做比較運(yùn)算，第五級做兩級比較運(yùn)算，第六級做加法運(yùn)算、 第七級、第八級分別做一次寄存。
[0063]將歐氏距離存儲單元的數(shù)據(jù)送入到迭代計(jì)算單元中，每完成一次計(jì)算表示迭代一 次，當(dāng)達(dá)到預(yù)定的迭代次數(shù)后，將迭代結(jié)果輸出送給下一級似然比計(jì)算單元，迭代結(jié)構(gòu)采用 8級流水，第一、二級做加法運(yùn)算、第三、四級分別做比較運(yùn)算，第五級做兩級比較運(yùn)算，第六 級做加法運(yùn)算，第七、八級分別做一次寄存，第一二級流水線的加法模塊是一個五輸入四輸 出的加法器，其中一個信號分別與另外四個信號做加法，采用這種結(jié)構(gòu)與直接做加法可以 節(jié)約48個加法器，迭代完一次以后，將輸出結(jié)果再反饋到迭代計(jì)算單元的輸入，直到達(dá)到迭 代次數(shù)以后，將最后一次迭代的結(jié)果輸出，傳遞給下一級似然比計(jì)算單元，計(jì)算似然比。 [0064]在本發(fā)明的一個具體實(shí)施例中，迭代計(jì)算單元每八個時(shí)鐘周期可以得到一組迭代 結(jié)果，四次迭代共需要32個時(shí)鐘周期，與前級歐氏距離存儲單元的要求一致，可以使迭代計(jì) 算單元工作在滿負(fù)荷的流水狀態(tài)。
[0065]具體的，參看圖5、圖6、圖7,迭代過程分為物理資源節(jié)點(diǎn)更新和變量節(jié)點(diǎn)更新。 [0066] 物理資源節(jié)點(diǎn)更新過程如下公式所示：
[0070] 變量節(jié)點(diǎn)更新過程如下公式所示：
[0067]
[0068]
[0069]
[0074]具體的，似然比計(jì)算入下公式所示：[0075]
[0071]
[0072]
[0073]
[0076]
[0077] 由雅克比等式可得：
[0078]
[0079]
[0080] H J J又，l、，1工從匕,1、丹：55：述。
[0081] 上面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】進(jìn)行了詳細(xì)說明，但本發(fā)明并不限制于上 述實(shí)施方式，在不脫離本申請的權(quán)利要求的精神和范圍情況下，本領(lǐng)域的技術(shù)人員可以作 出各種修改或改型。
【主權(quán)項(xiàng)】
1. 一種多核并行SCMA譯碼系統(tǒng)，其特征在于，包括數(shù)據(jù)分發(fā)模塊、譯碼控制模塊、碼本 存儲模塊、譯碼數(shù)據(jù)存儲模塊、M個子譯碼器， 所述數(shù)據(jù)分發(fā)模塊連接所述M個子譯碼器，用于將待譯碼數(shù)據(jù)分成M份，并分別對應(yīng)發(fā) 送到M個子譯碼器中； 所述譯碼數(shù)據(jù)存儲模塊連接所述數(shù)據(jù)分發(fā)模塊，用于存儲所述待譯碼數(shù)據(jù)，所述數(shù)據(jù) 分發(fā)模塊還用于讀取并處理所述待譯碼數(shù)據(jù)； 所述碼本存儲模塊連接所述數(shù)據(jù)分發(fā)模塊，用于存儲碼本矩陣信息，所述數(shù)據(jù)分發(fā)模 塊還用于讀取對應(yīng)的碼本矩陣信息； 所述譯碼控制模塊連接所述數(shù)據(jù)分發(fā)模塊，用于發(fā)送使能信號到所述數(shù)據(jù)分發(fā)模塊， 所述數(shù)據(jù)分發(fā)模塊還用于根據(jù)所述使能信號發(fā)送對應(yīng)的碼本矩陣信息到對應(yīng)的子譯碼器 中； 所述子譯碼器用于對待譯碼數(shù)據(jù)進(jìn)行譯碼，并將譯碼結(jié)果進(jìn)行輸出，且M個所述子譯碼 器并行譯碼，其中M為大于1的整數(shù)。2. 根據(jù)權(quán)利要求1所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，所述子譯碼器包括 歐氏距離計(jì)算單元、歐氏距離存儲單元、迭代計(jì)算單元、似然比計(jì)算單元， 所述歐氏距離計(jì)算單元連接所述歐氏距離存儲單元，用于計(jì)算譯碼器每個物理資源節(jié) 點(diǎn)上的歐氏距離，并將所述歐氏距離發(fā)送到所述歐氏距離存儲單元，所述物理資源節(jié)點(diǎn)上 包括待譯碼數(shù)據(jù)的實(shí)部和虛部； 所述歐氏距離存儲單元連接所述迭代計(jì)算單元，用于將所述歐氏距離發(fā)送到所述迭代 計(jì)算單元； 所述迭代計(jì)算單元連接所述似然比計(jì)算單元，用于根據(jù)所述歐氏距離迭代更新物理資 源節(jié)點(diǎn)和變量節(jié)點(diǎn)，并將迭代結(jié)果發(fā)送到所述似然比計(jì)算單元； 所述似然比計(jì)算單元用于根據(jù)所述迭代結(jié)果計(jì)算似然比并進(jìn)行輸出。3. 根據(jù)權(quán)利要求2所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，所述數(shù)據(jù)分發(fā)模塊 包括8 XM個FIFO存儲器，每8個FIFO存儲器分別存儲有對應(yīng)的4個物理資源節(jié)點(diǎn)上的待譯碼 數(shù)據(jù)的實(shí)部和虛部。4. 根據(jù)權(quán)利要求3所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，所述碼本矩陣信息 包括實(shí)部和虛部，每個所述子譯碼器的歐氏距離計(jì)算單元采用并行結(jié)構(gòu)，每個所述歐氏距 離計(jì)算單元包括第一、第二、第三乘法器、第一、第二、第三加法器，所述待存儲數(shù)據(jù)的實(shí)部 與所述碼本矩陣信息的實(shí)部通過第一加法器做差，并將做差后的結(jié)果通過第一乘法器進(jìn)行 平方運(yùn)算，所述待存儲數(shù)據(jù)的虛部與所述碼本矩陣信息的虛部通過第二加法器做差，并將 做差后的結(jié)果通過第二乘法器進(jìn)行平方運(yùn)算，所述第乘法器的輸出與所述第二乘法器的輸 出通過所述第三加法器進(jìn)行加法運(yùn)算，所述第三加法器的輸出與噪聲功率的倒數(shù)通過第三 乘法器做乘法運(yùn)算后輸出到所述迭代計(jì)算單元。5. 根據(jù)權(quán)利要求2或3所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，所述迭代計(jì)算 單元的迭代次數(shù)閾值為一預(yù)定值，所述迭代次數(shù)根據(jù)計(jì)數(shù)器計(jì)算，當(dāng)判斷所述計(jì)數(shù)器計(jì)算 的迭代次數(shù)小于或等于所述預(yù)定值時(shí)，迭代次數(shù)增加一次，并將該次計(jì)算結(jié)果反饋到所述 迭代計(jì)算單元輸入端。6. 根據(jù)權(quán)利要求5所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，當(dāng)判斷所述計(jì)數(shù)器 計(jì)算的迭代次數(shù)小于或等于所述預(yù)定值時(shí)，迭代停止，將該次計(jì)算結(jié)果輸出到所述似然比 計(jì)算單元，并對所述計(jì)數(shù)器進(jìn)行重置。7. 根據(jù)權(quán)利要求2或3所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，所述歐氏距離 存儲單元包括4個RAM，每個所述RAM均采用乒乓結(jié)構(gòu)對數(shù)據(jù)進(jìn)行讀寫操作。8. 根據(jù)權(quán)利要求2或3所述的一種多核并行SCMA譯碼系統(tǒng)，其特征在于，所述迭代計(jì)算 單元采用8級流水線結(jié)構(gòu)，所述流水線結(jié)構(gòu)的第一級、第二級做加法運(yùn)算，第三極、第四級做 比較運(yùn)算，第五級做兩級比較運(yùn)算，第六級做加法運(yùn)算、第七級、第八級分別做一次寄存。
【文檔編號】H04L1/00GK105933090SQ201610234725
【公開日】2016年9月7日
【申請日】2016年4月14日
【發(fā)明人】黃勝武, 陳亦歐, 凌翔
【申請人】電子科技大學(xué)