一種硬盤錄像設(shè)備的電源低功率電路及其設(shè)計(jì)方法
【專利摘要】本發(fā)明提供一種硬盤錄像設(shè)備的電源低功率電路及其設(shè)計(jì)方法，包括若干個(gè)硬盤供電電路，硬盤供電電路包括第一供電電路和第二供電電路，第一供電電路包括三極管Q1和PMOS管Q2，第二供電電路包括三極管Q3和PMOS管Q4，當(dāng)硬盤錄像設(shè)備啟動(dòng)時(shí)，通過系統(tǒng)對硬盤的5V0、12V0的控制使每一個(gè)硬盤可以獨(dú)立的啟動(dòng)，避開硬盤同時(shí)啟動(dòng)對電源功率的要求，這時(shí)將兩個(gè)PMOS打開后第一個(gè)硬盤上電完畢，在通過系統(tǒng)內(nèi)部延時(shí)50ms后在給下一個(gè)硬盤上電啟動(dòng)，以此方式依次給下面的其它硬盤上電，這樣的控制方式可以大大的降低同時(shí)啟動(dòng)所需要的大電流，降低了對產(chǎn)品電源功率的要求，為安防監(jiān)控行業(yè)的多硬盤存儲設(shè)備給予了強(qiáng)大的保障。
【專利說明】
一種硬盤錄像設(shè)備的電源低功率電路及其設(shè)計(jì)方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于視頻監(jiān)控領(lǐng)域，尤其是涉及一種硬盤錄像設(shè)備的電源低功率電路及其設(shè)計(jì)方法。
【背景技術(shù)】
[0002]監(jiān)控領(lǐng)域中，視頻錄像設(shè)備通常是監(jiān)控系統(tǒng)中不可或缺的一環(huán)，而隨著視頻的高清化，大量數(shù)據(jù)的存儲，單一硬盤設(shè)備已經(jīng)無法滿足現(xiàn)代的要求，而對硬盤的存儲已經(jīng)是現(xiàn)在主流設(shè)備，同時(shí)帶來的就是多硬盤對設(shè)備電源功率的要求。隨著安防市場的發(fā)展和各廠商的激烈競爭，成本已經(jīng)是各大廠商關(guān)注的重點(diǎn)，硬盤在數(shù)字錄像機(jī)里面在啟動(dòng)瞬間所占的功率可以說是相當(dāng)巨大的一部分，讓硬盤的啟動(dòng)電流避開其他峰值電流，那么電源的功率就可以大大的降低，使產(chǎn)品的成本降低。
[0003]現(xiàn)有的電源低功率方案有以下幾種:采用較昂貴的低功耗芯片、獨(dú)立的電源芯片供電、定制提高過流保護(hù)的電源、降低產(chǎn)品的性能設(shè)計(jì)等。低功耗的芯片無形中使產(chǎn)品的成本提高，像提高過流保護(hù)的電源這樣的定制使得成本增加，生產(chǎn)管理不便，獨(dú)立電源芯片同樣使產(chǎn)品成本提高。因此，研發(fā)一種硬盤錄像設(shè)備的電源低功率設(shè)計(jì)方法是一個(gè)亟待解決的問題。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明旨在提出一種硬盤錄像設(shè)備的電源低功率電路及其設(shè)計(jì)方法，以實(shí)現(xiàn)靈活控制硬盤錄像設(shè)備、降低電源功率的目的。
[0005]為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]—種硬盤錄像設(shè)備的電源低功率電路，包括若干個(gè)為硬盤供電的硬盤供電電路，所述硬盤供電電路包括第一供電電路和第二供電電路；
[0007]所述第一供電電路包括三極管Ql和PMOS管Q2，CPU的GP1管腳通過電阻R2與三極管Ql的基極相連，所述三極管Ql的集電極通過電阻R3后分兩路，一路通過電阻Rl后接12V0電源，另一路通過電阻R4后又分兩路，一路與PMOS管Q2的第四管腳相連，另一路通過電容Cl后與PMOS管Q2的第三管腳相連，所述PMOS管Q2的第三管腳接12V0電源，所述PMOS管Q2的第一管腳和第二管腳分別與第三管腳相連，所述12V0電源與12V電源的陽極相連，所述12V電源的陰極接地，所述PMOS管Q2的第六管腳通過電容C2后接地，在所述電容C2的兩端依次并聯(lián)有電容C3、電容C4和電容C5，所述PMOS管Q2的第八管腳、第七管腳和第五管腳分別與第六管腳相連；
[0008]所述第二供電電路包括三極管Q3和PMOS管Q4，CPU的GP1管腳通過電阻R2與三極管Q3的基極相連，所述三極管Q3的集電極通過電阻R3后分兩路，一路通過電阻Rl后接5V0電源，另一路通過電阻R4后又分兩路，一路與PMOS管Q4的第四管腳相連，另一路通過電容Cl后與PMOS管Q4的第三管腳相連，所述PMOS管Q4的第三管腳接5V0電源，所述PMOS管Q4的第一管腳和第二管腳分別與第三管腳相連，所述5V0電源與5V電源的陽極相連，所述5V電源的陰極接地，所述PMOS管Q4的第六管腳通過電容C2后接地，在所述電容C2的兩端依次并聯(lián)有電容C3、電容C4和電容C5，所述PMOS管Q4的第八管腳、第七管腳和第五管腳分別與第六管腳相連。
[0009]進(jìn)一步的，所述CPU型號為HI3536。
[0010]進(jìn)一步的，所述PMOS管Q2和PMOS管Q4的型號為Si4435DDY。
[0011]進(jìn)一步的，硬盤錄像設(shè)備內(nèi)單硬盤在上電啟動(dòng)時(shí)的5V0和12V0的峰值電流持續(xù)時(shí)間在50ms以內(nèi)ο
[0012]進(jìn)一步的，所述硬盤供電電路可以為2個(gè)、4個(gè)、8個(gè)、16個(gè)。
[0013]進(jìn)一步的，每個(gè)硬盤供電電路的啟動(dòng)時(shí)間間隔為50ms。
[0014]一種如上述硬盤錄像設(shè)備的電源低功率電路的設(shè)計(jì)方法，包括如下步驟:
[0015]1、當(dāng)硬盤錄像設(shè)備啟動(dòng)時(shí)，CPU的GP1管腳控制第一供電電路和第二供電電路的PMOS的使能信號，使12V0的Vgs為-12V0，使5V0的Vgs為-5V0，當(dāng)對5V0的PMOS管Q4的Vgs信號是-5V0時(shí)，PMOS管Q4導(dǎo)通，這時(shí)5V0電壓施加在第一個(gè)硬盤上，同時(shí)12V0控制PMOS管Q2給予Vgs —個(gè)-12V0的信號，這時(shí)PMOS管Q2導(dǎo)通，12V0電壓施加在第一個(gè)硬盤上，將兩個(gè)PMOS打開后第一個(gè)硬盤上電完畢；
[0016]I1、系統(tǒng)在CPU的控制下，通過自身延時(shí)50ms的時(shí)間避開第一個(gè)硬盤的上電電流峰值；
[0017]IIL50ms后系統(tǒng)開始啟動(dòng)第二塊硬盤，重復(fù)I和II，啟動(dòng)其他硬盤。
[0018]相對于現(xiàn)有技術(shù)，本發(fā)明所述的硬盤錄像設(shè)備的電源低功率設(shè)計(jì)方法具有以下優(yōu)勢:通過系統(tǒng)內(nèi)部對硬盤的5V0、12V0的控制使每一個(gè)硬盤可以獨(dú)立的啟動(dòng)，避開硬盤同時(shí)啟動(dòng)對電源功率的要求，實(shí)現(xiàn)了多個(gè)硬盤設(shè)備從高電源降低到低電源，同時(shí)滿足穩(wěn)定運(yùn)行、正常工作的要求，實(shí)現(xiàn)過程簡單、系統(tǒng)穩(wěn)定、成本低廉，便于批量生產(chǎn)，為安防監(jiān)控等帶硬盤的設(shè)備電源低功率設(shè)備提供了保證。
【附圖說明】
[0019]構(gòu)成本發(fā)明的一部分的附圖用來提供對本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0020]圖1是本發(fā)明中第一供電電路的電路圖；
[0021]圖2是本發(fā)明中第二供電電路的電路圖；
[0022]圖3是本發(fā)明的流程框圖。
【具體實(shí)施方式】
[0023]需要說明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0024]下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。
[0025]如圖1至3所示，一種硬盤錄像設(shè)備的電源低功率電路，包括若干個(gè)為硬盤供電的硬盤供電電路，所述硬盤供電電路包括第一供電電路和第二供電電路。所述第一供電電路包括三極管Ql和PMOS管Q2，CPU的GP1管腳通過電阻R2與三極管Ql的基極相連，所述三極管Ql的集電極通過電阻R3后分兩路，一路通過電阻Rl后接12V0電源，另一路通過電阻R4后又分兩路，一路與PMOS管Q2的第四管腳相連，另一路通過電容Cl后與PMOS管Q2的第三管腳相連，所述PMOS管Q2的第三管腳接12V0電源，所述PMOS管Q2的第一管腳和第二管腳分別與第三管腳相連，所述12V0電源與12V電源的陽極相連，所述12V電源的陰極接地，所述PMOS管Q2的第六管腳通過電容C2后接地，在所述電容C2的兩端依次并聯(lián)有電容C3、電容C4和電容C5，所述PMOS管Q2的第八管腳、第七管腳和第五管腳分別與第六管腳相連。所述第二供電電路包括三極管Q3和PMOS管Q4，CPU的GP1管腳通過電阻R2與三極管Q3的基極相連，所述三極管Q3的集電極通過電阻R3后分兩路，一路通過電阻Rl后接5V0電源，另一路通過電阻R4后又分兩路，一路與PMOS管Q4的第四管腳相連，另一路通過電容Cl后與PMOS管Q4的第三管腳相連，所述PMOS管Q4的第三管腳接5V0電源，所述PMOS管Q4的第一管腳和第二管腳分別與第三管腳相連，所述5V0電源與5V電源的陽極相連，所述5V電源的陰極接地，所述PMOS管Q4的第六管腳通過電容C2后接地，在所述電容C2的兩端依次并聯(lián)有電容C3、電容C4和電容C5，所述PMOS管Q4的第八管腳、第七管腳和第五管腳分別與第六管腳相連。
[0026]優(yōu)選的，所述CPU型號為HI3536，所述PMOS管Q2和PMOS管Q4的型號為Si4435DDY，所述硬盤供電電路可以為2個(gè)、4個(gè)、8個(gè)、16個(gè)。硬盤錄像設(shè)備內(nèi)單硬盤在上電啟動(dòng)時(shí)的5V0和12V0的峰值電流持續(xù)時(shí)間在50ms以內(nèi)。每個(gè)硬盤供電電路的啟動(dòng)時(shí)間間隔為50ms。
[0027]在實(shí)際設(shè)計(jì)電路的過程中，對于MOS的選擇至關(guān)重要，首先是要需用P溝道的M0S，MOS的過流能力以及MOS的電壓等級，在就是要求他的內(nèi)阻要盡量小，以保證在MOS導(dǎo)通的時(shí)候后面提供大的電流過程中不至于MOS上的壓降過大，保證導(dǎo)通后電壓在硬盤可接受的范圍內(nèi)；在控制過程中避免MOS在導(dǎo)通過程的時(shí)間在1ms以內(nèi)，否則時(shí)間長會導(dǎo)致MOS燒毀。
[0028]在分時(shí)啟動(dòng)的設(shè)計(jì)上，為了使產(chǎn)品的成本降低，同時(shí)還要保證功能正常且穩(wěn)定可靠的運(yùn)行，在設(shè)計(jì)中采用延時(shí)避開峰值電流，根據(jù)不同的電源性能，以及硬盤的最大電流和最大電流的持續(xù)時(shí)間進(jìn)設(shè)計(jì)，本專利采用的是50ms的延時(shí)，這樣可以避開每個(gè)硬盤的峰值電流，以此來降低對電源的功率。
[0029]在產(chǎn)品的設(shè)計(jì)過程中，對于多硬盤的產(chǎn)品分時(shí)啟動(dòng)控制主要是針對設(shè)備的供電電源考慮而設(shè)計(jì)的，如果電源功率滿足無需使用分時(shí)啟動(dòng)；在電源功率不滿足的情況下我們采用此設(shè)計(jì)方放，應(yīng)該滿足下面公式:
[0030]電源的功率 > 系統(tǒng)啟動(dòng)的瞬時(shí)功率+分時(shí)后的硬盤瞬時(shí)功率
[0031]一種如上述硬盤錄像設(shè)備的電源低功率電路的設(shè)計(jì)方法，包括如下步驟:
[0032]1、當(dāng)硬盤錄像設(shè)備啟動(dòng)時(shí)，CPU的GP1管腳控制第一供電電路和第二供電電路的PMOS的使能信號，使12V0的Vgs為-12V0，使5V0的Vgs為-5V0，當(dāng)對5V0的PMOS管Q4的Vgs信號是-5V0時(shí)，PMOS管Q4導(dǎo)通，這時(shí)5V0電壓施加在第一個(gè)硬盤上，同時(shí)12V0控制PMOS管Q2給予Vgs —個(gè)-12V0的信號，這時(shí)PMOS管Q2導(dǎo)通，12V0電壓施加在第一個(gè)硬盤上，將兩個(gè)PMOS打開后第一個(gè)硬盤上電完畢；
[0033]I1、系統(tǒng)在CPU的控制下，通過自身延時(shí)50ms的時(shí)間避開第一個(gè)硬盤的上電電流峰值；
[0034]IIL50ms后系統(tǒng)開始啟動(dòng)第二塊硬盤，重復(fù)I和II，啟動(dòng)其他硬盤。
[0035]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種硬盤錄像設(shè)備的電源低功率電路，其特征在于:包括若干個(gè)為硬盤供電的硬盤供電電路，所述硬盤供電電路包括第一供電電路和第二供電電路； 所述第一供電電路包括三極管Ql和PMOS管Q2，CPU的GP1管腳通過電阻R2與三極管Ql的基極相連，所述三極管Ql的集電極通過電阻R3后分兩路，一路通過電阻Rl后接12V0電源，另一路通過電阻R4后又分兩路，一路與PMOS管Q2的第四管腳相連，另一路通過電容Cl后與PMOS管Q2的第三管腳相連，所述PMOS管Q2的第三管腳接12V0電源，所述PMOS管Q2的第一管腳和第二管腳分別與第三管腳相連，所述12V0電源與12V電源的陽極相連，所述12V電源的陰極接地，所述PMOS管Q2的第六管腳通過電容C2后接地，在所述電容C2的兩端依次并聯(lián)有電容C3、電容C4和電容C5，所述PMOS管Q2的第八管腳、第七管腳和第五管腳分別與第六管腳相連； 所述第二供電電路包括三極管Q3和PMOS管Q4，CPU的GP1管腳通過電阻R2與三極管Q3的基極相連，所述三極管Q3的集電極通過電阻R3后分兩路，一路通過電阻Rl后接5V0電源，另一路通過電阻R4后又分兩路，一路與PMOS管Q4的第四管腳相連，另一路通過電容Cl后與PMOS管Q4的第三管腳相連，所述PMOS管Q4的第三管腳接5V0電源，所述PMOS管Q4的第一管腳和第二管腳分別與第三管腳相連，所述5V0電源與5V電源的陽極相連，所述5V電源的陰極接地，所述PMOS管Q4的第六管腳通過電容C2后接地，在所述電容C2的兩端依次并聯(lián)有電容C3、電容C4和電容C5，所述PMOS管Q4的第八管腳、第七管腳和第五管腳分別與第六管腳相連。2.根據(jù)權(quán)利要求1所述的一種硬盤錄像設(shè)備的電源低功率電路，其特征在于:所述CPU型號為HI3536。3.根據(jù)權(quán)利要求1所述的一種硬盤錄像設(shè)備的電源低功率電路，其特征在于:所述PMOS 管 Q2 和 PMOS 管 Q4 的型號為 Si4435DDY。4.根據(jù)權(quán)利要求1所述的一種硬盤錄像設(shè)備的電源低功率電路，其特征在于:硬盤錄像設(shè)備內(nèi)單硬盤在上電啟動(dòng)時(shí)的5V0和12V0的峰值電流持續(xù)時(shí)間在50ms以內(nèi)。5.根據(jù)權(quán)利要求1所述的一種硬盤錄像設(shè)備的電源低功率電路，其特征在于:所述硬盤供電電路可以為2個(gè)、4個(gè)、8個(gè)、16個(gè)。6.根據(jù)權(quán)利要求4所述的一種硬盤錄像設(shè)備的電源低功率電路，其特征在于:每個(gè)硬盤供電電路的啟動(dòng)時(shí)間間隔為50ms。7.一種設(shè)計(jì)如權(quán)利要求1所述的硬盤錄像設(shè)備的電源低功率電路的方法，其特征在于:包括如下步驟: .1、當(dāng)硬盤錄像設(shè)備啟動(dòng)時(shí)，CPU的GP1管腳控制第一供電電路和第二供電電路的PMOS的使能信號，使12V0的Vgs為-12V0，使5V0的Vgs為-5V0，當(dāng)對5V0的PMOS管Q4的Vgs信號是-5V0時(shí)，PMOS管Q4導(dǎo)通，這時(shí)5V0電壓施加在第一個(gè)硬盤上，同時(shí)12V0控制PMOS管Q2給予Vgs —個(gè)-12V0的信號，這時(shí)PMOS管Q2導(dǎo)通，12V0電壓施加在第一個(gè)硬盤上，將兩個(gè)PMOS打開后第一個(gè)硬盤上電完畢； I1、系統(tǒng)在CPU的控制下，通過自身延時(shí)50ms的時(shí)間避開第一個(gè)硬盤的上電電流峰值； II1、50ms后系統(tǒng)開始啟動(dòng)第二塊硬盤，重復(fù)I和II，啟動(dòng)其他硬盤。
【文檔編號】H04N5/781GK105959607SQ201511016464
【公開日】2016年9月21日
【申請日】2015年12月30日
【發(fā)明人】戴林, 胡勝雙
【申請人】天津天地偉業(yè)數(shù)碼科技有限公司