一種放大降噪式帶通濾波驅動系統的制作方法
【專利摘要】本發(fā)明公開了一種放大降噪式帶通濾波驅動系統，其特征在于：主要由驅動芯片U1，二極管D1，二極管D3，電阻R5，電阻R6，電阻R8，電阻R9，電源濾波電路，驅動電路以及降噪電路組成。本發(fā)明將用于濾波的濾波電路與驅動播放器的電路集成為一個整體結構，從而不需要單獨外設濾波器，因此可簡化結構，同時還可節(jié)約成本，適合推廣運用。
【專利說明】
一種放大降噪式帶通濾波驅動系統
技術領域
[0001]本發(fā)明涉及一種驅動系統，具體是指一種放大降噪式帶通濾波驅動系統。
【背景技術】
[0002]隨著社會的發(fā)展和科學的進步，各種各樣的電子產品走進了普通市民的生活中，使得人們的生活更加地豐富多彩。電子產品不可避免的需要使用到各種電子元器件，電子元器件各自產生的電磁波容易相互干擾;并且，電信號在傳輸的過程中也會受到外界電磁波的干擾。而對于音響裝置來說，這種電磁波的干擾會嚴重影響音響效果，因此為消除電磁波干擾進而保證音響效果，音響裝置通常需要使用濾波器。但是，目前音響裝置使用的濾波器通常需要單獨外設，從而提高了使用成本。

【發(fā)明內容】

[0003]本發(fā)明的目的在于克服目前音響裝置使用的濾波器通常需要單獨外設，從而提高了使用成本的缺陷，提供一種不僅結構簡單，而且可與驅動電路集成為一體結構，從而可降低成本的放大降噪式帶通濾波驅動系統。
[0004]本發(fā)明通過下述技術方案實現:
[0005]—種放大降噪式帶通濾波驅動系統，主要由驅動芯片Ul，P極與驅動芯片Ul的HCD管腳相連接、N極經電阻R5后與驅動芯片Ul的VCC管腳相連接的二極管D1，P極經電阻R8后與驅動芯片Ul的DM管腳相連接、N極經電阻R9后與驅動芯片Ul的GATE管腳相連接的二極管D3，分別與驅動芯片Ul的HCD管腳和DM管腳相連接的電源濾波電路，分別與電源濾波電路和驅動芯片Ul的D頂管腳相連接的放大電路，分別與驅動芯片Ul的GATE管腳和FB管腳相連接的驅動電路，分別與二極管D3的N極與驅動電路相連接的降噪電路，以及一端與驅動芯片Ul的VCC管腳相連接、另一端與驅動電路相連接的電阻R6組成;所述驅動芯片Ul的TRIAC管腳與D頂管腳相連接、其CS管腳與GATE管腳相連接。
[0006]進一步的，所述放大電路由運算放大器P2，三極管VT5，一端與電源濾波電路相連接、另一端與運算放大器P2的正輸入端相連接的電感L2，正極經電阻R13后與運算放大器P2的負輸入端相連接、負極接地的電容C6，串接在運算放大器P2的正輸入端與輸出端之間的電阻Rll，串接在運算放大器P2的輸出端與三極管VT5的發(fā)射極之間的電阻R12，正極與運算放大器P2的輸出端相連接、負極經電阻R14后與電容C6的正極相連接的電容C7，P極與運算放大器P2的輸出端相連接、N極與三極管VT5的基極相連接的二極管D6，P極與電容C7的負極相連接、N極經電阻R15后與三極管VT5的集電極相連接的二極管D7，以及正極與三極管VT5的發(fā)射極相連接、負極與二極管07的_及相連接的電容C8組成;所述三極管VT5的發(fā)射極與驅動芯片Ul的D頂管腳相連接。
[0007]再進一步的，所述降噪電路由三極管VT6，三極管VT7，三極管VT8，正極與驅動電路相連接、負極與三極管VT6的基極相連接的電容C9，正極經電阻R19后與三極管VT6的集電極相連接、負極接地的電容C10，P極與三極管VT6的基極相連接、N極與電容ClO的正極相連接的二極管D8，串接在三極管VT6的發(fā)射極與三極管VT7的發(fā)射極之間的電阻Rl6，串接在三極管VT6的發(fā)射極與三極管VT7的基極之間的電阻R17，串接在三極管VT7的集電極與三極管VT8的集電極之間的電阻R21，P極與三極管VT6的集電極相連接、N極經電阻R18后與三極管VT7的集電極相連接二極管D9，正極與三極管VT7的集電極相連接、負極經電阻R20后與電容ClO的正極相連接的電容Cll，P極與電容Cll的負極相連接、N極與三極管VT8的發(fā)射極相連接的二極管D10，以及正極與三極管VT7的發(fā)射極相連接、負極經電阻R22后與三極管VT8的基極相連接的電容C12組成;所述三極管VT8的基極與二極管03的~極相連接。
[0008]更進一步的，所述電源濾波電路由變壓器T，二極管整流器U2，運算放大器Pl，三極管VTl，三極管VT2，正極與二極管整流器U2的正輸出端相連接、負極經電阻R2后與三極管VTl的基極相連接的電容Cl，正極與電容Cl的負極相連接、負極與二極管整流器U2的負輸出端相連接的電容C2，正極經電阻R3后與電容C2的負極相連接、負極與運算放大器Pl的負輸入端相連接的電容C3，P極經電阻R4后與電容C3的正極相連接、N極與驅動芯片Ul的D頂管腳相連接的二極管D2，一端與電容Cl的正極相連接、另一端與三極管VT2的基極相連接的電感LI，以及一端與三極管VTl的發(fā)射極相連接、另一端與三極管VT2的基極相連接的電阻Rl組成;所述變壓器T的原邊電感線圈的兩端組成電源輸入端，所述二極管整流器U2的一個輸入端與變壓器T的副邊電感線圈的非同名端相連接、其另一個輸入端與變壓器T的副邊電感線圈的同名端相連接，所述三極管VTl的集電極與運算放大器Pl的正輸入端相連接、其發(fā)射極與三極管VT2的集電極相連接，所述三極管VT2的基極與二極管Dl的N極相連接、其發(fā)射極與驅動芯片Ul的TRIAC管腳相連接，所述運算放大器Pl的輸出端與驅動芯片Ul的HCD管腳相連接，所述電容C3的正極經電感L2后與運算放大器P2的正輸入端相連接。
[0009]為了更好地實現本發(fā)明，所述驅動電路由三極管VT3，三極管VT4，正極經電阻R7后與驅動芯片Ul的FB管腳相連接、負極與三極管VT4的發(fā)射極相連接的電容C4，P極與三極管VT3的發(fā)射極相連接、N極與三極管VT4的集電極相連接的二極管D4，正極與三極管VT3的集電極相連接、負極與二極管D3的~極相連接的電容C5，串接在電容C5的負極與三極管VT3的發(fā)射極之間的電阻R10，以及P極與三極管VT3的發(fā)射極相連接、N極與三極管VT4的基極共同組成驅動電路的輸出端的二極管D5組成;所述三極管VT3的基極與驅動芯片Ul的GATE管腳相連接，所述三極管VT4的基極與電容C9的正極相連接、其集電極經電阻R6后與驅動芯片Ul的VCC管腳相連接。
[0010]為了確保效果，所述驅動芯片Ul為BP3108集成芯片。
[0011]本發(fā)明與現有技術相比，具有以下優(yōu)點及有益效果:
[0012 ] (I)本發(fā)明將用于濾波的濾波電路與驅動播放器的電路集成為一個整體結構，從而不需要單獨外設濾波器，因此可簡化結構，同時還可節(jié)約成本。
[0013 ] (2)本發(fā)明的驅動芯片UI結合外圍的電源濾波電路，放大電路，驅動電路以及降噪電路，能夠對受到外界電磁波干擾的電信號進行濾波處理，可濾除高頻和低頻信號，還能對信號進行放大處理，同時還能對電路進行降噪處理，因此能保證對播放器的穩(wěn)定驅動，從而可提高本發(fā)明的輸出信號的質量。
【附圖說明】
[0014]圖1為本發(fā)明的整體結構示意圖。
[0015]圖2為本發(fā)明的放大電路的電路圖。
[0016]圖3為本發(fā)明的降噪電路的電路圖。
【具體實施方式】
[0017]下面結合實施例對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施方式不限于此。
[0018]實施例
[0019]如圖1?3所示，本發(fā)明的放大降噪式帶通濾波驅動系統，主要由驅動芯片Ul，二極管Dl，二極管D3，電阻R5，電阻R6，電阻R8，電阻R9，電源濾波電路，放大電路，驅動電路以及降噪電路組成。其中，所述二極管Dl的P極與驅動芯片Ul的HCD管腳相連接，其N極經電阻R5后與驅動芯片Ul的VCC管腳相連接。所述二極管D3的P極經電阻R8后與驅動芯片Ul的D頂管腳相連接，其N極經電阻R9后與驅動芯片Ul的GATE管腳相連接。所述電源濾波電路分別與驅動芯片Ul的HCD管腳和D頂管腳相連接，所述驅動電路分別與驅動芯片Ul的GATE管腳和FB管腳相連接。所述電阻R6的一端與驅動芯片Ul的VCC管腳相連接，其另一端與驅動電路相連接。同時，所述驅動芯片Ul的TRIAC管腳與D頂管腳相連接、其CS管腳與GATE管腳相連接。本發(fā)明的驅動芯片Ul采用的是BP3108集成芯片。
[0020]所述電源濾波電路由變壓器T，二極管整流器U2，運算放大器Pl，三極管VTl，三極管VT2，電感LI，電容Cl，電容C2，電容C3，電阻R1，電阻R2，電阻R3，電阻R4以及二極管D2組成。
[0021]連接時，所述電容Cl的正極與二極管整流器U2的正輸出端相連接，其負極經電阻R2后與三極管VTl的基極相連接。所述電容C2的正極與電容Cl的負極相連接，其負極與二極管整流器U2的負輸出端相連接。所述電容C3的正極經電阻R3后與電容C2的負極相連接，其負極與運算放大器Pl的負輸入端相連接。所述二極管D2的P極經電阻R4后與電容C3的正極相連接，其N極與驅動芯片Ul的D頂管腳相連接。所述電感LI的一端與電容Cl的正極相連接，其另一端與三極管VT2的基極相連接。所述電阻Rl的一端與三極管VTl的發(fā)射極相連接，其另一端與三極管VT2的基極相連接。同時，所述變壓器T的原邊電感線圈的兩端組成電源輸入端，所述二極管整流器U2的一個輸入端與變壓器T的副邊電感線圈的非同名端相連接、其另一個輸入端與變壓器T的副邊電感線圈的同名端相連接。所述三極管VTl的集電極與運算放大器Pl的正輸入端相連接，其發(fā)射極與三極管VT2的集電極相連接。所述三極管VT2的基極與二極管Dl的N極相連接，其發(fā)射極與驅動芯片Ul的TRIAC管腳相連接;所述運算放大器Pl的輸出端與驅動芯片Ul的HCD管腳相連接。
[0022]所述驅動電路由三極管VT3，三極管VT4，電容C4，電容C5，電阻R7，電阻RlO，二極管D4以及二極管D5組成。連接時，所述電容C4的正極經電阻R7后與驅動芯片Ul的FB管腳相連接，其負極與三極管VT4的發(fā)射極相連接。所述二極管D4的P極與三極管VT3的發(fā)射極相連接，其N極與三極管VT4的集電極相連接。所述電容C5的正極與三極管VT3的集電極相連接，其負極與二極管03的_及相連接。所述電阻RlO串接在電容C5的負極與三極管VT3的發(fā)射極之間。所述二極管D5的P極與三極管VT3的發(fā)射極相連接，其N極與三極管VT4的基極共同組成驅動電路的輸出端并與音響裝置的播放器相連接。所述三極管VT3的基極與驅動芯片Ul的GATE管腳相連接，所述三極管VT4的基極與二極管03的_及相連接、其集電極經電阻R6后與驅動芯片Ul的VCC管腳相連接。
[0023]如圖2所示，所述放大電路由運算放大器P2，三極管VT5，電感L2，電阻Rll，電阻Rl 2，電阻Rl 3，電阻Rl 4，電阻Rl 5，電容C6，電容C7，電容C8，二極管D6以及二極管D7組成。
[0024]連接時，所述電感L2的一端與電源濾波電路相連接，其另一端與運算放大器P2的正輸入端相連接。所述電容C6的正極經電阻R13后與運算放大器P2的負輸入端相連接，其負極接地。所述電阻Rll串接在運算放大器P2的正輸入端與輸出端之間，所述電阻R12串接在運算放大器P2的輸出端與三極管VT5的發(fā)射極之間。所述電容C7的正極與運算放大器P2的輸出端相連接，其負極經電阻R14后與電容C6的正極相連接。所述二極管D6的P極與運算放大器P2的輸出端相連接，其N極與三極管VT5的基極相連接。所述二極管D7的P極與電容C7的負極相連接，其N極經電阻R15后與三極管VT5的集電極相連接。所述電容C8的正極與三極管VT5的發(fā)射極相連接，其負極與二極管07的_及相連接。所述三極管VT5的發(fā)射極與驅動芯片Ul的D頂管腳相連接。
[0025]如圖3所示，所述降噪電路由三極管VT6，三極管VT7，三極管VT8，電阻R16，電阻尺17，電阻1?18，電阻1?19，電阻1?20，電阻1?21，電阻1?22，電容09，電容(:10，電容(:11，電容(:12，二極管D8，二極管D9以及二極管D1。
[0026]連接時，所述電容C9的正極與三極管VT4的基極相連接，其負極與三極管VT6的基極相連接。所述電容ClO的正極經電阻R19后與三極管VT6的集電極相連接，其負極接地。所述二極管D8的P極與三極管VT6的基極相連接，其N極與電容ClO的正極相連接。所述電阻R16串接在三極管VT6的發(fā)射極與三極管VT7的發(fā)射極之間，所述電阻Rl 7串接在三極管VT6的發(fā)射極與三極管VT7的基極之間，所述電阻R21串接在三極管VT7的集電極與三極管VT8的集電極之間。所述二極管D9的P極與三極管VT6的集電極相連接，其N極經電阻R18后與三極管VT7的集電極相連接。所述電容Cll的正極與三極管VT7的集電極相連接，其負極經電阻R20后與電容ClO的正極相連接。所述二極管DlO的P極與電容Cll的負極相連接，其N極與三極管VT8的發(fā)射極相連接。所述電容C12的正極與三極管VT7的發(fā)射極相連接，其負極經電阻R22后與三極管VT8的基極相連接。所述三極管VT8的基極與二極管03的~極相連接。
[0027]本發(fā)明將用于濾波的濾波電路與驅動播放器的電路集成為一個整體結構，從而不需要單獨外設濾波器，因此可簡化結構，同時還可節(jié)約成本。本發(fā)明的驅動芯片Ul結合外圍的電源濾波電路，放大電路，驅動電路以及降噪電路，能夠對受到外界電磁波干擾的電信號進行濾波處理，可濾除高頻和低頻信號，還能對信號進行放大處理，同時還能對電路進行降噪處理，因此能保證對播放器的穩(wěn)定驅動，從而可提高本發(fā)明的輸出信號的質量。
[0028]如上所述，便可較好的實現本發(fā)明。
【主權項】
1.一種放大降噪式帶通濾波驅動系統，其特征在于:主要由驅動芯片Ul，P極與驅動芯片Ul的HCD管腳相連接、N極經電阻R5后與驅動芯片Ul的VCC管腳相連接的二極管Dl，P極經電阻R8后與驅動芯片Ul的D頂管腳相連接、N極經電阻R9后與驅動芯片Ul的GATE管腳相連接的二極管D3，分別與驅動芯片Ul的HCD管腳和DM管腳相連接的電源濾波電路，分別與電源濾波電路和驅動芯片Ul的D頂管腳相連接的放大電路，分別與驅動芯片Ul的GATE管腳和FB管腳相連接的驅動電路，分別與二極管D3的N極與驅動電路相連接的降噪電路，以及一端與驅動芯片Ul的VCC管腳相連接、另一端與驅動電路相連接的電阻R6組成;所述驅動芯片Ul的TRIAC管腳與D頂管腳相連接、其CS管腳與GATE管腳相連接。2.根據權利要求1所述的一種放大降噪式帶通濾波驅動系統，其特征在于:所述放大電路由運算放大器P2，三極管VT5，一端與電源濾波電路相連接、另一端與運算放大器P2的正輸入端相連接的電感L2，正極經電阻R13后與運算放大器P2的負輸入端相連接、負極接地的電容C6，串接在運算放大器P2的正輸入端與輸出端之間的電阻Rll，串接在運算放大器P2的輸出端與三極管VT5的發(fā)射極之間的電阻R12，正極與運算放大器P2的輸出端相連接、負極經電阻R14后與電容C6的正極相連接的電容C7，P極與運算放大器P2的輸出端相連接、N極與三極管VT5的基極相連接的二極管D6，P極與電容C7的負極相連接、N極經電阻R15后與三極管VT5的集電極相連接的二極管D7，以及正極與三極管VT5的發(fā)射極相連接、負極與二極管D7的N極相連接的電容C8組成;所述三極管VT5的發(fā)射極與驅動芯片Ul的D頂管腳相連接。3.根據權利要求2所述的一種放大降噪式帶通濾波驅動系統，其特征在于:所述降噪電路由三極管VT6，三極管VT7，三極管VT8，正極與驅動電路相連接、負極與三極管VT6的基極相連接的電容C9，正極經電阻R19后與三極管VT6的集電極相連接、負極接地的電容C10，P極與三極管VT6的基極相連接、N極與電容ClO的正極相連接的二極管D8，串接在三極管VT6的發(fā)射極與三極管VT7的發(fā)射極之間的電阻R16，串接在三極管VT6的發(fā)射極與三極管VT7的基極之間的電阻Rl7，串接在三極管VT7的集電極與三極管VT8的集電極之間的電阻R21，P極與三極管VT6的集電極相連接、N極經電阻R18后與三極管VT7的集電極相連接二極管D9，正極與三極管VT7的集電極相連接、負極經電阻R20后與電容ClO的正極相連接的電容Cll，P極與電容Cll的負極相連接、N極與三極管VT8的發(fā)射極相連接的二極管D10，以及正極與三極管VT7的發(fā)射極相連接、負極經電阻R22后與三極管VT8的基極相連接的電容C12組成;所述三極管VT8的基極與二極管03的~極相連接。4.根據權利要求3所述的一種放大降噪式帶通濾波驅動系統，其特征在于:所述電源濾波電路由變壓器T，二極管整流器U2，運算放大器Pl，三極管VTl，三極管VT2，正極與二極管整流器U2的正輸出端相連接、負極經電阻R2后與三極管VTl的基極相連接的電容Cl，正極與電容Cl的負極相連接、負極與二極管整流器U2的負輸出端相連接的電容C2，正極經電阻R3后與電容C2的負極相連接、負極與運算放大器Pl的負輸入端相連接的電容C3，P極經電阻R4后與電容C3的正極相連接、N極與驅動芯片Ul的DM管腳相連接的二極管D2，一端與電容Cl的正極相連接、另一端與三極管VT2的基極相連接的電感LI，以及一端與三極管VTl的發(fā)射極相連接、另一端與三極管VT2的基極相連接的電阻Rl組成;所述變壓器T的原邊電感線圈的兩端組成電源輸入端，所述二極管整流器U2的一個輸入端與變壓器T的副邊電感線圈的非同名端相連接、其另一個輸入端與變壓器T的副邊電感線圈的同名端相連接，所述三極管VTl的集電極與運算放大器Pl的正輸入端相連接、其發(fā)射極與三極管VT2的集電極相連接，所述三極管VT2的基極與二極管Dl的N極相連接、其發(fā)射極與驅動芯片Ul的TRIAC管腳相連接，所述運算放大器Pl的輸出端與驅動芯片Ul的HCD管腳相連接，所述電容C3的正極經電感L2后與運算放大器P2的正輸入端相連接。5.根據權利要求4所述的一種放大降噪式帶通濾波驅動系統，其特征在于:所述驅動電路由三極管VT3，三極管VT4，正極經電阻R7后與驅動芯片Ul的FB管腳相連接、負極與三極管VT4的發(fā)射極相連接的電容C4，P極與三極管VT3的發(fā)射極相連接、N極與三極管VT4的集電極相連接的二極管D4，正極與三極管VT3的集電極相連接、負極與二極管D3的N極相連接的電容C5，串接在電容C5的負極與三極管VT3的發(fā)射極之間的電阻R10，以及P極與三極管VT3的發(fā)射極相連接、N極與三極管VT4的基極共同組成驅動電路的輸出端的二極管D5組成;所述三極管VT3的基極與驅動芯片Ul的GATE管腳相連接，所述三極管VT4的基極與電容C9的正極相連接、其集電極經電阻R6后與驅動芯片Ul的VCC管腳相連接。6.根據權利要求5所述的一種放大降噪式帶通濾波驅動系統，其特征在于:所述驅動芯片Ul為BP3108集成芯片。
【文檔編號】H04R3/00GK105979436SQ201610437255
【公開日】2016年9月28日
【申請日】2016年6月17日
【發(fā)明人】不公告發(fā)明人
【申請人】成都克雷斯達科技有限公司