基于RapidIO交換技術(shù)的以太網(wǎng)交換裝置的制造方法
【專利摘要】本發(fā)明涉及一種基于RapidIO交換技術(shù)的以太網(wǎng)交換裝置，包括：第一組多路以太網(wǎng)接口、第二組多路以太網(wǎng)接口、第一FPGA功能模塊、第二FPGA功能模塊、RapidIO交換模塊和VPX接口；其中，第一組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第一FPGA功能模塊的M接口相連，第二組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第二FPGA功能模塊的M接口相連，第一FPGA功能模塊的S接口與RapidIO交換模塊SW1接口相連，第二FPGA功能模塊的S口端與RapidIO交換模塊SW2接口相連，RapidIO交換模塊SW3接口與VPX接口連接。本發(fā)明可實現(xiàn)16路千兆以太網(wǎng)的數(shù)據(jù)交換。
【專利說明】
基于Rap i d 1交換技術(shù)的以太網(wǎng)交換裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及計算機網(wǎng)絡(luò)技術(shù)領(lǐng)域，尤其涉及一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置。
【背景技術(shù)】
[0002]Rapid1交換技術(shù)是一種基于高性能包交換的互連技術(shù)，主要功能是完成在一個系統(tǒng)內(nèi)的微處理器、DSP、通信和網(wǎng)絡(luò)處理器、系統(tǒng)儲存器以及外設(shè)之間高速的數(shù)據(jù)傳輸。它主要適用于網(wǎng)絡(luò)和通信設(shè)備、企業(yè)儲存庫和其它高性能的嵌入式市場，它通過提供帶寬、軟件獨立性、容錯性和短等待時間，滿足用戶對數(shù)據(jù)高速、實時傳輸?shù)男枨?。目前，在實現(xiàn)芯片到芯片之間、板與板之間的高速互連上，Rapid1所體現(xiàn)的優(yōu)勢被廣泛認(rèn)同。主流Rapid1采用串行傳輸，有 X 1、X 2、X 4四種方式，速率有I.25Gbps、2.5Gbps、3.125Gbps、5Gbps。
[0003]Ethernet-Over-Rapid1技術(shù)實現(xiàn)Ethernet數(shù)據(jù)幀的Rapid1透傳，即通過把Ethernet數(shù)據(jù)幀封裝在Rapid1數(shù)據(jù)幀中，從而實現(xiàn)以太網(wǎng)數(shù)據(jù)包在Rapid1網(wǎng)絡(luò)傳輸?shù)哪康?。Rapid1支持消息傳遞(Message Passing)和直接10/DMA(Direct 10/Direct MemoryAccess)兩種傳輸方式。這兩種方式都可以實現(xiàn)Ethernet-Over-Rapid1技術(shù)。

【發(fā)明內(nèi)容】

[0004]鑒于上述的分析，本發(fā)明旨在提供一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置，可實現(xiàn)16路千兆以太網(wǎng)的數(shù)據(jù)交換。
[0005]本發(fā)明的目的主要是通過以下技術(shù)方案實現(xiàn)的:
[0006]本發(fā)明提供了一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置，包括:第一組多路以太網(wǎng)接口、第二組多路以太網(wǎng)接口、第一FPGA功能模塊、第二FPGA功能模塊、Rapid1交換模塊和VPX接口；其中，第一組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第一 FPGA功能模塊的M接口相連，第二組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第二 FPGA功能模塊的M接口相連，第一FPGA功能模塊的S接口與Rapid1交換模塊SWl接口相連，第二FPGA功能模塊的S 口端與Rapid1交換模塊SW2接口相連，Rapid1交換模塊SW3接口與VPX接口連接。
[0007]進一步地，所述第一組多路以太網(wǎng)接口，提供多個標(biāo)準(zhǔn)的千兆以太網(wǎng)RJ45連接口，提供符合千兆以太網(wǎng)物理層傳輸規(guī)范的協(xié)議，并將數(shù)據(jù)通過RGMII接口與第一 FPGA功能模塊的M接口實現(xiàn)交互；
[0008]所述第二組多路以太網(wǎng)接口，提供多個標(biāo)準(zhǔn)的千兆以太網(wǎng)RJ45連接口，提供符合千兆以太網(wǎng)物理層傳輸規(guī)范的協(xié)議，并將數(shù)據(jù)通過RGMII接口與第二 FPGA功能模塊的M接口實現(xiàn)交互。
[0009]進一步地，所述第一FPGA功能模塊和第二 FPGA功能模塊均包括:
[0010]PS單元，用于提供雙核cotex_A9 800M主頻的數(shù)據(jù)處理能力，用于系統(tǒng)配置、狀態(tài)監(jiān)控、狀態(tài)管理；
[0011]PL單元，包括:多個千兆以太網(wǎng)MAC層、Rapid1控制器以及協(xié)議轉(zhuǎn)換模塊；
[0012]多個千兆以太網(wǎng)MAC層，用于以太網(wǎng)MAC層的數(shù)據(jù)處理；
[0013]Rapid1控制器，用于Rapid1數(shù)據(jù)接口的控制；
[0014]協(xié)議轉(zhuǎn)換模塊，用于以太網(wǎng)協(xié)議和Rapid1協(xié)議的MAC層轉(zhuǎn)換。
[0015]進一步地，所述Rapid1交換模塊具體用于，提供SW1、SW2、SW3三端個5GbpsX4的Rapid1端口；提供端件數(shù)據(jù)的全交換。
[0016]進一步地，所述VPX接口，支持4X 5Gbps的信號傳輸，提供Rapid1信號的穩(wěn)定電氣連接。
[0017]6、根據(jù)權(quán)利要求1或2所述的裝置，其特征在于，所述第一組多路以太網(wǎng)接口和第二組多路以太網(wǎng)接口均為8路以太網(wǎng)接口。
[0018]7、根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述多個千兆以太網(wǎng)MAC層為8個千兆以太網(wǎng)MAC層。
[0019]本發(fā)明有益效果如下:
[0020]本發(fā)明通過協(xié)議轉(zhuǎn)換將以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換為Rapid1數(shù)據(jù)，并在底層實現(xiàn)Rapid1數(shù)據(jù)交換，同時可通過標(biāo)準(zhǔn)的VPX接口同時傳輸16路以太網(wǎng)數(shù)據(jù)。
[0021]本發(fā)明的其他特征和優(yōu)點將在隨后的說明書中闡述，并且，部分的從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
【附圖說明】
[0022]附圖僅用于示出具體實施例的目的，而并不認(rèn)為是對本發(fā)明的限制，在整個附圖中，相同的參考符號表不相同的部件。
[0023]圖1為本發(fā)明實施例所述裝置的結(jié)構(gòu)示意圖；
[0024]圖2是千兆以太網(wǎng)圖像采集示意圖；
[0025]圖3是實例2千兆數(shù)據(jù)交換網(wǎng)示意圖。
【具體實施方式】
[0026]下面結(jié)合附圖來具體描述本發(fā)明的優(yōu)選實施例，其中，附圖構(gòu)成本申請一部分，并與本發(fā)明的實施例一起用于闡釋本發(fā)明的原理。
[0027]如圖1所示，圖1為本發(fā)明實施例所述裝置的結(jié)構(gòu)示意圖，具體可以包括:第一組多路以太網(wǎng)接口、第二組多路以太網(wǎng)接口、第一FPGA功能模塊、第二FPGA功能模塊、Rapid1交換模塊和VPX接口；其中，第一組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第一FPGA功能模塊的M接口相連，第二組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第二FPGA功能模塊的M接口相連，第一FPGA功能模塊的S接口與Rapid1交換模塊SWl接口相連，第二 FPGA功能模塊的S 口端與Rapid1交換模塊SW2接口相連，Rapid1交換模塊SW3接口與VPX接口連接。
[0028]上述第一組多路以太網(wǎng)接口，提供多個標(biāo)準(zhǔn)的千兆以太網(wǎng)RJ45連接口，提供符合千兆以太網(wǎng)物理層傳輸規(guī)范的協(xié)議，并將數(shù)據(jù)通過RGMII接口與第一 FPGA功能模塊的M接口實現(xiàn)交互。
[0029]上述第二組多路以太網(wǎng)接口，提供多個標(biāo)準(zhǔn)的千兆以太網(wǎng)RJ45連接口，提供符合千兆以太網(wǎng)物理層傳輸規(guī)范的協(xié)議，并將數(shù)據(jù)通過RGMII接口與第二 FPGA功能模塊的M接口實現(xiàn)交互。
[0030]本發(fā)明實施例中，第一組多路以太網(wǎng)接口和第二組多路以太網(wǎng)接口2均為8路，但是并不限于8路。
[0031]上述第一FPGA功能模塊(第二 FPGA功能模塊)，提供PS單元(固定邏輯)和PL(可編程邏輯)單元的SOC設(shè)計，其中，
[0032]PS單元，負(fù)責(zé)提供雙核coteX-A9 800M主頻的數(shù)據(jù)處理能力，用于系統(tǒng)配置、狀態(tài)監(jiān)控、狀態(tài)管理；
[0033]PL單元，包括:多個千兆以太網(wǎng)MAC層、Rapid1控制器以及協(xié)議轉(zhuǎn)換模塊；
[0034]多個千兆以太網(wǎng)MAC層，用于以太網(wǎng)MAC層的數(shù)據(jù)處理，其數(shù)量多少與以太網(wǎng)接口的多少對應(yīng)，本發(fā)明實施例中以8個為例；
[0035]Rapid1控制器，用于Rapid1數(shù)據(jù)接口的控制；
[0036]協(xié)議轉(zhuǎn)換模塊，用于以太網(wǎng)協(xié)議和Rapid1協(xié)議的MAC層轉(zhuǎn)換。
[0037]Rapid1交換模塊，提供SWl、SW2、SW3三端個5Gbps X 4的Rapid1端口 ；提供端件數(shù)據(jù)的全交換(端口對等，數(shù)據(jù)直通)。
[0038]VPX接口，支持4X5Gbps的信號傳輸，提供Rapid1信號的穩(wěn)定電氣連接。
[0039]如圖2所示，圖2為本發(fā)明實施例的一個應(yīng)用實例示意圖，本發(fā)明實施例所述的一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置，在16路千兆以太接口接入16個千兆以太網(wǎng)高清攝像頭，將板卡插入標(biāo)準(zhǔn)VPX 6U機箱里，機箱是PowerPC的，支持4 X 5Gbps Rapid1，就可以識別出16個千兆以太網(wǎng)攝像頭，實時顯示視頻。
[0040]如圖3所示，圖3為本發(fā)明實施例的另一個應(yīng)用實例示意圖，本發(fā)明實施例所述的本發(fā)明一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置，在16路千兆以太接口接入16個不同的網(wǎng)絡(luò)設(shè)備，可以實現(xiàn)全網(wǎng)絡(luò)交換，任何節(jié)點間的傳輸延遲不大于50us。
[0041]綜上所述，本發(fā)明實施例提供了一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置，可實現(xiàn)16路千兆以太網(wǎng)的數(shù)據(jù)交換。首先通過協(xié)議轉(zhuǎn)換將以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換為Rapid1數(shù)據(jù)，并在底層實現(xiàn)Rapid1數(shù)據(jù)交換，同時可通過標(biāo)準(zhǔn)的VPX接口同時傳輸16路以太網(wǎng)數(shù)據(jù)。
[0042]本領(lǐng)域技術(shù)人員可以理解，實現(xiàn)上述實施例方法的全部或部分流程，可以通過計算機程序來指令相關(guān)的硬件來完成，所述的程序可存儲于計算機可讀存儲介質(zhì)中。其中，所述計算機可讀存儲介質(zhì)為磁盤、光盤、只讀存儲記憶體或隨機存儲記憶體等。
[0043]雖然已經(jīng)詳細(xì)說明了本發(fā)明及其優(yōu)點，但是應(yīng)當(dāng)理解在不超出由所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以進行各種改變、替代和變換。而且，本申請的范圍不僅限于說明書所描述的過程、設(shè)備、手段、方法和步驟的具體實施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本發(fā)明的公開內(nèi)容將容易理解，根據(jù)本發(fā)明可以使用執(zhí)行與在此所述的相應(yīng)實施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來要被開發(fā)的過程、設(shè)備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在它們的范圍內(nèi)包括這樣的過程、設(shè)備、手段、方法或者步驟。
[0044]以上所述，僅為本發(fā)明較佳的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種基于Rapid1交換技術(shù)的以太網(wǎng)交換裝置，其特征在于，包括:第一組多路以太網(wǎng)接口、第二組多路以太網(wǎng)接□、第一FPGA功能模塊、第二FPGA功能模塊、Rapid1交換模塊和VPX接口；其中，第一組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第一FPGA功能模塊的M接口相連，第二組多路以太網(wǎng)接口與外部以太網(wǎng)設(shè)備相連，另一端與第二 FPGA功能模塊的M接口相連，第一 FPGA功能模塊的S接口與Rapid1交換模塊SWl接口相連，第二 FPGA功能模塊的S 口端與Rapid1交換模塊SW2接口相連，Rapid1交換模塊SW3接口與VPX接口連接。2.根據(jù)權(quán)利要求1所述的裝置，其特征在于， 所述第一組多路以太網(wǎng)接口，提供多個標(biāo)準(zhǔn)的千兆以太網(wǎng)RJ45連接口，提供符合千兆以太網(wǎng)物理層傳輸規(guī)范的協(xié)議，并將數(shù)據(jù)通過RGMII接口與第一 FPGA功能模塊的M接口實現(xiàn)交互； 所述第二組多路以太網(wǎng)接口，提供多個標(biāo)準(zhǔn)的千兆以太網(wǎng)RJ45連接口，提供符合千兆以太網(wǎng)物理層傳輸規(guī)范的協(xié)議，并將數(shù)據(jù)通過RGMII接口與第二 FPGA功能模塊的M接口實現(xiàn)交互。3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述第一FPGA功能模塊和第二 FPGA功能模塊均包括: PS單元，用于提供雙核cotex-A9 800M主頻的數(shù)據(jù)處理能力，用于系統(tǒng)配置、狀態(tài)監(jiān)控、狀態(tài)管理； PL單元，包括:多個千兆以太網(wǎng)MAC層、Rapid1控制器以及協(xié)議轉(zhuǎn)換模塊； 多個千兆以太網(wǎng)MAC層，用于以太網(wǎng)MAC層的數(shù)據(jù)處理； Rapid1控制器，用于Rapid1數(shù)據(jù)接口的控制； 協(xié)議轉(zhuǎn)換模塊，用于以太網(wǎng)協(xié)議和Rapid1協(xié)議的MAC層轉(zhuǎn)換。4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述Rapid1交換模塊具體用于，提供SW1、SW2、SW3三端個5Gbps X 4的Rapid1端口 ；提供端件數(shù)據(jù)的全交換。5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述VPX接口，支持4X 5Gbps的信號傳輸，提供Rapid1信號的穩(wěn)定電氣連接。6.根據(jù)權(quán)利要求1或2所述的裝置，其特征在于，所述第一組多路以太網(wǎng)接口和第二組多路以太網(wǎng)接口均為8路以太網(wǎng)接口。7.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述多個千兆以太網(wǎng)MAC層為8個千兆以太網(wǎng)MAC層。
【文檔編號】H04L12/931GK106027424SQ201610345592
【公開日】2016年10月12日
【申請日】2016年5月23日
【發(fā)明人】勞力, 尹卓鈺
【申請人】上海電控研究所