用于多線數(shù)據(jù)信號的時鐘恢復(fù)電路的制作方法
【專利摘要】多個線接口被配置成在該多個線接口上接收經(jīng)擴(kuò)展信號。該經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元。該經(jīng)擴(kuò)展信號由包括第一線接口上的第一信號在內(nèi)的多個轉(zhuǎn)變信號來定義。時鐘信號基于第一信號的第一實例與第一信號的經(jīng)延遲的第二實例之間的比較來提取。第一信號的經(jīng)延遲的第二實例基于該時鐘信號來被采樣以提供碼元輸出。時鐘提取電路被進(jìn)一步適配成基于該多個轉(zhuǎn)變信號內(nèi)第二信號的第一實例與第二信號的經(jīng)延遲的第二實例之間的附加比較來生成該時鐘信號，并且第一信號和第二信號是在不同的線接口上接收到的并發(fā)信號。
【專利說明】用于多線數(shù)據(jù)信號的時鐘恢復(fù)電路
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求2014年8月13日提交的題為乂ompact and化31 N-Factorial Single Data Rate Clock and Da1:a RecoveiT Circuits(緊湊且快速的N階乘單數(shù)據(jù)率時鐘和時 鐘恢復(fù)電路Γ的美國發(fā)明專利申請No. 14/459,132、2014年4月14日提交的題為"N Factorial Dual Data Rate Clock and Data Recovery(N階乘雙數(shù)據(jù)率時鐘和數(shù)據(jù)恢 復(fù)Γ的美國發(fā)明專利申請No. 14/252,450、2014年3月26日提交的題為"Circuit To Recover A Clock Signal From Multiple Wire Data Signals That Changes State Every State Cycle And Is Immune To Data Inter-Lane Skew As Well As Data State 化ansition Glitches(用于從多導(dǎo)線數(shù)據(jù)信號中恢復(fù)在每一狀態(tài)循環(huán)改變狀態(tài)并且對數(shù) 據(jù)通道間偏斜W及數(shù)據(jù)狀態(tài)轉(zhuǎn)變毛刺免疫的時鐘信號的電路Γ的美國發(fā)明專利申請 No. 14/199,322、W 及2014 年3 月 19 日提交的題為 "Multi-Wire Open-Drain Link with Data Symbol Transition Based Clocking(具有基于數(shù)據(jù)碼元轉(zhuǎn)變的時鐘計時的多導(dǎo)線 漏極開路鏈路Γ的美國發(fā)明專利申請No . 14/220，056的優(yōu)先權(quán)和權(quán)益，運些申請的全部被 轉(zhuǎn)讓給本申請受讓人并且由此通過援引納入于此。
[000；3]背景
[0004] 領(lǐng)域
[0005] 本公開一般設(shè)及主機處理器與外圍設(shè)備(諸如相機或傳感器)之間的接口，并且更 具體而言設(shè)及改進(jìn)用于N線通信接口上的單數(shù)據(jù)率數(shù)據(jù)轉(zhuǎn)移的時鐘生成。
【背景技術(shù)】
[0006] 移動設(shè)備(諸如蜂窩電話）的制造商可從各種來源(包括不同制造商）獲得移動設(shè) 備的各組件。例如，蜂窩電話中的應(yīng)用處理器可從第一制造商獲得，而蜂窩電話的顯示器可 從第二制造商獲得。可使用基于標(biāo)準(zhǔn)的或?qū)Ｓ形锢斫涌趤砘ミB應(yīng)用處理器和顯示器或其他 設(shè)備。例如，顯示器可提供遵從由移動行業(yè)處理器接口聯(lián)盟(MIPI)所規(guī)定的顯示系統(tǒng)接口 (DSI)標(biāo)準(zhǔn)的接口。
[0007] 在一個示例中，多信號數(shù)據(jù)轉(zhuǎn)移系統(tǒng)可采用多線差分信令(諸如3相或N階乘(N!) 低電壓差分信令(LVDS))，可W執(zhí)行轉(zhuǎn)碼(例如，一種編碼類型到另一編碼類型的數(shù)字-數(shù)字 數(shù)據(jù)轉(zhuǎn)換）W便通過在每一碼元循環(huán)引起碼元轉(zhuǎn)變而不是在分開的數(shù)據(jù)通道(差分傳輸路 徑）中發(fā)送時鐘信息的方式來嵌入碼元時鐘信息。通過轉(zhuǎn)碼來嵌入時鐘信息是使時鐘與數(shù) 據(jù)信號之間的偏斜最小化W及消除用鎖相環(huán)(P化)來從數(shù)據(jù)信號中恢復(fù)時鐘信息的必要性 的有效途徑。
[000引時鐘和數(shù)據(jù)恢復(fù)(CDR)電路是從多個數(shù)據(jù)信號中提取數(shù)據(jù)信號W及時鐘信號的解 碼器電路。然而，從其狀態(tài)轉(zhuǎn)變表示時鐘事件的多個數(shù)據(jù)信號來進(jìn)行時鐘恢復(fù)經(jīng)常由于數(shù) 據(jù)信號的通道間偏斜或者數(shù)據(jù)轉(zhuǎn)變時的中間或無法確定的數(shù)據(jù)信號狀態(tài)所導(dǎo)致的毛刺信 號而在其恢復(fù)出的時鐘信號上遭受非預(yù)期尖峰脈沖。例如，此類時鐘信號可能易遭受抖動。 抖動是信號轉(zhuǎn)變相對于其本應(yīng)轉(zhuǎn)變的時間早了或晚了多少。抖動是不希望的，因為其導(dǎo)致 傳輸錯誤和/或限制傳輸速度。所恢復(fù)的時鐘信號可被用于提取編碼在該多個導(dǎo)線/導(dǎo)體內(nèi) 的數(shù)據(jù)碼元。
[0009]因此，需要使模擬延遲最小化、容忍抖動、并且在具有不同數(shù)量的導(dǎo)體的多信號系 統(tǒng)中可伸縮的時鐘恢復(fù)電路。
[0010] 概述
[0011] -種接收機電路可包括多個線接口、多個接收機、時鐘提取電路、W及負(fù)保持時間 邏輯電路。該多個線接口可被配置成接收分布在該多個線接口上的經(jīng)擴(kuò)展信號，該經(jīng)擴(kuò)展 信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，該經(jīng)擴(kuò)展信號由包括 第一線接口上的第一信號在內(nèi)的多個狀態(tài)轉(zhuǎn)變信號來定義。該多個接收機可被禪合至運些 線接口。在一個示例中，該多個接收機可W是差分接收機并且第一信號是差分信號。在另一 示例中，該多個接收機可W是單端接收機并且第一信號是單端信號。在各種示例中，該經(jīng)擴(kuò) 展信號可W是N階乘(N!)經(jīng)編碼信號、Ξ相經(jīng)編碼信號、和/或N相經(jīng)編碼信號中的一者。
[0012] 時鐘提取電路可被適配成基于第一信號的第一實例與第一信號的經(jīng)延遲的第二 實例之間的比較來獲得時鐘信號。負(fù)保持時間邏輯電路可被適配成基于該時鐘信號來對第 一信號的經(jīng)延遲的第二實例進(jìn)行采樣并且提供碼元輸出。
[0013] 在一個實現(xiàn)中，時鐘提取電路可被進(jìn)一步適配成基于該多個狀態(tài)轉(zhuǎn)變信號內(nèi)所接 收到的第二信號的第一實例與第二信號的經(jīng)延遲的第二實例之間的附加比較來生成該時 鐘信號，并且第一信號和第二信號是在不同的線接口上接收到的并發(fā)信號。
[0014] 在一個實現(xiàn)中，負(fù)保持時間邏輯電路可包括用于該多個線接口中的每一個線接口 的分別的負(fù)保持時間邏輯器件，每個分別的負(fù)保持時間邏輯器件被適配成基于該時鐘信號 來對該多個狀態(tài)轉(zhuǎn)變信號內(nèi)特異的收到信號的經(jīng)延遲實例進(jìn)行采樣并且提供特異的碼元 輸出。
[0015] 在一個示例中，時鐘提取電路可包括：（a)將第一信號的第一實例(SI)與第一信號 的經(jīng)延遲實例（SD)進(jìn)行比較并且輸出比較信號(肥）的比較器；（b)接收該比較信號(肥)并 且輸出該比較信號的經(jīng)濾波版本(肥化T)的置位-重置鎖存器器件;和/或(C)延遲該比較信 號的經(jīng)濾波版本(肥化T)并且輸出該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)的第一模擬延 遲器件，其中該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)用于重置該置位-重置鎖存器器件。
[0016] 負(fù)保持時間邏輯電路可包括接收第一信號的經(jīng)延遲的第二實例（SD)并且輸出碼 元(S)的觸發(fā)器器件，其中該觸發(fā)器器件由該比較信號的經(jīng)濾波版本(肥化T)來觸發(fā)。
[0017] 另外，在一些實現(xiàn)中，接收機電路可包括延遲第一信號的第一實例并且輸出第一 信號的經(jīng)延遲的第二實例的第二模擬延遲器件。
[0018] 另外，在其他實現(xiàn)中，該接收機電路可包括：（a)捕捉第一信號的第一實例并且輸 出第一信號的經(jīng)延遲的第二實例的鎖存器器件;和/或(b)延遲該比較信號(肥)并且使用經(jīng) 延遲的比較信號(肥D)來觸發(fā)該鎖存器器件的第二模擬延遲器件。
[0019] 在其他實現(xiàn)中，接收機電路可包括：（a)在該比較信號的經(jīng)濾波版本(肥FLT)或者 該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)處于邏輯高狀態(tài)時捕捉第一信號的第一實例并 且輸出第一信號的經(jīng)延遲的第二實例的鎖存器器件;和/或(b)接收該比較信號的經(jīng)濾波版 本(肥化T)和該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)作為輸入并且輸出用于觸發(fā)該鎖存 器器件的信號的OR(或）Π 。
[0020] 另外，一種在接收機電路上操作的方法可包括：（a)接收分布在該多個線接口上的 經(jīng)擴(kuò)展信號，該經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼 元，該經(jīng)擴(kuò)展信號由包括第一線接口上的第一信號在內(nèi)的多個狀態(tài)轉(zhuǎn)變信號來定義；（b)基 于第一信號的第一實例與第一信號的經(jīng)延遲的第二實例之間的比較來獲得時鐘信號；和/ 或（C)基于該時鐘信號來對第一信號的經(jīng)延遲的第二實例進(jìn)行采樣W提供碼元輸出。在各 種示例中，第一信號可W是差分信號或者單端信號。在一個示例中，經(jīng)擴(kuò)展信號可W是N階 乘(N!)經(jīng)編碼信號、Ξ相經(jīng)編碼信號、和/或N相經(jīng)編碼信號中的一者。在一些實現(xiàn)中，對第 一信號的經(jīng)延遲的第二實例的采樣可W是使用負(fù)保持時間邏輯電路來進(jìn)行的。
[0021] 在一個示例中，該方法可進(jìn)一步包括基于該多個狀態(tài)轉(zhuǎn)變信號內(nèi)的所接收到的第 二信號的第一實例與第二信號的經(jīng)延遲的第二實例之間的附加比較來生成該時鐘信號，并 且第一信號和第二信號是在不同的線接口上接收到的并發(fā)信號。
[0022] 在另一示例中，該方法可進(jìn)一步包括基于該時鐘信號來并發(fā)地對該多個狀態(tài)轉(zhuǎn)變 信號內(nèi)的多個特異信號的經(jīng)延遲實例進(jìn)行采樣并且提供特異的碼元輸出。
[0023] 在一些示例性實現(xiàn)中，獲得時鐘信號可包括：（a)將第一信號的第一實例(SI)與第 一信號的經(jīng)延遲實例（SD)進(jìn)行比較W提供比較信號(肥）；（b)鎖存該比較信號(肥）W獲得 該比較信號的經(jīng)濾波版本(肥化T);和/或(C)延遲該比較信號的經(jīng)濾波版本(肥化T)W提供 該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)，其中該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD) 用于鎖存該比較信號(肥）。在第一示例中，該方法可進(jìn)一步包括延遲第一信號的第一實例 W獲得第一信號的經(jīng)延遲的第二實例。在第二示例中，該方法可進(jìn)一步包括：（a)捕捉第一 信號的第一實例W獲得第一信號的經(jīng)延遲的第二實例；和/或(b)延遲該比較信號(肥)并且 使用經(jīng)延遲的比較信號(肥D)來觸發(fā)對該比較信號(肥)的鎖存。在第Ξ示例中，該方法可進(jìn) 一步包括在該比較信號的經(jīng)濾波版本(肥化T)或該比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD) 處于邏輯高狀態(tài)時捕捉第一信號的第一實例W獲得第一信號的經(jīng)延遲的第二實例。
[0024] 附圖簡述
[0025] 圖1描繪了可采用集成電路(1C)設(shè)備之間的通信鏈路的裝置。
[0026] 圖2解說了用于在集成電路設(shè)備之間采用數(shù)據(jù)鏈路的裝置的系統(tǒng)架構(gòu)。
[0027] 圖3解說了基于由多個導(dǎo)體A、B和C之間的差分信號定義的狀態(tài)在發(fā)射機設(shè)備與接 收機設(shè)備之間的一般3線差分信令方案。
[0028] 圖4解說了基本N階乘多線接口的示例。
[0029] 圖5解說被配置用于M = 3和N=3的Μ線N相極性編碼發(fā)射機的示例。
[0030] 圖6基于循環(huán)狀態(tài)轉(zhuǎn)變圖解說了采用Ξ相調(diào)制數(shù)據(jù)編碼方案的信令的示例。
[0031] 圖7是解說3相接口中的示例性接收機的框圖。
[0032] 圖8是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路的示意 圖。
[0033] 圖9解說了由CDR電路生成的某些信號的定時的示例。
[0034] 圖10是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路的框 圖。
[0035] 圖11是解說在典型操作條件下CDR電路的操作的時序圖。
[0036] 圖12是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路的框 圖。
[0037] 圖13是解說在典型操作條件下CDR電路的操作的時序圖。
[0038] 圖14是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路的示意 圖。
[0039] 圖15解說了用于時鐘和數(shù)據(jù)恢復(fù)的方法。
[0040] 詳細(xì)描述
[0041] 現(xiàn)在參照附圖描述各個方面。在W下描述中，出于解釋目的闡述了眾多具體細(xì)節(jié) W提供對一個或多個方面的透徹理解。但是顯然的是，沒有運些具體細(xì)節(jié)也可實踐此(諸） 方面。
[0042] 本文描述的某些方面可適用于部署在電子設(shè)備之間的通信鏈路，運些電子設(shè)備是 移動裝置(諸如電話、移動計算設(shè)備、電器、汽車電子設(shè)備、航空電子系統(tǒng)等）的子組件。移動 裝置的示例包括蜂窩電話、智能電話、會話發(fā)起協(xié)議(SIP)電話、膝上型電腦、筆記本、上網(wǎng) 本、智能本、個人數(shù)字助理(PDA)、衛(wèi)星無線電、全球定位系統(tǒng)(GPS)設(shè)備、多媒體設(shè)備、視頻 設(shè)備、數(shù)字音頻播放器(例如，MP3播放器）、相機、游戲控制臺、可穿戴計算設(shè)備(例如，智能 手表、健康或健身跟蹤器等）、電器、傳感器、自動售貨機、或任何其他類似的功能設(shè)備。
[0043] 總覽
[0044] 文本提供了實現(xiàn)具有有限數(shù)目的模擬延遲的抖動容忍技術(shù)的各種時鐘恢復(fù)電路。 在一個示例中，接收機電路被適配成接收分布在該多個線接口上的經(jīng)擴(kuò)展信號，該經(jīng)擴(kuò)展 信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元。該經(jīng)擴(kuò)展信號由包括 第一線接口上的第一信號在內(nèi)的多個狀態(tài)轉(zhuǎn)變信號來定義。在一些示例中，第一信號可W 是差分信號或者單端信號。雖然第一信號可W擴(kuò)展在多個線接口上地被接收，但是第一信 號可被組合成單個信號，該單個信號攜帶具有受保障的從碼元到碼元的狀態(tài)轉(zhuǎn)變的碼元。 由于受保障的狀態(tài)轉(zhuǎn)變，因而第一信號也可被稱為狀態(tài)轉(zhuǎn)變信號。
[0045] 時鐘信號可隨后基于第一信號的第一實例與第一信號的經(jīng)延遲的第二實例之間 的比較來提取或獲得。第一信號的經(jīng)延遲的第二實例可基于該時鐘信號來被采樣W提供碼 元輸出。由于所接收到的第一信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變 的碼元，因而運些轉(zhuǎn)變被檢測到并且被用于生成時鐘信號。
[0046] 根據(jù)另一特征，該時鐘信號可進(jìn)一步基于該多個狀態(tài)轉(zhuǎn)變信號內(nèi)所接收到的第二 信號的第一實例與第二信號的經(jīng)延遲的第二實例之間的附加比較來生成，并且第一信號和 第二信號是在不同的線接口上接收到的并發(fā)信號。
[0047] 示例性操作環(huán)境
[0048] 圖1描繪了可采用集成電路(1C)設(shè)備之間的通信鏈路的裝置。在一個示例中，裝置 100可包括無線通信設(shè)備，該無線通信設(shè)備通過RF收發(fā)機與無線電接入網(wǎng)(RAN)、核屯、接入 網(wǎng)、因特網(wǎng)和/或另一網(wǎng)絡(luò)通信。裝置100可包括可操作地禪合至處理電路102的通信收發(fā)機 106。處理電路102可包括一個或多個1C設(shè)備，諸如專用IC(ASIC)108dASIC 108可包括一個 或多個處理設(shè)備、邏輯電路等等。處理電路102可包括和/或禪合到處理器可讀存儲(諸如存 儲器112)，該處理器可讀存儲可維護(hù)可由處理電路102執(zhí)行的數(shù)據(jù)和指令。處理電路102可 由操作系統(tǒng)W及應(yīng)用編程接口（API)llO層中的一者或多者來控制，該API 110層支持并允 許執(zhí)行駐留在存儲介質(zhì)(諸如無線設(shè)備的存儲器設(shè)備112)中的軟件模塊。存儲器設(shè)備112可 包括只讀存儲器(ROM)或隨機存取存儲器(RAM)、電可擦除可編程ROM化EPROM)、閃存卡、或 可W在處理系統(tǒng)和計算平臺中使用的任何存儲器設(shè)備。處理電路102可包括或訪問本地數(shù) 據(jù)庫114,該本地數(shù)據(jù)庫114可維護(hù)用于配置和操作該裝置100的操作參數(shù)和其它信息。本地 數(shù)據(jù)庫114可使用數(shù)據(jù)庫模塊、閃存、磁介質(zhì)、EEPR0M、光學(xué)介質(zhì)、磁帶、軟盤或硬盤等中的一 者或多者來實現(xiàn)。處理電路也可W可操作地禪合至外部設(shè)備，諸如天線122、顯示器124、操 作者控件(諸如按鈕128和按鍵板126 W及其他組件）。
[0049] 圖1中解說的一個或多個組件可根據(jù)本文描述的一個或多個方面來實現(xiàn)時鐘和數(shù) 據(jù)恢復(fù)W在多線(N線)通信系統(tǒng)(例如，N階乘N!編碼、W及N相編碼）中恢復(fù)嵌入在差分信號 轉(zhuǎn)變內(nèi)的時鐘。注意，術(shù)語"導(dǎo)線"、"導(dǎo)體"、"連接器"、和/或"線路"可被可互換地用于指代 可藉W傳送差分信號的電路徑。
[0050] 圖2是解說采用通信鏈路220來連接各種子組件的裝置200(諸如移動裝置)的某些 方面的框圖200。在一個示例中，裝置200包括通過通信鏈路220交換數(shù)據(jù)和控制信息的多個 1C設(shè)備202和230。通信鏈路220可被用于連接彼此位置靠近或者物理上位于裝置200的不同 部分中的1C設(shè)備202和222。在一個示例中，通信鏈路220可被設(shè)在搭載1C設(shè)備202和230的忍 片載體、基板或電路板上。在另一示例中，第一 1C設(shè)備202可位于折疊式電話的按鍵板部分 中，而第二1C設(shè)備230可位于折疊式電話的顯示器部分中。在另一示例中，通信鏈路220的一 部分可包括電纜或光學(xué)連接。
[0051 ] 通信鏈路220可提供多個信道222、224和226。一個或多個信道226可W是雙向的， 并且可W工作在半雙工和/或全雙工模式下。一個或多個信道222和224可W是單向的。通信 鏈路220可W是非對稱的，由此在一個方向上提供較高帶寬。在本文描述的一個示例中，第 一通信信道222可被稱為前向鏈路222,而第二通信信道224可被稱為反向鏈路224。第一 1C 設(shè)備202可W被指定為主機系統(tǒng)或發(fā)射機，而第二1C設(shè)備230可W被指定為客戶機系統(tǒng)或接 收機，即便1C設(shè)備202和230兩者都被配置成在通信鏈路222上發(fā)射和接收。在一個示例中， 前向鏈路222可W在將數(shù)據(jù)從第一 1C設(shè)備202傳達(dá)給第二1C設(shè)備230時W較高數(shù)據(jù)率操作， 而反向鏈路224可W在將數(shù)據(jù)從第二1C設(shè)備230傳達(dá)給第一 1C設(shè)備202時W較低數(shù)據(jù)率操 作。
[0052] 1C設(shè)備202和230可各自具有處理器或其它處理和/或計算電路或設(shè)備206、236。在 一個示例中，第一 1C設(shè)備202可執(zhí)行裝置200的核屯、功能，包括通過無線收發(fā)機204和天線 214來維護(hù)無線通信，而第二1C設(shè)備230可支持管理或操作顯示控制器232的用戶接口。在該 示例中，第二1C設(shè)備230可被適用于使用相機控制器234來控制相機或視頻輸入設(shè)備的操 作。1C設(shè)備202和230中的一者或多者所支持的其它特征可包括鍵盤、語音識別組件、W及其 它輸入或輸出設(shè)備。顯示器控制器232可包括支持顯示器(諸如液晶顯示器化CD)面板、觸摸 屏顯示器、指示器等）的電路和軟件驅(qū)動程序。存儲介質(zhì)208和238可包括瞬態(tài)和/或非瞬態(tài) 存儲設(shè)備，其被適配成維護(hù)由相應(yīng)處理器206和236、和/或1C設(shè)備202和230的其它組件所使 用的指令和數(shù)據(jù)。每個處理器206、236與其相應(yīng)的存儲介質(zhì)208和238W及其它模塊和電路 之間的通信可分別由一條或多條總線212和242來促成。
[0053] 反向鏈路224可W與前向鏈路222相同的方式操作，并且前向鏈路222和反向鏈路 224可W能夠W相當(dāng)?shù)乃俣然騑不同的速度進(jìn)行傳送，其中速度可被表示為數(shù)據(jù)傳輸速率 和/或時鐘速率。取決于應(yīng)用，前向和反向數(shù)據(jù)速率可W基本上相同或相差幾個數(shù)量級。在 一些應(yīng)用中，單個雙向鏈路226可支持第一 IC設(shè)備202與第二IC設(shè)備230之間的通信。當(dāng)例如 前向和反向鏈路222和224共享相同的物理連接并W半雙工方式工作時，前向鏈路222和/或 反向鏈路224可被配置成W雙向模式工作。在一個示例中，通信鏈路220可被操作W根據(jù)行 業(yè)或其它標(biāo)準(zhǔn)在第一 I村受備202與第二I村受備230之間傳達(dá)控制、命令W及其它信息。
[0054] 在一個示例中，前向和反向鏈路222和224可被配置或適配成支持寬視頻圖形陣列 (WVGA)、每秒80帖的LCD驅(qū)動器1C而不需要帖緩沖器，WSlOMbps遞送像素數(shù)據(jù)W供顯示器 刷新。在另一示例中，前向和反向鏈路222和224可被配置或適配成用動態(tài)隨機存取存儲器 (DRAMK諸如雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器(SDRAM)來啟用通信。編碼設(shè)備210和/或 230可W在每一時鐘轉(zhuǎn)變編碼多個比特，且多組導(dǎo)線可被用來傳送和接收來自SDRAM的數(shù) 據(jù)、控制信號、地址信號等。
[0055] 前向和反向鏈路222和224可遵循或與專用工業(yè)標(biāo)準(zhǔn)兼容。在一個示例中，MIPI標(biāo) 準(zhǔn)定義應(yīng)用處理器1C設(shè)備202和支持移動設(shè)備中的相機或顯示器的1C設(shè)備230之間的物理 層接口。MIPI標(biāo)準(zhǔn)包括管控遵循移動設(shè)備的MIPI規(guī)范的產(chǎn)品的可操作特性的規(guī)范。MIPI標(biāo) 準(zhǔn)可定義采用互補金屬氧化物半導(dǎo)體(CMOS)并行總線。
[0056] 圖2的通信鏈路220可被實現(xiàn)為包括多條信號導(dǎo)線(記為N條導(dǎo)線）的有線總線。運N 條導(dǎo)線可被配置成攜帶編碼在碼元中的數(shù)據(jù)，其中時鐘信息被嵌入在運多條導(dǎo)線上傳送的 碼元序列中。與N線接口聯(lián)用的編碼技術(shù)的示例包括N階乘(N!)編碼、和N相編碼。
[0057] 圖2中解說的1C設(shè)備202和/或230(和/或本文中的組件)可根據(jù)本文描述的一個或 多個方面來實現(xiàn)時鐘和數(shù)據(jù)恢復(fù)W在多線(N線)通信系統(tǒng)（例如，N階乘N!編碼、W及N相編 碼）中恢復(fù)嵌入在差分信號轉(zhuǎn)變內(nèi)的時鐘。
[005引示例性編碼技術(shù)
[0059] 圖3解說了基于由多個導(dǎo)體/導(dǎo)線A、B和C之間的差分信號定義的狀態(tài)的在發(fā)射機 設(shè)備300與接收機設(shè)備301之間的一般3線差分信令方案。特定循環(huán)中的差分值(例如，來自3 個或更多個導(dǎo)體）的組合可定義狀態(tài)或碼元。發(fā)射機設(shè)備300和接收機設(shè)備301可W在多線 路總線308上進(jìn)行通信。在該示例中，Ξ條線路A、B和C被用于總線308。接收機設(shè)備301可包 括將該接收機設(shè)備310禪合到總線308的Ξ端口接收機310。
[0060] 通過保證每個循環(huán)均有碼元改變來將時鐘信號嵌入此3導(dǎo)線差分信令內(nèi)。從差分 信號中提取時鐘信號的時鐘數(shù)據(jù)恢復(fù)電路還必須使抖動最小化。此時鐘信號可被用于使對 該3導(dǎo)線差分信號中的碼元的解碼同步。雖然某些邏輯電路可W用于使抖動最小化，但是運 些邏輯電路需要相對較大數(shù)目的邏輯器件，運在按比例升到η導(dǎo)線差分信令時是個問題。 [0061 ]在一個示例中，差分信號編碼可被用于將信號從發(fā)射機設(shè)備300傳送到接收機設(shè) 備301。因此，多個接收機312中的每一者可被配置成取運Ξ條線Α、Β和C中的兩條并提供不 同信號。例如，第一線A和第二線Β可W用來提供第一差分信號RX_AB 314,第二線Β和第Ξ線 C可W用來提供第二差分信號RX_BC 316,而第一線A和第Ξ線C可W用來提供第Ξ差分信號 RX_CA 318。運些差分信號314、316和318可W用作對解碼器電路320的輸入。解碼器電路320 解碼運Ξ個差分信號RX_AB 314、RX_BC 316和RX_CA 318,并輸出六個狀態(tài)XM、YM、ZM、ZP、YP 和XP。在一個示例中，運六個狀態(tài)XM、YM、ZM、ZP、YP和XP中的每個狀態(tài)可表示一碼元，并且所 使用的編碼保證所傳送信號的碼元到碼元狀態(tài)轉(zhuǎn)變。差分信號RX_AB 314、RX_BC 316、W及 RX_CA 318的組合可被稱為經(jīng)擴(kuò)展信號，其中該經(jīng)擴(kuò)展信號攜帶運些碼元。由于其受保障的 狀態(tài)轉(zhuǎn)變，因而差分信號RX_AB 314、RX_BC 316、W及RX_CA 318中的每一者可被稱為狀態(tài) 轉(zhuǎn)變信號。
[0062] 在此示例中，接收機312被解說為取來自兩個不同導(dǎo)線(例如，AB、BC、AC)的兩個信 號作為輸入并且輸出差分信號（即，輸出信號是運兩個輸入信號之差）的差分接收機。在一 個示例中，兩個導(dǎo)線/導(dǎo)體之間的電壓差可定義差分信號。在另一示例中，每個導(dǎo)線/導(dǎo)體中 的電流流動方向也可被用于(單獨地或與電壓組合地)定義差分信號。
[0063] 狀態(tài)圖303解說了可由Ξ個導(dǎo)體A、B和C 308攜帶的差分信號314、316和318定義的 六(6)個狀態(tài)乂1、￥1、21、2?、￥?和乂？。如可^觀察到的，跨運立個差分信號314、316和318的電 壓電平可W被映射到一（1)和零(0)的不同組合。例如，狀態(tài)XM的差分信號電壓電平可W與 %1Γ相關(guān)聯(lián)，狀態(tài)YM可W與"10Γ相關(guān)聯(lián)，狀態(tài)ZP可W與"00Γ相關(guān)聯(lián)，狀態(tài)ZM可W與"110" 相關(guān)聯(lián)，狀態(tài)ΥΡ可W與"010"相關(guān)聯(lián)，而狀態(tài)ΧΡ可W與"100"相關(guān)聯(lián)。
[0064] 除了嵌入在狀態(tài)中的信息(例如，每一狀態(tài)3位)之外，還可基于狀態(tài)之間的轉(zhuǎn)變來 編碼信息。注意，任何兩個狀態(tài)(ΧΜ、ΥΜ、ΖΜ、ΖΡ、ΥΡ和ΧΡ)之間的轉(zhuǎn)變在單步中發(fā)生，而不越過 中間狀態(tài)。如此，基于狀態(tài)圖303的差分?jǐn)?shù)據(jù)傳輸方案將沒有狀態(tài)轉(zhuǎn)變解碼問題。
[0065] 總線308中的每一個導(dǎo)體都可被驅(qū)至高、驅(qū)至低或不被驅(qū)動，且在任何單個循環(huán)中 只有一個導(dǎo)體不被驅(qū)動。在一個實施例中，導(dǎo)體A相對于導(dǎo)體Β、導(dǎo)體Β相對于導(dǎo)體C、W及導(dǎo) 體C相對于導(dǎo)體A之間Ξ個差分信號RX_AB314、RX_BC 316和RX_CA 318(例如，由接收機設(shè)備 301內(nèi)的解碼器320接收)作為正差分電壓分別被定義為邏輯1并且作為負(fù)差分電壓分別被 定義為邏輯〇。立個差分信號314、316和318的示例波形在圖304中解說。
[0066] 六個可能狀態(tài)(排除了引起導(dǎo)體A相對于導(dǎo)體B、導(dǎo)體B相對于導(dǎo)體C、W及導(dǎo)體C相 對于導(dǎo)體A之間的零差分電壓的那些狀態(tài)）由信號RX_AB 314、RX_BC 316和RX_CA 318的狀 態(tài)根據(jù)狀態(tài)圖303來定義為
[0067] 對應(yīng)于運六個可能狀態(tài)乂1、￥1、2口、21、￥口心口和乂1的狀態(tài)信號由接收機設(shè)備301中 的解碼器塊320(DEC)從差分信號RX_AB 314、RX_BC 316和RX_CA 318生成，并且運些狀態(tài)信 號的示例性波形在示圖305中示出。
[006引在一個實施例中，從狀態(tài)《1、￥1、2口、21、￥口心口或乂1向不同狀態(tài)的狀態(tài)轉(zhuǎn)變始終在 任何單個循環(huán)中W狀態(tài)轉(zhuǎn)變表示要從發(fā)射機設(shè)備300向接收機設(shè)備301傳送的數(shù)據(jù)的方式 發(fā)生。
[0069]在一替換性實施例中，可在多線路總線308的導(dǎo)體/導(dǎo)線A、B、C上使用單端信令。在 單端信令的一個示例中，一個導(dǎo)體/導(dǎo)線可攜帶表示信號的變動電壓，而另一個導(dǎo)體/導(dǎo)線 可W被連接到參考電壓(例如，接地）。在此類單端信令的情形中，發(fā)射機設(shè)備300可包括多 個單端漏極開路(晶體管巧區(qū)動器，每個驅(qū)動器禪合至多線路總線308的單個導(dǎo)線/導(dǎo)體A、B、 C。接收機設(shè)備301可W包括一個或多個單端接收機(例如，互補金屬氧化物半導(dǎo)體(CMOS)晶 體管），其中每個單端接收機禪合到多線路總線308的單個導(dǎo)線/導(dǎo)體A、B、C。發(fā)射機設(shè)備300 可接收輸入比特，將它們編碼成單端信號，并且通過單端驅(qū)動器、經(jīng)由多線路總線308的每 個導(dǎo)線/導(dǎo)體A、B、C來向接收機設(shè)備301傳送單端信號。接收機設(shè)備301通過單端接收機、經(jīng) 由多線路總線308的每個導(dǎo)線/導(dǎo)體A、B、C來接收單端信號，解碼單端信號，并提供輸出比 特。在該單端系統(tǒng)中，解碼器320可包括時鐘和數(shù)據(jù)恢復(fù)(CDR)W使得從一個或多個接收到 的單端信號中提取時鐘信號。
[0070] 圖4是解說設(shè)在兩個設(shè)備402和420之間的N線接口 400上使用的N階乘(N!)編碼的 示例的示圖。在發(fā)射機402處，轉(zhuǎn)碼器406可被用來將數(shù)據(jù)404和時鐘信息編碼在要在一組N 條導(dǎo)線414上傳送的碼元中。時鐘信號可W推導(dǎo)自發(fā)射時鐘412并且可W通過確保在連貫碼 元之間的此2個信號中的至少一個上發(fā)生信令狀態(tài)轉(zhuǎn)變來被編碼到在運N條導(dǎo)線414上在此2 個差分信號中傳送的碼元序列中。當(dāng)N!編碼被用來驅(qū)動運N條導(dǎo)線414時，碼元的每一比特 作為差分信號由一組差分線路驅(qū)動器410中的一者來傳送，其中該組線路驅(qū)動器410中的諸 差分驅(qū)動器被禪合到運N條導(dǎo)線中的不同導(dǎo)線對。導(dǎo)線對的可用組合的數(shù)目（此2個)決定了 能夠在運N條導(dǎo)線414上傳送的信號的數(shù)目?？蒞基于可用于每個碼元傳輸區(qū)間的可用信令 狀態(tài)的數(shù)目來計算能夠被編碼到碼元中的數(shù)據(jù)比特404的數(shù)目。
[0071] 端接阻抗(通常為電阻性的)將運N條導(dǎo)線414中的每一條禪合到端接網(wǎng)絡(luò)416中的 共用中屯、點418。將會領(lǐng)會，運N條導(dǎo)線414的信令狀態(tài)反映了端接網(wǎng)絡(luò)416中的電流的組合， 該電流組合歸因于禪合到每條導(dǎo)線的差分驅(qū)動器410。將會進(jìn)一步領(lǐng)會，中屯、點418是零點， 藉此端接網(wǎng)絡(luò)416中的電流在該中屯、點處彼此抵消。
[0072] 因為鏈路中的運此2個信號中的至少一個在連貫碼元之間轉(zhuǎn)變，所WN!編碼方案不 需要使用單獨的時鐘信道和/或非歸零解碼。有效地，每個轉(zhuǎn)碼器406通過產(chǎn)生其中每個碼 元都不同于緊挨在其前的碼元的碼元序列來確保在運N條導(dǎo)線414上傳送的每對碼元之間 發(fā)生轉(zhuǎn)變。在圖4中所描繪的示例中，提供了四條導(dǎo)線(N=4)，并且該4條導(dǎo)線能夠攜帶此2 = 6個差分信號。轉(zhuǎn)碼器406可W采用映射方案來生成原始碼元W供在運N條導(dǎo)線414上進(jìn)行傳 輸。轉(zhuǎn)碼器406可W將數(shù)據(jù)比特404映射到一組轉(zhuǎn)變數(shù)。運些轉(zhuǎn)變數(shù)可W被用來基于緊挨在 其前的碼元的值來選擇用于傳輸?shù)脑即a元，W使得所選擇的原始碼元與此在前原始碼元 不同。原始碼元可W由串行化器408來串行化W獲得用于在N-線414上傳輸?shù)拇a元序列。在 一個示例中，轉(zhuǎn)變數(shù)可W被用來參照連貫原始碼元中的第一碼元來查找對應(yīng)于運些連貫原 始碼元中的第二碼元的數(shù)據(jù)值。例如，在接收機420處，轉(zhuǎn)碼器428可W采用映射來確定在查 找表中表征連貫原始碼元對之間的差別的轉(zhuǎn)變數(shù)。轉(zhuǎn)碼器406、428在每對連貫原始碼元包 括兩個不同碼元的基礎(chǔ)上操作。
[0073] 發(fā)射機402處的轉(zhuǎn)碼器406可W在每次碼元轉(zhuǎn)變處在N!-l個可用信令狀態(tài)之間進(jìn) 行選擇。在一個示例中，4!系統(tǒng)在每個碼元轉(zhuǎn)變處為要被傳送的下一碼元提供了 4!-1 = 23 個信令狀態(tài)。比特率可W被計算為每發(fā)射時鐘循環(huán)l〇g2(可用狀態(tài)）。
[0074] 根據(jù)本文中所公開的某些方面，可W采用雙倍數(shù)據(jù)率(DDR)信令來通過在發(fā)射時 鐘412的每個周期中傳送兩個碼元來增大接口帶寬。在使用雙倍數(shù)據(jù)率(DDR)時鐘計時的系 統(tǒng)中，碼元轉(zhuǎn)變在發(fā)射時鐘的上升沿和下降沿二者處發(fā)生。發(fā)射時鐘循環(huán)中的總可用狀態(tài) 是(N!-1 )2=(23)2 = 529個，并且兩個碼元上可傳送的數(shù)據(jù)比特404的數(shù)量可W被計算為 1〇邑2(529) = 9.047 比特。
[0075] 接收設(shè)備420使用一組線路接收機422接收該碼元序列，其中在該組線路接收機 422中的每個接收機確定運N條導(dǎo)線414中的一對導(dǎo)線上的信令狀態(tài)上的差別。相應(yīng)地，使 用此2個接收機，其中N表示導(dǎo)線的數(shù)目。此2個接收機422產(chǎn)生相應(yīng)數(shù)目的原始碼元作為輸 出。在所描繪的4導(dǎo)線示例中，在運4條導(dǎo)線414上接收到的信號由6個接收機(此2 = 6)處理W 產(chǎn)生被提供到CDR 424和解串器426的原始碼元信號432。原始碼元信號432表示運N條導(dǎo)線 414的信令狀態(tài)，并且CDR 424可W處理原始碼元信號432W生成能夠由解串器426使用的接 收時鐘信號434。
[0076] 接收時鐘信號434可W是能夠由外部電路系統(tǒng)用來處理由轉(zhuǎn)碼器428提供的接收 到的數(shù)據(jù)430的DD則寸鐘信號。轉(zhuǎn)碼器428通過將每個碼元與緊挨在其前的碼元作比較來解 碼來自解串器426的收到碼元塊。轉(zhuǎn)碼器428產(chǎn)生對應(yīng)于數(shù)據(jù)404的輸出數(shù)據(jù)430,其被提供 給發(fā)射機402。
[0077] 某些其他多導(dǎo)線接口使用N相編碼W在多條導(dǎo)線上傳送數(shù)據(jù)。
[0078] 應(yīng)當(dāng)注意，圖4中解說的系統(tǒng)還可在發(fā)射機設(shè)備402與接收機設(shè)備420之間使用單 端信令和單端驅(qū)動器/接收機來實現(xiàn)W取代差分信令、差分驅(qū)動器410和差分接收機422。在 發(fā)射機設(shè)備402與接收機設(shè)備420之間使用單端信令和單端驅(qū)動器/接收機時，可排除圖4中 解說的端接網(wǎng)絡(luò)416。
[0079] 圖5是解說被配置用于M = 3和N=3的Μ導(dǎo)線N相極性編碼發(fā)射機的示例的示圖500。 針對3導(dǎo)線3相編碼器所公開的原理和技術(shù)可被應(yīng)用在Μ導(dǎo)線Ν相極性編碼器的其它配置中。
[0080] 當(dāng)使用Ν相極性編碼時，導(dǎo)體(諸如Μ線總線上的信號導(dǎo)線510a、510b和510c)可不 被驅(qū)動、被驅(qū)動為正、或被驅(qū)動為負(fù)。不被驅(qū)動的信號導(dǎo)線510a、510b或510c可處于高阻抗 狀態(tài)。不被驅(qū)動的信號導(dǎo)線510a、510b或510c可被至少部分地拉向或驅(qū)向處于在被驅(qū)動的 信號導(dǎo)線上提供的正和負(fù)電壓電平之間基本半途的電壓電平。不被驅(qū)動的信號導(dǎo)線510a、 51化或510c可不具有流過它的電流。在圖6中所解說的示例中，一組驅(qū)動器508(圖5)可W控 制每個信號導(dǎo)線510a、510b和510c的狀態(tài)長達(dá)每個碼元傳輸區(qū)間，從而對于一被傳送的碼 元，每個信號導(dǎo)線510a、510b和510c可W處于Ξ個狀態(tài)中的一者(記為+1、-1和0)。在一個示 例中，驅(qū)動器508可包括單位電平的電流模式驅(qū)動器。在另一示例中，驅(qū)動器508可在兩個信 號510a和51化上驅(qū)動相反極性電壓，而第Ξ信號510c處于高阻抗和/或被拉到接地。對于每 個碼元傳輸區(qū)間，至少一個信號處于不被驅(qū)動(0)狀態(tài)，而被驅(qū)動為正(+1狀態(tài))的信號的數(shù) 目等于被驅(qū)動為負(fù)(-1狀態(tài)）的信號的數(shù)目，W使得流向該接收機的電流之和總是為零。對 于每一對連貫碼元傳輸區(qū)間，至少一個信號導(dǎo)線510a、510b或510c在該兩個碼元傳輸區(qū)間 中具有不同狀態(tài)。
[0081] 在圖5中描繪的示例中，16位數(shù)據(jù)418被輸入到映射器502,該映射器將輸入數(shù)據(jù) 518映射到7個碼元512, W供通過信號導(dǎo)線510a、510b和510c來順序傳送?？墒褂美绮?串 轉(zhuǎn)換器504來串行化該7個碼元512。3線3相編碼器406-次一碼元地接收由映射器產(chǎn)生的7 個碼元512,并且針對每個碼元區(qū)間計算每個信號導(dǎo)線510a、510bW及510c的狀態(tài)。編碼器 506基于輸入碼元W及信號導(dǎo)線510a、510b和510c的先前狀態(tài)來選擇信號導(dǎo)線510a、510b和 510c的狀態(tài)。
[0082] 對Μ線N相編碼的使用允許數(shù)個比特被編碼在多個碼元中，其中每碼元的比特不是 整數(shù)。在3導(dǎo)線系統(tǒng)的簡單示例中，有3種可用的可被同時驅(qū)動的2導(dǎo)線組合、W及被同時驅(qū) 動的導(dǎo)線對上的巧巾可能的極性組合，從而產(chǎn)生6個可能狀態(tài)。由于每個轉(zhuǎn)變從當(dāng)前狀態(tài)發(fā) 生，因此在每次轉(zhuǎn)變時有6種狀態(tài)之中的5種狀態(tài)可用。在每次轉(zhuǎn)變時，要求至少一條導(dǎo)線的 狀態(tài)改變。在有5種狀態(tài)的情況下，每碼元可編碼1〇&(5)?2.32個比特。相應(yīng)地，映射器可接 受16比特字并將其轉(zhuǎn)換成7個碼元，因為每碼元攜帶2.32個比特的7個碼元可編碼16.24個 比特。換句話說，編碼五種狀態(tài)的屯碼元組合具有57(即78,125)種排列。相應(yīng)地，運7個碼元 可被用于編碼16比特的2is(即65,536)種排列。
[0083] 圖6基于循環(huán)狀態(tài)轉(zhuǎn)變圖650解說了采用Ξ相調(diào)制數(shù)據(jù)編碼方案的信令600的示 例。根據(jù)該數(shù)據(jù)編碼方案，Ξ相信號可在兩個方向上旋轉(zhuǎn)并且可在Ξ個導(dǎo)體510a、510b和 510c上被傳送。運Ξ個信號中的每一個信號在導(dǎo)體510a、510b、510c上被獨立驅(qū)動。運Ξ個 信號中的每個信號包括Ξ相信號，其中每個導(dǎo)體510a、510b和510c上的信號相對于其他兩 個導(dǎo)體510a、510b和510c上的信號彼此異相120度。在任何時間點，運Ξ個導(dǎo)體510a、510b、 510c中的每一者處于狀態(tài){ + 1,0,-1}中不同的一個狀態(tài)。在任何時間點，3線系統(tǒng)中的Ξ個 導(dǎo)體510a、510b、510c中的每一個導(dǎo)體處于與其他兩條導(dǎo)線不同的狀態(tài)。然而，當(dāng)使用不止 Ξ個導(dǎo)體或?qū)Ь€時，兩對或更多對導(dǎo)線可處于相同狀態(tài)。所解說的編碼方案還在被活躍地 驅(qū)動到+1和-1狀態(tài)的兩個導(dǎo)體510a、510b和/或510c的極性中編碼信息。在608處指示了針 對所描繪的狀態(tài)序列的極性。
[0084] 在所解說的Ξ線示例中的任何相位狀態(tài)，導(dǎo)體510a、510b、510c中的恰好兩個導(dǎo)體 攜帶實際上是針對該相位狀態(tài)的差分信號的信號，而第Ξ導(dǎo)體510a、510b或510c不被驅(qū)動。 每個導(dǎo)體510曰、510b或510c的相位狀態(tài)可由導(dǎo)體510曰、510b、510c與至少一個其它導(dǎo)體 510a、510b和/或510c之間的電壓差、或者由導(dǎo)體510a、510b、510c中的電流方向或電流缺失 來確定。如狀態(tài)轉(zhuǎn)變圖550中所示，定義了 Ξ種相位狀態(tài)(Si、S2和S3)。信號可順時針地從相 位狀態(tài)Si流到相位狀態(tài)S2、從相位狀態(tài)S2流到相位狀態(tài)S3、和/或從相位狀態(tài)S3流到相位狀態(tài) Sl，且該信號可逆時針地從相位狀態(tài)Si流到相位狀態(tài)S3、從相位狀態(tài)S3流到相位狀態(tài)S2、和/ 或從相位狀態(tài)S2流到相位狀態(tài)Si。對于其它的N值，在運N個狀態(tài)之間的轉(zhuǎn)變可任選地根據(jù)對 應(yīng)的狀態(tài)圖來定義，W獲得狀態(tài)轉(zhuǎn)變之間的循環(huán)旋轉(zhuǎn)。
[0085] 在Ξ導(dǎo)線Ξ相通信鏈路的示例中，狀態(tài)轉(zhuǎn)變處的順時針旋轉(zhuǎn)（Si到S2)、（S2到S3)、 和/或(S3到Si)可被用于編碼邏輯1，而狀態(tài)轉(zhuǎn)變處的逆時針旋轉(zhuǎn)(Si到S3)、位到S2)、和/或 (S2到Si)可被用于編碼邏輯0。相應(yīng)地，可通過控制該信號是順時針還是逆時針"旋轉(zhuǎn)"來在 每次轉(zhuǎn)變處編碼比特。例如，在Ξ條導(dǎo)線510a、510b、510c從相位狀態(tài)Si轉(zhuǎn)變到相位狀態(tài)S2時 邏輯1可被編碼，而在Ξ條導(dǎo)線510a、510b、510c從相位狀態(tài)Si轉(zhuǎn)變到相位狀態(tài)S3時邏輯0可 被編碼。在所描繪的簡單的Ξ線示例中，旋轉(zhuǎn)的方向可容易地基于在轉(zhuǎn)變前W及轉(zhuǎn)變后Ξ 條導(dǎo)線510a、510b、510c中的哪條沒有被驅(qū)動來確定。
[00化]信息還可W被編碼在被驅(qū)動的導(dǎo)體510a、510b、510c的極性或者兩個導(dǎo)體510曰、 510b、510c之間的電流方向中。信號602、604和606解說了在3線3相鏈路中的每個相位狀態(tài) 處分別施加于導(dǎo)體510a、510b、510c的電壓電平。在任何時間，第一導(dǎo)體510a、510b、510c被 禪合到正電壓(例如+V)，第二導(dǎo)體510a、510b、510c被禪合到負(fù)電壓(例如-V)，而第Ξ導(dǎo)體 510a、510b、510c可為開路或W其他方式不受驅(qū)動。如此，可由第一和第二導(dǎo)體510a、510b、 510c之間的電流流動或第一和第二導(dǎo)體510a、510b、510c的電壓極性來決定一種極性編碼 狀態(tài)。在一些實施例中，可在每個相位轉(zhuǎn)變處編碼兩比特的數(shù)據(jù)。解碼器可確定信號相位旋 轉(zhuǎn)的方向W獲得第一比特，而第二比特可基于信號602、604和606中的兩者之間的極性差來 確定。已確定了旋轉(zhuǎn)方向的解碼器可確定當(dāng)前相位狀態(tài)和施加在兩個活躍導(dǎo)體510a、510b 和/或510c之間的電壓的極性，或者流過運兩個活躍導(dǎo)體510a、510b和/或510c的電流的方 向。
[0087]在本文所描述的Ξ線、Ξ相鏈路的示例中，一比特的數(shù)據(jù)可W旋轉(zhuǎn)的形式，或者W 該Ξ線、Ξ相鏈路中的相位變化的形式來被編碼，而附加比特可W被編碼在兩根被驅(qū)動的 導(dǎo)線的極性中。某些實施例通過允許從當(dāng)前狀態(tài)轉(zhuǎn)變到任何可能狀態(tài)來在3線3相編碼系統(tǒng) 的每次轉(zhuǎn)變中編碼不止兩個比特。假定有Ξ個旋轉(zhuǎn)相位并且每個相位有兩種極性，則定義 了6種狀態(tài)，從而使得從任何當(dāng)前狀態(tài)有5種狀態(tài)可用。相應(yīng)地，可W有每碼元（轉(zhuǎn)變） log:(5)s2.32個比特，并且映射器可接受16比特的字并將其轉(zhuǎn)換成7個碼元。
[008引圖7是解說3相接口中的示例性接收機的示意性框圖700。多個比較器702W及解碼 器704被配置成提供Ξ條傳輸線或?qū)w712a、712b和712c中的每一者的狀態(tài)W及運Ξ條傳 輸線的狀態(tài)與前一碼元周期中傳送的狀態(tài)相比而言的變化的數(shù)字表示。從所解說的示例中 可W看出，可將每個導(dǎo)體712a、712b或712c的電壓與另兩個導(dǎo)體712a、712b和/或712c的電 壓進(jìn)行比較W確定每個導(dǎo)體712a、712b或712c的狀態(tài)，W使得可W由解碼器704基于比較器 702的輸出來檢測并解碼轉(zhuǎn)變的發(fā)生。串-并轉(zhuǎn)換器或解串器706組裝7個連貫狀態(tài)，該串-并 轉(zhuǎn)換器或解串器產(chǎn)生具有7個碼元的碼元組供解映射器708處理W獲得16比特數(shù)據(jù)，運些數(shù) 據(jù)比特可被緩沖在先入先出緩沖器(FIF0)710中。解碼器704可包括CDR電路714,其配置成 從連貫的所傳送碼元對之間的信令狀態(tài)上的轉(zhuǎn)變中提取接收時鐘716。
[0089]
[0090] 表1。
[0091] 表1解說了差分接收機702的操作。在該示例中，導(dǎo)線狀態(tài)可W被編碼在運Ξ條導(dǎo) 線712a、712b和712c上的電壓振幅中，W使得導(dǎo)線的+1狀態(tài)被表示為電壓+V伏，導(dǎo)線的-1狀 態(tài)被表示為0伏，而未驅(qū)動狀態(tài)被表示或近似為+V/2伏。具體地，表1解說了針對3線3相極性 編碼系統(tǒng)中的每條導(dǎo)線的差分接收機702的輸出。接收機/解碼器可被配置成針對被解碼的 每個碼元在接收機的數(shù)字輸出處輸出碼。
[0092] 特定N線接口可W被適配成通過使用DD則寸鐘計時來提供增大的帶寬，藉此新碼元 在發(fā)射時鐘的上升沿和下降沿二者處被傳送。然而，常規(guī)CDR電路可W不能夠響應(yīng)于DD則寸 鐘計時和/或常規(guī)CDR電路可能會限制N!線或N相接口的最大可能操作速度。
[0093] 第一示例性時鐘和數(shù)據(jù)恢復(fù)電路
[0094] 圖8是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路808的示 意圖800。
[0095] 圖9解說了由CDR電路808生成的某些信號的定時的示例。CDR電路808可W與各種 多線接口聯(lián)用，包括使用N!編碼、N相編碼、W及使用碼元轉(zhuǎn)變時鐘計時的其他編碼方案的 接口，包括采用單端多線通信鏈路的接口。
[0096] 接收機電路800可包括4線端接網(wǎng)絡(luò)804、多個接收機(Rcvr)806、W及時鐘和數(shù)據(jù) 恢復(fù)電路808。在一個示例中，時鐘被嵌入在跨4個導(dǎo)線或?qū)w802分布的經(jīng)擴(kuò)展信號內(nèi)的碼 元轉(zhuǎn)變中。CDR電路808可被配置成從在運四個導(dǎo)線或?qū)w802上接收到的經(jīng)擴(kuò)展信號中提 取時鐘和數(shù)據(jù)碼元。該經(jīng)擴(kuò)展信號可由包括第一線接口、導(dǎo)體、或?qū)Ь€上的第一信號在內(nèi)的 多個狀態(tài)轉(zhuǎn)變信號來定義。CDR電路808可包括比較器810、置位-復(fù)位鎖存器814、第一模擬 延遲器件S 818、W及第二模擬延遲器件T 822。時鐘提取電路809可由比較器810、置位-重 置鎖存器814、W及第一模擬延遲器件S 818來定義。時鐘提取電路809可被適配成提取信 號，該信號可被用于從所接收到的第一信號中的狀態(tài)轉(zhuǎn)變獲得時鐘信號。由于經(jīng)擴(kuò)展信號 攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，因而運些轉(zhuǎn)變被檢測到并 且被用于生成時鐘信號。時鐘信號可使用抖動補償來獲得并且用于對來自分布在該多個接 收機806上的經(jīng)擴(kuò)展信號的碼元進(jìn)行采樣。
[0097] 比較器810可將第一信號的第一實例（SI)830與第一信號的經(jīng)延遲（即，由第二模 擬延遲器件T 822延遲）的第二實例（SD)832進(jìn)行比較，并且比較器810輸出比較信號(肥信 號)812。置位-復(fù)位鎖存器814可W從比較器810接收肥信號812并提供比較信號的經(jīng)濾波版 本(肥化T信號）816。第一模擬延遲器件S 818接收肥化T信號816并輸出肥化T信號816的經(jīng) 延遲實例作為肥化TD信號820。肥化TD信號820用作置位-重置鎖存器814的重置輸入，W使 得置位-重置鎖存器814的輸出在延遲S之后被重置。在一個示例中，肥化T信號816可被用作 時鐘信號W對碼元進(jìn)行采樣。
[0098] 第二模擬延遲器件822可接收第一信號的第一實例（SI)830并且向比較器810提供 第一信號的經(jīng)延遲的第二實例（SD)832。在一個示例中，跨該多個導(dǎo)線或?qū)w802分布的經(jīng) 擴(kuò)展信號可包括或者定義多個特異的狀態(tài)轉(zhuǎn)變信號，運些狀態(tài)轉(zhuǎn)變信號在被組合時攜帶在 連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元。例如，對于圖3中的使用差分信令 的Ξ個導(dǎo)體的情形，經(jīng)擴(kuò)展信號可由差分信號RX_AB 314、RX_BC 316或RX_CA 318的組合來 定義。第一信號可W是差分信號RX_AB 314、RX_BC 316或RX_CA318中的一者。第一信號的第 一實例（SI)830可包括例如差分信號RX_AB314、RX_BC 316或RX_CA 318中的任一者的全部 或一部分/片段。
[0099] 觸發(fā)器器件826還可接收第一信號的經(jīng)延遲的第二實例（SD)832并且輸出由肥化T 信號816觸發(fā)的碼元(S)834。即，觸發(fā)器器件826由肥化T信號816上的上升沿來觸發(fā)。因此， 第二模擬延遲器件822用于生成肥信號812。進(jìn)而，肥信號812用于生成用作觸發(fā)器器件826 的鎖存時鐘的肥化T信號816。
[0100] 在操作中，在當(dāng)前碼元(S〇)904與下一碼元(SO906之間發(fā)生轉(zhuǎn)變時，SI信號830的 狀態(tài)開始改變。肥信號812在比較器810首次檢測到SI信號830與SD信號832之間的差異時轉(zhuǎn) 變?yōu)楦撸瑥亩沟弥梦?復(fù)位鎖存器814被異步地置位。相應(yīng)地，肥化T信號816轉(zhuǎn)變?yōu)楦?，?且該高狀態(tài)被保持直到置位-復(fù)位鎖存器814在肥FLTD 820變?yōu)楦邥r被復(fù)位。肥化T信號816 響應(yīng)于肥信號812的上升沿而轉(zhuǎn)變?yōu)楦郀顟B(tài)，并且肥化T信號816在可歸因于第一模擬延遲 器件S 818的延遲之后響應(yīng)于肥化TD信號820的上升沿而轉(zhuǎn)變?yōu)榈蜖顟B(tài)。
[0101] 隨著碼元902、904、906、908和910之間轉(zhuǎn)變的發(fā)生，由于導(dǎo)線間偏斜、信號過沖、信 號欠沖、串話等等，SI信號830上可能發(fā)生一個或多個中間或不確定狀態(tài)920、924、926、928。 SI 830上的中間狀態(tài)可W被認(rèn)為是無效數(shù)據(jù)，并且運些中間狀態(tài)可W引起肥信號812中的 尖峰944、946、948和950,因為比較器810的輸出返回到低狀態(tài)達(dá)較短時段。尖峰944、946、 948和950不會影響由置位-重置鎖存器814輸出的肥FLT信號816。置位-重置鎖存器814有效 地將肥信號812上的尖峰944、946、948和950從肥化T信號816中阻擋和/或濾除。
[0102] 觸發(fā)器器件826可具有負(fù)保持時間（-ht)，因為SI信號830中的輸入碼元902、904、 906、908和910可在該碼元被觸發(fā)器器件826鎖存或捕捉之前改變。例如，SD信號832中的每 個碼元902'、904'、906'和908'在肥FLT信號816的上升時鐘沿處由觸發(fā)器器件826置位或捕 捉，運發(fā)生在輸入碼元902、904、906、908和910已在51信號830中改變之后。
[0103] CDR電路808中解說的各種元件可由各種子電路實現(xiàn)。例如，置位-重置鎖存器814 可被實現(xiàn)為第一邏輯電路814'，模擬延遲S器件818可被實現(xiàn)為一系列反相器818'，并且比 較器810可被實現(xiàn)為第二邏輯電路810'。
[0104] 第一邏輯電路814'可包括反相器840、OR口842、第一NAND口844、W及第二NANDO 846。
[01化]第二邏輯電路810'可包括多個XN0R口848,其輸出全部用作NAND口850的輸入。 NAND 口 850的輸出可用作肥信號812。進(jìn)入每個XN0R Π 848的每個輸入信號SI [ X ]可對應(yīng)于攜 帶經(jīng)擴(kuò)展信號的一部分的特異狀態(tài)轉(zhuǎn)變信號。例如，在圖3的差分信令的情形中，第一信號 SI[0]可W是第一差分信號RX_AB 314,第二信號SI[1]可W是第二差分信號RX_BC 316,并 且第Ξ信號SI[2]可W是第Ξ差分信號RX_CA 318。
[0106] 盡管CDR電路808容忍抖動，但是運是使用僅nC2個模擬延遲和2xnC2個輸入比較器 來達(dá)成的，而無需2XnC2個觸發(fā)器，其中nC2是可用導(dǎo)線對組合的數(shù)目（η)。例如，在美國專利 No. 8064535中，圖13解說了使用2xnC2個觸發(fā)器（即，用于6個導(dǎo)線對的組合有12個觸發(fā)器） 和nC2+l個模擬延遲（即，用于6個導(dǎo)線對的組合的7個模擬延遲）的時鐘和數(shù)據(jù)恢復(fù)電路。觸 發(fā)器和模擬延遲兩者是要包括在CDR電路中的昂貴資源，所W使其使用最小化是合意的。通 過比較，在圖8中，CDR電路808可使用nC2+l個模擬延遲818和822(即，用于6個導(dǎo)線對的組合 的7個模擬延遲)和nC2個XN0R口848(即，用于6個導(dǎo)線對的組合的6個比較器Π )來實現(xiàn)。
[0107] 第二示例性時鐘和數(shù)據(jù)恢復(fù)電路
[0108] 圖10是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路1008的 框圖1000。
[0109] 圖11是解說在典型操作條件下該CDR電路1008的操作的時序圖IIOOdCDR電路1008 可W與各種多線接口聯(lián)用，包括使用N!編碼、N相編碼、W及使用碼元轉(zhuǎn)變時鐘計時的其他 編碼方案的接口，其中包括采用單端多線通信鏈路的接口。
[0110] 接收機電路1000可包括4線端接網(wǎng)絡(luò)1004、多個接收機1006、W及時鐘數(shù)據(jù)恢復(fù)電 路1008。在一個示例中，時鐘被嵌入在跨4個導(dǎo)線或?qū)w1002分布的經(jīng)擴(kuò)展信號內(nèi)的碼元轉(zhuǎn) 變中。
[0111] CDR電路1008可被配置成從在運四個導(dǎo)線或?qū)w1002上接收到的經(jīng)擴(kuò)展信號中提 取時鐘和數(shù)據(jù)碼元。該經(jīng)擴(kuò)展信號可由包括第一線接口、導(dǎo)體、或?qū)Ь€上的第一信號在內(nèi)的 多個轉(zhuǎn)變信號來定義。CDR電路1008可包括比較器1010、置位-復(fù)位鎖存器1014、第一模擬延 遲器件S 1018、第二模擬延遲器件T 1022、W及電平鎖存器1028。時鐘提取電路1009可由比 較器1010、置位-重置鎖存器1014、w及第一模擬延遲器件S 1018來定義。時鐘提取電路 1009可被適配成提取信號，該信號可被用于從所接收到的第一信號內(nèi)的狀態(tài)轉(zhuǎn)變獲得時鐘 信號。由于所接收到的經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變 的碼元，因而運些轉(zhuǎn)變被檢測到并且被用于生成時鐘信號。時鐘信號可使用抖動補償來獲 得并且用于對來自分布在多個接收機1006上的經(jīng)擴(kuò)展信號的碼元進(jìn)行采樣。
[0112] 比較器1010可將第一信號的第一實例（SIH030與第一信號的經(jīng)延遲的第二實例 (SDH032進(jìn)行比較，并且比較器1010輸出比較信號(肥信號）1012。置位-復(fù)位鎖存器1014可 W從比較器1010接收肥信號1012并提供比較信號的經(jīng)濾波版本(肥化T信號）1016。第一模 擬延遲器件S 1018接收肥化T信號1016并輸出肥化T信號1016的經(jīng)延遲實例作為肥化TD信 號1020。肥化TD信號1020用作置位-重置鎖存器1014的重置輸入，W使得置位-重置鎖存器 1014的輸出在延遲S之后被重置。在一個示例中，肥化T信號1016可被用作時鐘信號W對碼 元進(jìn)行采樣。
[0113] CDR電路1008中解說的各種元件可由各種子電路實現(xiàn)。例如，置位-重置鎖存器 1014可被實現(xiàn)為第一邏輯電路814'（圖8)，模擬延遲S器件1018可被實現(xiàn)為一系列反相器 818'，并且比較器1010可被實現(xiàn)為第二邏輯電路810'（圖8)。
[0114] 在一個示例中，跨導(dǎo)線或?qū)w1002分布的經(jīng)擴(kuò)展信號可包括多個特異的轉(zhuǎn)變信 號，運些轉(zhuǎn)變信號在被組合時攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼 元。例如，對于圖3中的使用差分信令的Ξ個導(dǎo)體的情形，經(jīng)擴(kuò)展信號可由差分信號RX_AB 314、RX_BC 316或RX_CA 318的組合來定義。第一信號可W是差分信號RX_AB 314、RX_BC 316或RX_CA 318中的一者。第一信號的第一實例（SI)830可包括例如差分信號RX_AB 314、 RX_BC 316或RX_CA 318中的任一者的全部或一部分/片段。
[0115] 電平鎖存器1028接收第一信號的第一實例（SIH030并且向比較器1010提供第一 信號的經(jīng)延遲的第二實例（SDH032。電平鎖存器1028由肥信號1012的經(jīng)延遲實例來觸發(fā)。 觸發(fā)器器件1026還可接收第一信號的經(jīng)延遲的第二實例（SD) 1032并且輸出由肥化T信號 1016觸發(fā)的碼元(S) 1034。即，觸發(fā)器1026由肥化T信號1016上的上升沿來觸發(fā)。因此，電平 鎖存器1028和第二模擬延遲器件1022用于生成肥信號1012。進(jìn)而，肥信號1012用于生成用 作觸發(fā)器器件1026的鎖存時鐘的肥化T信號1016。
[0116] 在操作中，在當(dāng)前碼元(So)1104與下一碼元(Si)1106之間發(fā)生轉(zhuǎn)變時，SI信號1030 的狀態(tài)開始改變。肥信號1012在比較器1010首次檢測到SI信號1030與SD信號1032之間的差 異時轉(zhuǎn)變?yōu)楦?，從而使得置?復(fù)位鎖存器1014被異步地置位。相應(yīng)地，肥化T信號1016轉(zhuǎn)變 為高，并且該高狀態(tài)被保持直到置位-復(fù)位鎖存器1014在肥化TD 1020變?yōu)楦邥r被復(fù)位。 肥化T信號1016響應(yīng)于肥信號1012的上升沿而轉(zhuǎn)變?yōu)楦郀顟B(tài)，并且肥化T信號1016在可歸因 于第一模擬延遲器件S 1020的延遲之后響應(yīng)于肥化TD信號1020的上升沿而轉(zhuǎn)變?yōu)榈蜖顟B(tài)。
[0117] 隨著碼元1102、1104、1106、1108和1110之間轉(zhuǎn)變的發(fā)生，由于導(dǎo)線間偏斜、信號過 沖、信號欠沖、串話等等，SI信號1030上可能發(fā)生一個或多個中間或不確定狀態(tài)1120、1124、 1126、1128。51信號1030上的中間狀態(tài)可W被認(rèn)為是無效數(shù)據(jù)，并且運些中間狀態(tài)可W引起 肥信號1012中的尖峰1144、1146、1148和1150，因為比較器1010的輸出返回到低狀態(tài)達(dá)較短 時段。尖峰1144、1146、1148和1150不會影響由置位-重置鎖存器1014輸出的肥化T信號 1016。置位-重置鎖存器1014有效地將肥信號1012上的尖峰1144、1146、1148和1150從肥化T 信號1016中阻擋和/或濾除。
[0118] 觸發(fā)器器件1026可具有負(fù)保持時間（-ht)，因為SI信號1030中的輸入碼元1102、 1104、1106、1108和1110可在該碼元被觸發(fā)器器件1026鎖存或捕捉之前改變。例如，SD信號 1032中的每個碼元1102'、1104'、1106'和1108'在肥FLT信號1016的上升沿處由觸發(fā)器器件 1026置位或捕捉，運發(fā)生在輸入碼元1102、1104、1106、1108和1110已在SI信號1030中改變 之后。
[0119] 與圖8中的第一CDR電路808相比，圖10中的第二CDR電路1008在SD信號1032內(nèi)提供 了更寬和/或更穩(wěn)定的碼元。具體地，通過使用肥信號的經(jīng)延遲版本(信號肥D 1024)來觸發(fā) 電平鎖存器1028,可更快速地鎖存第一信號的經(jīng)延遲的第二實例（SD信號1032)的穩(wěn)定版 本，從而導(dǎo)致穩(wěn)定的更寬碼元。例如，在圖9中，碼元S1 906'可在SD信號832中具有寬度A，而 在圖11中，相應(yīng)的碼元S1 1106'可在SD信號1032中具有寬度B，其中寬度B〉寬度A。由于在此 辦法中SD信號1032的穩(wěn)定碼元部分較寬，因而運提供了較寬的采樣余裕，所W相對于圖8和 9中的辦法而言較快的傳輸鏈路可W是有實現(xiàn)可能的。
[0120] 相對于美國專利No. 8064535的圖13中的使用2xnC2個觸發(fā)器和nC2+l個模擬延遲的 CDR電路而言，圖10的CDR電路1008僅使用兩個模擬延遲1018和1022、nC2個電平鎖存器1028、 W及nC2個XN0R口848來實現(xiàn)。一般而言，電平鎖存器1028要比模擬延遲實現(xiàn)起來成本低(在 資源方面）。另外，電平鎖存器在資源方面要比觸發(fā)器更便宜，因為觸發(fā)器要用兩個電平鎖 存器來實現(xiàn)。
[0121] 第Ξ示例性時鐘和數(shù)據(jù)恢復(fù)電路
[0122] 圖12是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路1208的 框圖1200。
[0123] 圖13是解說在典型操作條件下該CDR電路1208的操作的時序圖1300dCDR電路1208 可W與各種多線接口聯(lián)用，包括使用N!編碼、N相編碼、W及使用碼元轉(zhuǎn)變時鐘計時的其他 編碼方案的接口，其中包括采用單端多線通信鏈路的接口。
[0124] 接收機電路1200可包括4線端接網(wǎng)絡(luò)1204、多個接收機1206、W及時鐘數(shù)據(jù)恢復(fù)電 路1208。在一個示例中，時鐘被嵌入在跨4個導(dǎo)線或?qū)w1202接收的經(jīng)擴(kuò)展信號內(nèi)的碼元轉(zhuǎn) 變中。該經(jīng)擴(kuò)展信號可由包括第一線接口、導(dǎo)體、或?qū)Ь€上的第一信號在內(nèi)的多個狀態(tài)轉(zhuǎn)變 信號來定義。CDR電路1208可被配置成從在運四個導(dǎo)線或?qū)w1202上接收到的經(jīng)擴(kuò)展信號 中提取時鐘和數(shù)據(jù)碼元。CDR電路1208可包括比較器1210、置位-復(fù)位鎖存器1214、第一模擬 延遲器件S 1218、W及電平鎖存器1228。時鐘提取電路1209可由比較器1210、置位-重置鎖 存器1214、W及第一模擬延遲器件S 1218來定義。時鐘提取電路1209可被適配成提取信號， 該信號可被用于從諸信號獲得時鐘信號。時鐘信號可使用抖動補償來獲得并且用于對來自 在該多個接收機1206上接收到的經(jīng)擴(kuò)展信號中的狀態(tài)轉(zhuǎn)變的碼元進(jìn)行采樣。
[0125] 比較器1210可將第一信號的第一實例（SIH230與第一信號的經(jīng)延遲的第二實例 (SDH232進(jìn)行比較，并且比較器1210輸出比較信號(肥信號）1212。置位-復(fù)位鎖存器1214可 W從比較器1210接收肥信號1212并提供比較信號的經(jīng)濾波版本(肥化T信號）1216。第一模 擬延遲器件S 1218接收肥化T信號1216并輸出肥化T信號1216的經(jīng)延遲實例作為肥化TD信 號1220。肥化TD信號1220用作置位-重置鎖存器1214的重置輸入，W使得置位-重置鎖存器 1214的輸出在延遲S之后被重置。在一個示例中，肥化T信號1216可被用作時鐘信號W對碼 元進(jìn)行采樣。
[01%] CDR電路1008中解說的各種元件可由各種子電路實現(xiàn)。例如，置位-重置鎖存器 1214可被實現(xiàn)為第一邏輯電路814'（圖8)，模擬延遲S器件1218可被實現(xiàn)為一系列反相器 818'，并且比較器1210可被實現(xiàn)為第二邏輯電路810'（圖8)。
[0127] 在一個示例中，跨導(dǎo)線或?qū)w1202分布的經(jīng)擴(kuò)展信號可包括多個特異的轉(zhuǎn)變信 號，運些轉(zhuǎn)變信號在被組合時攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼 元。例如，對于圖3中的使用差分信令的Ξ個導(dǎo)體的情形，經(jīng)擴(kuò)展信號可由差分信號RX_AB 314、RX_BC 316或RX_CA 318的組合來定義。第一信號可W是差分信號RX_AB 314、RX_BC 316或RX_CA 318中的一者。第一信號的第一實例（SI)830可包括例如差分信號RX_AB 314、 RX_BC 316或RX_CA 318中的任一者的全部或一部分/片段。
[0128] 電平鎖存器1228接收第一信號的第一實例（SIH230并且提供第一信號的經(jīng)延遲 的第二實例（SD) 1232。電平鎖存器1228由OR 口 1222的結(jié)果得到的輸出肥FLT_C0MP 1236觸 發(fā)，該OR 口 1222 W肥化T 1216和肥化TD信號1220作為輸入。
[0129] 電平鎖存器1228接收第一信號的第一實例（SI )1230并且向比較器1210提供第一 信號的經(jīng)延遲的第二實例（SDH232。電平鎖存器1228由肥信號1212的經(jīng)延遲實例來觸發(fā)。 觸發(fā)器器件1226還可接收第一信號的經(jīng)延遲的第二實例（SD) 1232并且輸出由肥化T信號 1216觸發(fā)的碼元(SH234。即，觸發(fā)器器件1226由肥化T信號1216上的上升沿來觸發(fā)。因此， 電平鎖存器1228用于生成肥信號1212。進(jìn)而，肥信號1212用于生成用作觸發(fā)器器件1226的 鎖存時鐘的肥化T信號1216。
[0130] 在操作中，在當(dāng)前碼元(So)1304與下一碼元(Si)1306之間發(fā)生轉(zhuǎn)變時，SI信號1230 的狀態(tài)開始改變。肥信號1212在比較器1210首次檢測到SI信號1230與SD信號1232之間的差 異時轉(zhuǎn)變?yōu)楦?，從而使得置?復(fù)位鎖存器1214被異步地置位。相應(yīng)地，肥化T信號1216轉(zhuǎn)變 為高，并且該高狀態(tài)被保持直到置位-復(fù)位鎖存器1214在肥化TD 1220變?yōu)楦邥r被復(fù)位。 肥化T信號1216響應(yīng)于肥信號1212的上升沿而轉(zhuǎn)變?yōu)楦郀顟B(tài)，并且肥化T信號1216在可歸因 于第一模擬延遲器件S 1218的延遲之后響應(yīng)于肥化TD信號1220的上升沿而轉(zhuǎn)變?yōu)榈蜖顟B(tài)。
[0131] 隨著碼元1302、1304、1306、1308和1310之間轉(zhuǎn)變的發(fā)生，由于導(dǎo)線間偏斜、信號過 沖、信號欠沖、串話等等，SI信號1230上可能發(fā)生一個或多個中間或不確定狀態(tài)1320、1324、 1326、1328。51信號1230上的中間狀態(tài)可W被認(rèn)為是無效數(shù)據(jù)，并且運些中間狀態(tài)可W引起 肥信號1212中的尖峰1344、1346、1348和1350,因為比較器1210的輸出返回到低狀態(tài)達(dá)較短 時段。尖峰1344、1346、1348和1350不會影響由置位-重置鎖存器1214輸出的肥化T信號 1216。置位-重置鎖存器1214有效地將肥信號1212上的尖峰1344、1346、1348和1350從肥化T 信號1216中阻擋和/或濾除。
[0132] 觸發(fā)器器件1226可具有負(fù)保持時間（-ht)，因為SI信號1230中的輸入碼元1302、 1304、1306、1308和1310可在該碼元被觸發(fā)器器件1226鎖存或捕捉之前改變。例如，SD信號 1232中的每個碼元1302'、1304'、1306'和1308'在肥化T信號1216的上升沿處由觸發(fā)器器件 1226置位或捕捉，運發(fā)生在輸入碼元1302、1304、1306、1308和1310已在SI信號1230中改變 之后。
[0133] 與圖8中的第一CDR電路808和圖10中的第二CDR電路1008相比，此第SCDR電路 1208是在沒有第二模擬延遲器件T的情況下實現(xiàn)的，而同時仍相對于圖8和圖10中的辦法在 SD信號1232內(nèi)提供更寬或更穩(wěn)定的碼元。圖12的CDR電路1208是達(dá)成最小延遲而同時又保 證采樣有效數(shù)據(jù)W輸出碼元（SU234的一種方式。注意，圖10的CDR電路1008不能使延遲T (即，第二模擬延遲器件T 1022)與圖12中的延遲（即，由OR口 1222導(dǎo)致的延遲)一樣小，因為 圖10中的延遲T必須具有安全余裕W計及由于制造工藝、電路徑長度、溫度等的變動而引起 的延遲變動。
[0134] 具體地，通過使用肥信號的經(jīng)延遲版本(信號肥化T_C0MP 1236)來觸發(fā)電平鎖存 器1228,可更快速地鎖存第一信號的經(jīng)延遲的第二實例（SD信號1232)的穩(wěn)定版本，從而導(dǎo) 致穩(wěn)定的更寬碼元。例如，在圖9中，碼元S1 906'可在SD信號832中具有寬度A，而在圖13中， 相應(yīng)的碼元S1 1306'可在SD信號1232中具有寬度B，其中寬度B〉寬度A。由于在此辦法中SD 信號1232的穩(wěn)定碼元部分更寬，因而運提供了更寬的采樣余裕，所W相對于圖8和9中的辦 法而言較快的傳輸鏈路可W是有實現(xiàn)可能的。
[01巧]相對于美國專利No. 8064535的圖13中的使用2xnC2個觸發(fā)器和nC2+l個模擬延遲的 CDR電路，圖12的CDR電路1208使用僅一個模擬延遲1218、nC2個電平鎖存器1228、W及nC2個 ΧΝ0ΚΠ 848來實現(xiàn)。一般而言，電平鎖存器1228要比模擬延遲實現(xiàn)起來成本更低(在資源方 面）。
[0136] 示例性通用時鐘和數(shù)據(jù)恢復(fù)電路
[0137] 圖14是包括解說從多線接口恢復(fù)時鐘和數(shù)據(jù)的某些方面的示例性CDR電路1408的 示意圖1400XDR電路1408可與各種多線接口聯(lián)用，包括攜帶差分信號和/或單端信號的接 口。在各種示例中，可在多線接口上接收Ν階乘(Ν!)經(jīng)編碼信號、Ξ相經(jīng)編碼信號、和/或Ν相 經(jīng)編碼信號。另外，使用碼元轉(zhuǎn)變時鐘計時的其他編碼方案也可被用于在多線接口上傳送 信號。
[0138] 接收機電路1400可包括4線端接網(wǎng)絡(luò)1404、多個接收機1406、W及時鐘和數(shù)據(jù)恢復(fù) 電路1408。在一個示例中，接收機1406可W是差分接收機(例如，其輸出是兩個輸入信號之 差）。在另一示例中，接收機1406可W是單端接收機(例如，其輸出是其相對于參考(諸如接 地)的輸入信號）。當(dāng)使用單端接收機時，可W排除端接網(wǎng)絡(luò)1404。
[0139] 在一個示例中，時鐘被嵌入在跨4個導(dǎo)線或?qū)w1402的碼元轉(zhuǎn)變中。CDR電路1408 可被配置成從在運四個導(dǎo)線或?qū)w1402上接收到的信號中提取時鐘和數(shù)據(jù)碼元。
[0140] 多個線接口（例如，由該多個接收機1406定義)可被配置成接收分布在該多個線接 口上的經(jīng)擴(kuò)展信號，該經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變 的碼元。經(jīng)擴(kuò)展信號可由包括第一線接口上的第一信號在內(nèi)的多個轉(zhuǎn)變信號來定義。在一 個示例中，第一信號可W是差分信號或者單端信號。經(jīng)擴(kuò)展信號可W是Ν階乘(Ν!)經(jīng)編碼信 號、Ξ相經(jīng)編碼信號、和/或Ν相經(jīng)編碼信號中的一者。
[0141] CDR電路1408可包括時鐘提取電路1410、延遲電路1422、W及負(fù)保持時間邏輯電路 1426。時鐘提取電路1410可被適配成從經(jīng)擴(kuò)展信號內(nèi)的狀態(tài)轉(zhuǎn)變獲得時鐘信號。時鐘信號 可使用抖動補償來獲得并且用于對來自分布在該多個接收機1406上的收到經(jīng)擴(kuò)展信號的 碼元進(jìn)行采樣。例如，時鐘信號可W基于第一信號的第一實例SI[a]1430與第一信號的經(jīng)延 遲的第二實例SD[a]1432之間的比較。由于經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具有受保障的 碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，因而運些轉(zhuǎn)變被檢測到并且被用于生成時鐘信號。注意，第一 信號的經(jīng)延遲的第二實例SD[a]1432可由延遲電路1422(例如，圖8中的延遲器件T 822、圖 10中的第二模擬延遲器件τ 1022和電平鎖存器1028、和/或圖12中的OR 口 1222和電平鎖存 器1228)獲得。
[0142] 在圖8、10和11中可見到時鐘提取電路1410的各種示例，其中肥化T信號816、1016 和/或1216可W用作時鐘信號。
[0143] 時鐘提取電路1410可被適配成基于第一信號的第一實例SI[a]1430與第一信號的 經(jīng)延遲的第二實例SD[a] 1432之間的比較來生成時鐘信號。例如，肥化T信號816、1016和/或 1216在圖8、10和12中生成并且可W用作用于碼元提取的采樣時鐘信號。
[0144] 在一個示例中，經(jīng)擴(kuò)展信號跨諸導(dǎo)線或?qū)w1002分布并且可包括多個特異的轉(zhuǎn)變 信號，運些轉(zhuǎn)變信號在被組合時攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的 碼元。例如，對于圖3中的使用差分信令的Ξ個導(dǎo)體的情形，第一信號可由差分信號RX_AB 314、RX_BC 316或RX_CA 318的組合來定義。第一信號的第一實例（SI)830可包括例如差分 信號RX_AB 314、RX_BC 316或RX_CA 318中的任一者。
[0145] 在一個實現(xiàn)中，時鐘提取電路1410可被進(jìn)一步適配成基于該多個狀態(tài)轉(zhuǎn)變信號內(nèi) 的第二信號的第一實例SI[b]與第二信號的經(jīng)延遲的第二實例SD[b]之間的附加比較來生 成時鐘信號1414,并且第一信號SI[a]和第二信號SI[b]可W是在不同的線接口（多個接收 機1406)上接收到的并發(fā)信號。
[0146] 負(fù)保持時間邏輯電路1426可被適配成基于時鐘信號來對第一信號的經(jīng)延遲的第 二實例SD[a]1432進(jìn)行采樣并且提供碼元輸出S[a]1434。在一個實現(xiàn)中，負(fù)保持時間邏輯電 路1426可為該多個線接口中的每一個線接口包括分別的負(fù)保持時間邏輯器件，每個分別的 負(fù)保持時間邏輯器件可被適配成基于時鐘/觸發(fā)信號1414來并發(fā)地對特異信號的經(jīng)延遲實 例50[曰]、50[6、50^]、-，、50[11]進(jìn)行采樣并且提供特異的碼元輸出5[曰]、5[6]、5^]、--、5 [η]。
[0147] 圖15解說了用于時鐘和數(shù)據(jù)恢復(fù)的方法。可接收分布在該多個線接口上的經(jīng)擴(kuò)展 信號，該經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，該經(jīng) 擴(kuò)展信號由包括第一線接口上的第一信號在內(nèi)的多個轉(zhuǎn)變信號來定義（1502)。在各種實現(xiàn) 中，第一信號可W是差分信號或者單端信號。在一些示例中，經(jīng)擴(kuò)展信號可W是Ν階乘(Ν!) 經(jīng)編碼信號、Ξ相經(jīng)編碼信號、和/或Ν相經(jīng)編碼信號中的一者。
[0148] 時鐘信號可基于第一信號的第一實例與第一信號的經(jīng)延遲的第二實例之間的比 較來獲得（1504)。第一信號的經(jīng)延遲的第二實例可基于時鐘信號來被采樣W提供碼元輸出 (1506)。對第一信號的經(jīng)延遲的第二實例的采樣可W是使用負(fù)保持時間邏輯電路來進(jìn)行 的。
[0149] 時鐘信號可基于該多個狀態(tài)轉(zhuǎn)變信號內(nèi)第二信號的第一實例與第二信號的經(jīng)延 遲的第二實例之間的附加比較來生成，并且第一信號和第二信號可W是在不同的線接口上 接收到的并發(fā)信號。多個特異的收到信號的經(jīng)延遲實例可W基于該時鐘信號來被并發(fā)地采 樣W提供特異的碼元輸出。
[0150] 在一個示例中，獲得時鐘信號可包括：（a)將第一信號的第一實例(SI)與第一信號 的經(jīng)延遲實例（SD)進(jìn)行比較W提供比較信號(肥）；（b)鎖存比較信號(肥）W獲得比較信號 的經(jīng)濾波版本(肥化T);和/或山)延遲比較信號的經(jīng)濾波版本(肥化T)W提供比較信號的經(jīng) 延遲經(jīng)濾波版本(肥化TD)，其中比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)用于鎖存比較信號 (肥）。
[0151] 根據(jù)圖8和9中解說的第一方面，該方法可進(jìn)一步包括延遲第一信號的第一實例W 獲得第一信號的經(jīng)延遲的第二實例。
[0152] 根據(jù)圖10和11中解說的第二方面，該方法可進(jìn)一步包括：（a)捕捉第一信號的第一 實例W獲得第一信號的經(jīng)延遲的第二實例;和/或(b)延遲比較信號(肥)并且使用經(jīng)延遲的 比較信號(肥D)來觸發(fā)對比較信號(肥)的鎖存。
[0153] 根據(jù)圖12和13中解說的第Ξ方面，該方法可進(jìn)一步包括在比較信號的經(jīng)濾波版本 (肥化T)或比較信號的經(jīng)延遲經(jīng)濾波版本(肥化TD)處于邏輯高狀態(tài)時捕捉第一信號的第一 實例W獲得第一信號的經(jīng)延遲的第二實例。
[0154] 應(yīng)理解，所公開的過程中各步驟的具體次序或?qū)哟问鞘纠赞k法的解說。應(yīng)理解， 基于設(shè)計偏好，可W重新編排運些過程中各步驟的具體次序或?qū)哟?。所附方法?quán)利要求W 示例次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所給出的具體次序或?qū)哟巍?br>[01W]雖然W具體詳情和細(xì)節(jié)討論了上述方面、安排和實施例，但圖1、2、3、4、5、6、7、8、 9、10、11、12、13、14和/或15中解說的一個或多個組件、步驟、特征和/或功能可W被重新編 排和/或組合成單個組件、步驟、特征或功能，或?qū)嵤┰跀?shù)個組件、步驟、或功能中。附加的元 件、組件、步驟、和/或功能還可被添加或不被利用，而不會脫離本公開。圖1、2、4、5、7、8、10、 12、和/或14中解說的裝置、設(shè)備和/或組件可W被配置成執(zhí)行或采用圖3、6、9、11、13、和/或 15所描述的一個或多個方法、特征、參數(shù)和/或步驟。本文中描述的新穎算法還可W高效地 實現(xiàn)在軟件中和/或嵌入在硬件中。
[0156] 另外，注意到至少一些實現(xiàn)是作為被描繪為流圖、流程圖、結(jié)構(gòu)圖、或框圖的過程 來描述的。盡管流程圖可能會把諸操作描述為順序過程，但是運些操作中有許多操作能夠 并行或并發(fā)地執(zhí)行。另外，運些操作的次序可被重新安排。過程在其操作完成時終止。過程 可對應(yīng)于方法、函數(shù)、規(guī)程、子例程、子程序等。當(dāng)過程對應(yīng)于函數(shù)時，它的終止對應(yīng)于該函 數(shù)返回調(diào)用方函數(shù)或主函數(shù)。因此，本文中描述的各種方法可部分地或全部地由可存儲在 非瞬態(tài)機器可讀、計算機可讀和/或處理器可讀存儲介質(zhì)中并由一個或多個處理器、機器 和/或設(shè)備執(zhí)行的編程(例如，指令和/或數(shù)據(jù))來實現(xiàn)。
[0157] 本領(lǐng)域技術(shù)人員將可進(jìn)一步領(lǐng)會，結(jié)合本文中公開的實施例描述的各種解說性邏 輯框、模塊、電路、和算法步驟可被實現(xiàn)為硬件、軟件、固件、中間件、微代碼、或其任何組合。 為清楚地解說運種可互換性，W上已經(jīng)W其功能性的形式一般地描述了各種解說性組件、 框、模塊、電路和步驟。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體 系統(tǒng)的設(shè)計約束。
[0158] 與本文中所描述的和附圖中所示的示例相關(guān)聯(lián)的各種特征可實現(xiàn)在不同示例和 實現(xiàn)中而不會脫離本公開的范圍。因此，盡管某些具體構(gòu)造和安排已被描述并在附圖中示 出，但此類實施例僅是解說性的并且不限制本公開的范圍，因為對所描述的運些實施例的 各種其他添加和修改、W及刪除對于本領(lǐng)域普通技術(shù)人員而言將是明顯的。因此，本公開的 范圍僅由所附權(quán)利要求的字面語言及其法律等效來確定。
【主權(quán)項】
1. 一種接收機電路，包括： 多個線接口，其配置成接收分布在所述多個線接口上的經(jīng)擴(kuò)展信號，所述經(jīng)擴(kuò)展信號 攜帶在連貫碼元之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，所述經(jīng)擴(kuò)展信號由包括第 一線接口上的第一信號在內(nèi)的多個狀態(tài)轉(zhuǎn)變信號來定義； 時鐘提取電路，其適配成基于所述第一信號的第一實例與所述第一信號的經(jīng)延遲的第 二實例之間的比較來獲得時鐘信號；以及 負(fù)保持時間邏輯電路，其適配成基于所述時鐘信號來對所述第一信號的所述經(jīng)延遲的 第二實例進(jìn)行采樣并且提供碼元輸出。2. 如權(quán)利要求1所述的接收機電路，其特征在于，進(jìn)一步包括： 耦合至所述線接口的多個差分接收機，其中所述第一信號是差分信號。3. 如權(quán)利要求1所述的接收機電路，其特征在于，進(jìn)一步包括： 耦合至所述線接口的多個單端接收機，其中所述第一信號是單端信號。4. 如權(quán)利要求1所述的接收機電路，其特征在于，所述經(jīng)擴(kuò)展信號是N階乘(N!)經(jīng)編碼 信號、三相經(jīng)編碼信號、或N相經(jīng)編碼信號中的一者。5. 如權(quán)利要求1所述的接收機電路，其特征在于，所述時鐘提取電路被進(jìn)一步適配成基 于所述多個狀態(tài)轉(zhuǎn)變信號內(nèi)所接收到的第二信號的第一實例與所述第二信號的經(jīng)延遲的 第二實例之間的附加比較來生成所述時鐘信號，并且所述第一信號和所述第二信號是在不 同的線接口上接收到的并發(fā)信號。6. 如權(quán)利要求1所述的接收機電路，其特征在于，所述負(fù)保持時間邏輯電路包括用于所 述多個線接口中的每一個線接口的分別的負(fù)保持時間邏輯器件，每個分別的負(fù)保持時間邏 輯器件被適配成基于所述時鐘信號來對所述多個狀態(tài)轉(zhuǎn)變信號內(nèi)的特異的收到信號的經(jīng) 延遲實例進(jìn)行并發(fā)采樣并且提供特異的碼元輸出。7. 如權(quán)利要求1所述的接收機電路，其特征在于，所述時鐘提取電路包括： 比較器，所述比較器將所述第一信號的第一實例（SI)與所述第一信號的經(jīng)延遲實例 (SD)進(jìn)行比較并且輸出比較信號(NE); 置位-復(fù)位鎖存器器件，所述置位-復(fù)位鎖存器器件接收所述比較信號(NE)并且輸出所 述比較信號的經(jīng)濾波版本(NEFLT);以及 第一模擬延遲器件，所述第一模擬延遲器件延遲所述比較信號的所述經(jīng)濾波版本 (NEFLT)并且輸出所述比較信號的經(jīng)延遲經(jīng)濾波版本(NEFLTD)，其中所述比較信號的所述 經(jīng)延遲經(jīng)濾波版本(NEFLTD)用于重置所述置位-重置鎖存器器件。8. 如權(quán)利要求7所述的接收機電路，其特征在于，所述負(fù)保持時間邏輯電路包括接收所 述第一信號的所述經(jīng)延遲的第二實例（SD)并且輸出碼元(S)的觸發(fā)器器件，其中所述觸發(fā) 器器件由所述比較信號的所述經(jīng)濾波版本(NEFLT)來觸發(fā)。9. 如權(quán)利要求7所述的接收機電路，其特征在于，進(jìn)一步包括： 第二模擬延遲器件，所述第二模擬延遲器件延遲所述第一信號的所述第一實例并且輸 出所述第一信號的所述經(jīng)延遲的第二實例。10. 如權(quán)利要求7所述的接收機電路，其特征在于，進(jìn)一步包括： 鎖存器，所述鎖存器捕捉所述第一信號的所述第一實例并且輸出所述第一信號的所述 經(jīng)延遲的第二實例；以及 第二模擬延遲器件，所述第二模擬延遲器件延遲所述比較信號(NE)并且使用經(jīng)延遲的 比較信號(NED)來觸發(fā)所述鎖存器器件。11. 如權(quán)利要求7所述的接收機電路，其特征在于，進(jìn)一步包括： 鎖存器器件，所述鎖存器器件在所述比較信號的所述經(jīng)濾波版本(NEFLT)或所述比較 信號的所述經(jīng)延遲經(jīng)濾波版本(NEFLTD)處于邏輯高狀態(tài)時捕捉所述第一信號的所述第一 實例并且輸出所述第一信號的所述經(jīng)延遲的第二實例。12. 如權(quán)利要求11所述的接收機電路，其特征在于，進(jìn)一步包括： OR門，所述OR門接收所述比較信號的所述經(jīng)濾波版本(NEFLT)和所述比較信號的所述 經(jīng)延遲經(jīng)濾波版本(NEFLTD)作為輸入并且輸出用于觸發(fā)所述鎖存器器件的信號。13. -種在接收機電路上操作的方法，包括： 接收分布在所述多個線接口上的經(jīng)擴(kuò)展信號，所述經(jīng)擴(kuò)展信號攜帶在連貫碼元之間具 有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，所述經(jīng)擴(kuò)展信號由包括第一線接口上的第一信號 在內(nèi)的多個狀態(tài)轉(zhuǎn)變信號來定義； 基于所述第一信號的第一實例與所述第一信號的經(jīng)延遲的第二實例之間的比較來獲 得時鐘信號；以及 基于所述時鐘信號來對所述第一信號的所述經(jīng)延遲的第二實例進(jìn)行采樣以提供碼元 輸出。14. 如權(quán)利要求13所述的方法，其特征在于，所述第一信號是差分信號。15. 如權(quán)利要求13所述的方法，其特征在于，所述第一信號是單端信號。16. 如權(quán)利要求13所述的方法，其特征在于，所述經(jīng)擴(kuò)展信號是N階乘(N!)經(jīng)編碼信號、 三相經(jīng)編碼信號、或N相經(jīng)編碼信號中的一者。17. 如權(quán)利要求13所述的方法，其特征在于，對所述第一信號的所述經(jīng)延遲的第二實例 的采樣是使用負(fù)保持時間邏輯電路來進(jìn)行的。18. 如權(quán)利要求13所述的方法，其特征在于，進(jìn)一步包括： 基于所述多個狀態(tài)轉(zhuǎn)變信號內(nèi)所接收到的第二信號的第一實例與所述第二信號的經(jīng) 延遲的第二實例之間的附加比較來生成所述時鐘信號，其中所述第一信號和所述第二信號 是在不同的線接口上接收到的并發(fā)信號。19. 如權(quán)利要求13所述的方法，其特征在于，進(jìn)一步包括： 基于所述時鐘信號來對所述多個狀態(tài)轉(zhuǎn)變信號內(nèi)的多個特異信號的經(jīng)延遲實例進(jìn)行 并發(fā)采樣并且提供特異的碼元輸出。20. 如權(quán)利要求13所述的方法，其特征在于，獲得時鐘信號包括： 將所述第一信號的所述第一實例（SI)與所述第一信號的所述經(jīng)延遲實例（SD)進(jìn)行比 較以提供比較信號(NE); 鎖存所述比較信號(NE)以獲得所述比較信號的經(jīng)濾波版本(NEFLT);以及 延遲所述比較信號的所述經(jīng)濾波版本(NEFLT)以提供所述比較信號的經(jīng)延遲經(jīng)濾波版 本(NEFLTD)，其中所述比較信號的所述經(jīng)延遲經(jīng)濾波版本(NEFLTD)用于鎖存所述比較信號 (NE)〇21. 如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包括： 延遲所述第一信號的所述第一實例以獲得所述第一信號的所述經(jīng)延遲的第二實例。22. 如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包括： 捕捉所述第一信號的所述第一實例以獲得所述第一信號的所述經(jīng)延遲的第二實例；以 及 延遲所述比較信號(NE)并且使用經(jīng)延遲的比較信號(NED)來觸發(fā)對所述比較信號(NE) 的鎖存。23. 如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包括： 在所述比較信號的所述經(jīng)濾波版本(NEFLT)或所述比較信號的所述經(jīng)延遲經(jīng)濾波版本 (NEFLTD)處于邏輯高狀態(tài)時捕捉所述第一信號的所述第一實例以獲得所述第一信號的所 述經(jīng)延遲的第二實例。24. -種接收機電路，包括： 用于接收分布在多個線接口上的經(jīng)擴(kuò)展信號的裝置，所述經(jīng)擴(kuò)展信號攜帶在連貫碼元 之間具有受保障的碼元到碼元狀態(tài)轉(zhuǎn)變的碼元，所述經(jīng)擴(kuò)展信號由包括第一線接口上的第 一信號在內(nèi)的多個狀態(tài)轉(zhuǎn)變信號來定義； 用于基于所述第一信號的第一實例與所述第一信號的經(jīng)延遲的第二實例之間的比較 來獲得時鐘信號的裝置;以及 用于基于所述時鐘信號來對所述第一信號的所述經(jīng)延遲的第二實例進(jìn)行采樣以提供 碼元輸出的裝置。25. 如權(quán)利要求24所述的接收機電路，其特征在于，進(jìn)一步包括： 用于基于所述多個狀態(tài)轉(zhuǎn)變信號內(nèi)所接收到的第二信號的第一實例與所述第二信號 的經(jīng)延遲的第二實例之間的附加比較來生成所述時鐘信號的裝置，其中所述第一信號和第 二信號是在不同的線接口上接收到的并發(fā)信號。26. 如權(quán)利要求24所述的接收機電路，其特征在于，進(jìn)一步包括： 用于基于所述時鐘信號來對所述多個狀態(tài)轉(zhuǎn)變信號內(nèi)多個特異信號的經(jīng)延遲實例進(jìn) 行并發(fā)采樣并且提供特異的碼元輸出的裝置。27. 如權(quán)利要求24所述的接收機電路，其特征在于，獲得時鐘信號包括： 用于將所述第一信號的所述第一實例（SI)與所述第一信號的所述經(jīng)延遲實例（SD)進(jìn) 行比較以提供比較信號(NE)的裝置； 用于鎖存所述比較信號(NE)以獲得所述比較信號的經(jīng)濾波版本(NEFLT)的裝置；以及 用于延遲所述比較信號的所述經(jīng)濾波版本(NEFLT)以提供所述比較信號的經(jīng)延遲經(jīng)濾 波版本(NEFLTD)的裝置，其中所述比較信號的所述經(jīng)延遲經(jīng)濾波版本(NEFLTD)用于鎖存所 述比較信號(NE)。28. 如權(quán)利要求27所述的接收機電路，其特征在于，進(jìn)一步包括： 用于延遲所述第一信號的所述第一實例以獲得所述第一信號的所述經(jīng)延遲的第二實 例的裝置。29. 如權(quán)利要求27所述的接收機電路，其特征在于，進(jìn)一步包括： 用于捕捉所述第一信號的所述第一實例以獲得所述第一信號的所述經(jīng)延遲的第二實 例的裝置；以及 用于延遲所述比較信號(NE)并且使用經(jīng)延遲的比較信號(NED)來觸發(fā)對所述比較信號 (NE)的鎖存的裝置。30.如權(quán)利要求27所述的接收機電路，其特征在于，進(jìn)一步包括： 用于在所述比較信號的所述經(jīng)濾波版本(NEFLT)或所述比較信號的所述經(jīng)延遲經(jīng)濾波 版本(NEFLTD)處于邏輯高狀態(tài)時捕捉所述第一信號的所述第一實例以獲得所述第一信號 的所述經(jīng)延遲的第二實例的裝置。
【文檔編號】H03K5/1534GK106063181SQ201480076817
【公開日】2016年10月26日
【申請日】2014年11月12日
【發(fā)明人】S·森戈庫, G·A·威利, C·李
【申請人】高通股份有限公司