一種自動檢測lvds信號通道數(shù)的裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電子測試領(lǐng)域，特別是一種自動檢測LVDS信號通道數(shù)的裝置。
【背景技術(shù)】
[0002]目前市面上驅(qū)動LCM顯示屏的信號一般都是LVDS信號格式，且有2通道、4通道、6通道等多種數(shù)據(jù)通道數(shù)?，F(xiàn)有的用來檢測LVDS信號數(shù)據(jù)的通道數(shù)的設(shè)備，無法及時準確判斷出LVDS差分對信號(N和P)是否對電源短路、是否對地短路、以及相鄰兩個差分對之間是否短路；而且現(xiàn)有的設(shè)備一般無法自動檢測差分對之間是否開路，也無法及時將檢測結(jié)果進行顯示，當(dāng)相鄰差分對之間短路時，無法及時關(guān)斷信號，容易造成對液晶屏的損壞。
【實用新型內(nèi)容】
[0003]針對上述技術(shù)問題，本實用新型公開一種自動檢測LVDS信號通道數(shù)的裝置，包括:依次電連接的多通道LVDS信號輸入端子、Buffer電路、FPGA模塊、電阻網(wǎng)絡(luò)、多通道LVDS信號輸出端子、待測顯示屏，所述FPGA模塊上還連接一結(jié)果顯示屏；所述FPGA模塊產(chǎn)生一組掃描檢測時序信號，通過數(shù)據(jù)線傳輸至電阻網(wǎng)絡(luò)，再傳輸給多通道LVDS信號輸出端子，所述多通道LVDS信號輸出端子通過數(shù)據(jù)線將所述掃描檢測時序信號傳輸給待測顯示屏，所述待測顯示屏?xí)祷匾唤M時序信號，依次通過多通道LVDS信號輸出端子、電阻網(wǎng)絡(luò)，再通過FPGA模塊進行接收，所述FPGA模塊會根據(jù)返回的時序信號進行邏輯分析和判斷，然后再通過數(shù)據(jù)線將分析的結(jié)果分別發(fā)送給結(jié)果顯示屏，所述顯示屏用于對分析結(jié)果和故障情況進行顯示。
[0004]本實用新型的有益效果是通過從輸入端輸入若干通道的正確的LVDS信號，經(jīng)過所述自動檢測LVDS信號通道數(shù)的裝置，輸入到待測顯示屏，待測顯示屏的接收電路如果沒問題，返回的時序信號是正確的，如果待測顯示屏的LVDS接收電路有問題，返回的時序信號就是錯誤的時序信號，從而可以自動檢測LVDS信號數(shù)據(jù)的通道數(shù)，且能判斷出LVDS差分對信號(N和P)是否對電源短路、是否對地短路、及相鄰兩個差分對之間是否短路，由于驅(qū)動LCM的LVDS差分對之間使用100歐的電阻短接，因此所述裝置還能夠自動檢測差分對之間是否開路；此外，所述裝置對判斷出的通道數(shù)以及開短路結(jié)果能及時準確的通過結(jié)果顯示屏進行顯示；當(dāng)檢測出LVDS信號對電源以及相鄰差分對之間短路時，能及時關(guān)斷信號，以免對液晶屏造成損壞。
【附圖說明】
[0005]圖1是本實用新型所述自動檢測LVDS信號通道數(shù)的裝置的結(jié)構(gòu)示意圖。
【具體實施方式】
[0006]下面結(jié)合附圖對本實用新型做進一步的詳細說明，以令本領(lǐng)域技術(shù)人員參照說明書文字能夠據(jù)以實施。
[0007]如圖所示，本實用新型公開一種自動檢測LVDS信號通道數(shù)的裝置，包括:依次電連接的多通道LVDS信號輸入端子、Buffer電路、FPGA模塊、電阻網(wǎng)絡(luò)、多通道LVDS信號輸出端子、待測顯示屏，所述FPGA模塊上還連接一結(jié)果顯示屏；所述FPGA模塊產(chǎn)生一組掃描檢測時序信號，通過數(shù)據(jù)線傳輸至電阻網(wǎng)絡(luò)，再傳輸給多通道LVDS信號輸出端子，所述多通道LVDS信號輸出端子通過數(shù)據(jù)線將所述掃描檢測時序信號傳輸給待測顯示屏，所述待測顯示屏?xí)祷匾唤M時序信號，依次通過多通道LVDS信號輸出端子、電阻網(wǎng)絡(luò)，再通過FPGA模塊進行接收，所述FPGA模塊會根據(jù)返回的時序信號進行邏輯分析和判斷，然后再通過數(shù)據(jù)線將分析的結(jié)果分別發(fā)送給結(jié)果顯示屏，所述顯示屏用于對分析結(jié)果和故障情況進行顯示。所述自動檢測LVDS信號通道數(shù)的裝置可以自動檢測LVDS信號數(shù)據(jù)的通道數(shù)，且能判斷出LVDS差分對信號(N和P)是否對電源短路、是否對地短路、及相鄰兩個差分對之間是否短路，由于驅(qū)動LCM的LVDS差分對之間使用100歐的電阻短接，因此所述裝置還能夠自動檢測差分對之間是否開路；此外，所述裝置對判斷出的通道數(shù)以及開短路結(jié)果能及時準確的通過結(jié)果顯示屏進行顯示；當(dāng)檢測出LVDS信號對電源以及相鄰差分對之間短路時，能及時關(guān)斷信號，以免對液晶屏造成損壞。
[0008]盡管本實用新型的實施方案已公開如上，但其并不僅僅限于說明書和實施方式中所列運用，它完全可以被適用于各種適合本實用新型的領(lǐng)域，對于熟悉本領(lǐng)域的人員而言，可容易地實現(xiàn)另外的修改，因此在不背離權(quán)利要求及等同范圍所限定的一般概念下，本實用新型并不限于特定的細節(jié)和這里示出與描述的圖例。
【主權(quán)項】
1.一種自動檢測LVDS信號通道數(shù)的裝置，其特征在于，包括:依次電連接的多通道LVDS信號輸入端子、Buffer電路、FPGA模塊、電阻網(wǎng)絡(luò)、多通道LVDS信號輸出端子、待測顯示屏，所述FPGA模塊上還連接一結(jié)果顯示屏； 所述FPGA模塊產(chǎn)生一組掃描檢測時序信號，通過數(shù)據(jù)線傳輸至電阻網(wǎng)絡(luò)，再傳輸給多通道LVDS信號輸出端子，所述多通道LVDS信號輸出端子通過數(shù)據(jù)線將所述掃描檢測時序信號傳輸給待測顯示屏，所述待測顯示屏?xí)祷匾唤M時序信號，依次通過多通道LVDS信號輸出端子、電阻網(wǎng)絡(luò)，再通過FPGA模塊進行接收，所述FPGA模塊會根據(jù)返回的時序信號進行邏輯分析和判斷，然后再通過數(shù)據(jù)線將分析的結(jié)果分別發(fā)送給結(jié)果顯示屏，所述顯示屏用于對分析結(jié)果和故障情況進行顯示。
【專利摘要】本實用新型公開一種自動檢測LVDS信號通道數(shù)的裝置，包括：依次電連接的多通道LVDS信號輸入端子、Buffer電路、FPGA模塊、電阻網(wǎng)絡(luò)、多通道LVDS信號輸出端子、待測顯示屏，F(xiàn)PGA模塊上還連接一結(jié)果顯示屏；FPGA模塊產(chǎn)生一組掃描檢測時序信號，通過數(shù)據(jù)線傳輸至電阻網(wǎng)絡(luò)，再傳輸給多通道LVDS信號輸出端子，多通道LVDS信號輸出端子通過數(shù)據(jù)線將掃描檢測時序信號傳輸給待測顯示屏，待測顯示屏?xí)祷匾唤M時序信號，依次通過多通道LVDS信號輸出端子、電阻網(wǎng)絡(luò)，再通過FPGA模塊進行接收，F(xiàn)PGA模塊會根據(jù)返回的時序信號進行邏輯分析和判斷，然后再通過數(shù)據(jù)線將分析的結(jié)果分別發(fā)送給結(jié)果顯示屏。
【IPC分類】H04B3-46
【公開號】CN204334563
【申請?zhí)枴緾N201420815235
【發(fā)明人】王公淼, 金軍
【申請人】蘇州工業(yè)園區(qū)海的機電科技有限公司
【公開日】2015年5月13日
【申請日】2014年12月22日