應用于跨阻放大電路的光電流監(jiān)控電路的制作方法
【技術領域】
[0001] 本實用新型設及光通信領域，尤其設及光電流監(jiān)控電路。
【背景技術】
[0002] 在現(xiàn)代的光纖通信應用中，需要對光纖傳輸?shù)墓饷}沖功率進行實時監(jiān)控，W實現(xiàn) 對通信故障的智能診斷。實現(xiàn)對接收光功率的監(jiān)控，可W通過對光電二極管的光電流進行 監(jiān)控，進而倒推換算光功率大小。該個領域，對接收組件中光電二極管的光電流進行監(jiān)控具 有W下難點：
[0003] 首先，監(jiān)控光電流小；精確監(jiān)控到接收光功率通常需要靈敏度很高的電路。W 1.25抓PS應用為例，該樣的傳輸率需要監(jiān)控到-30地mW下光功率，換算下來為光電流為 1yA級，要實現(xiàn)對yA級電流的精確監(jiān)控，是設計監(jiān)控電路的難點之一。
[0004] 其次，監(jiān)控光電流動態(tài)范圍寬；監(jiān)控電路需要監(jiān)控的光功率從-30地m至0地m左 右，變化達30地，對應光電流為1uA-lmA左右，變化達1000倍。確保在該么寬的范圍內都 能夠實現(xiàn)對光電流的精確監(jiān)控是設計監(jiān)控電路的難點之一，用通常的電流鏡或者電阻取樣 的方式往往做不到如此寬的范圍。
[0005] 再者，監(jiān)控損耗問題；光電二極管后級需要接入TIA(跨阻放大器）由于TIA是高 速、低噪聲的電路，因此引入的光電流監(jiān)控裝置不能影響到TIA的帶寬、低噪聲特性，必須 有足夠好的隔離狀態(tài)，該也是監(jiān)控電路設計的難點之一。
[0006] 因此，就有需求，使得光電流監(jiān)控裝置從W上提及的靈敏度、范圍和噪聲的角度滿 足高速光纖傳輸?shù)沫h(huán)境。
[0007] 傳統(tǒng)的光電流監(jiān)測電路如圖1所示，該方案使用了BiCMOS工藝，相對于CMOS工藝 來說，電路實現(xiàn)的成本比較高。并且該電路中Q1和Q2為二極管連接方式的=極管，通過Q1 和Q2發(fā)射極的電流可W表示為：
[000引
【主權項】
1. 應用于跨阻放大電路的光電流監(jiān)控電路，其特征在于包括： 一鏡像取樣電路，該鏡像電路包括并聯(lián)連接的第一支路和第二支路；所述第一支路包 括第一 PMOS管Pl和電阻Rl，所述第二支路包括第二PMOS管P2和電阻R2 ;所述第一 PMOS 管Pl、第二PMOS管P2的源極與VDD相連；第一 PMOS管Pl、第二PMOS管P2的柵極相連；電 阻Rl的兩端分別與第一 PMOS管Pl的源極和漏極連接，電阻R2的兩端分別與第二PMOS管 P2的源極和漏極連接； 以及第一調整模塊和第二調整模塊，所述第一調整模塊和第二調整模塊分別包括一調 整端、一固定參考電壓的輸入端和一鉗位端，其鉗位端與第一 PMOS管的漏極連接，第一調 整模塊與第一 PMOS管構成第一負反饋環(huán)路； 所述第二調整模塊與第三PMOS管構成第二負反饋環(huán)路；所述第二負反饋環(huán)路使得第 一 PMOS管和第二PMOS管的漏極電壓近似相同。
2. 根據(jù)權利要求1所述的應用于跨阻放大電路的光電流監(jiān)控電路，其特征在于：所述 第一調整模塊包括第一放大器0PA1，其輸出端為所述第一調整模塊的調整端，負極輸入端 為所述第一調整模塊的鉗位端，正極輸入端為所述固定參考電壓的輸入端。
3. 根據(jù)權利要求2所述的應用于跨阻放大電路的光電流監(jiān)控電路，其特征在于：所述 第一放大器OPAl的輸出端分別與第一 PMOS管P1、第二PMOS管P2的柵極連接。
4. 根據(jù)權利要求3所述的應用于跨阻放大電路的光電流監(jiān)控電路，其特征在于：所述 第二調整模塊包括第二放大器0PA2,其輸出端與第三PMOS管的柵極連接，其負極輸入端與 所述第二PMOS管的漏極、以及第三PMOS管的源極分別連接，其正極輸入端與第一 PMOS管 的漏極連接。
5. 根據(jù)權利要求4所述的應用于跨阻放大電路的光電流監(jiān)控電路，其特征在于：所述 電阻Rl與第一 PMOS管漏極的連接端通過一濾波電容CO接地。
6. 根據(jù)權利要求1-5中任一項所述的應用于跨阻放大電路的光電流監(jiān)控電路，其特征 在于：還包括一偏置電壓設置電路，包括串聯(lián)連接的電流源IREF和電阻R0,所述電阻RO與 電流源IREF的連接端與所述第一放大器OPAl的正極輸入端連接，所述電阻RO的另一端與 VDD連接。
【專利摘要】本實用新型提供了應用于跨阻放大電路的光電流監(jiān)控電路，包括：一鏡像取樣電路，該鏡像電路包括并聯(lián)連接的第一支路和第二支路；所述第一支路包括第一PMOS管P1和電阻R1，所述第二支路包括第二PMOS管P2和電阻R2；所述第一PMOS管P1、第二PMOS管P2的源極與VDD相連；第一PMOS管P1、第二PMOS管P2的柵極相連；電阻R1的兩端分別與第一PMOS管P1的源極和漏極連接，電阻R2的兩端分別與第二PMOS管P2的源極和漏極連接；以及第一調整模塊和第二調整模塊，第一調整模塊與第一PMOS管構成第一負反饋環(huán)路；所述第二調整模塊與第三PMOS管構成第二負反饋環(huán)路。
【IPC分類】H04B10-077
【公開號】CN204559578
【申請?zhí)枴緾N201520205919
【發(fā)明人】陳崴, 章可循, 陳偉
【申請人】廈門優(yōu)迅高速芯片有限公司
【公開日】2015年8月12日
【申請日】2015年4月8日