一種fint通信接口電路的制作方法
【技術(shù)領(lǐng)域】
:
[0001]本實(shí)用新型涉及通信領(lǐng)域，尤其涉及一種FINT通信接口電路。
【背景技術(shù)】
:
[0002]通訊接口一般有以下幾種:RS-232、RS-485、通用網(wǎng)絡(luò)接口，可支持PSTN、ISDN以及LAN各種聯(lián)網(wǎng)環(huán)境、具有USB2.0超高速數(shù)據(jù)接口，連接計(jì)算機(jī)對重要圖像資料進(jìn)行備份、可選配具有逐行掃描VGA輸出接口等。
[0003]隨著移動網(wǎng)絡(luò)日新月異的廣泛應(yīng)用，各類數(shù)碼消費(fèi)電子產(chǎn)品的普及以及移動概念在從商務(wù)辦公到個人娛樂休閑等各個領(lǐng)域的不斷發(fā)展，個人資料的存儲、交換需求，尤其通信終端與通信終端之間數(shù)據(jù)傳輸?shù)男枨笤鲩L速度變得越來越快。多種移動通信設(shè)備給人們帶來便攜性好處的同時，也加大了人們對數(shù)據(jù)傳輸安全性、設(shè)備私密性、等方面的要求。傳統(tǒng)的通信都是通過有線或無線網(wǎng)絡(luò)連接進(jìn)行數(shù)據(jù)交互，通信安全無法絕對保證，在一些對通信安全要求很高的環(huán)境下，無法得到保障，數(shù)據(jù)保密性差，容易被盜取。同時數(shù)據(jù)傳輸抗干擾性差，容易使采集信息發(fā)生錯誤或失效。
【實(shí)用新型內(nèi)容】:
[0004]為了解決上述問題，本實(shí)用新型提供了一種電路原理簡單，能夠保護(hù)通信數(shù)據(jù)，同時可對作用于數(shù)據(jù)傳送系統(tǒng)的干擾進(jìn)行有效的泄放，有效避免干擾對傳輸過程中的數(shù)據(jù)進(jìn)行破壞的技術(shù)方案:
[0005]一種FINT通信接口電路，主要包括具有分割密鑰和完整性安全保護(hù)算法FINT的電路，該電路主要由藍(lán)牙接口電路、比較電路、控制電路以及抗干擾電路組成，藍(lán)牙接口電路通過比較電路連接控制電路，藍(lán)牙接口電路還連接抗干擾電路。
[0006]作為優(yōu)選，藍(lán)牙接口電路包括偏置電壓產(chǎn)生模塊、偏置輸出管腳和檢測控制模塊，偏置電壓產(chǎn)生模塊的輸入端與電源端相連，其輸出端與偏置輸出管腳相連，偏置輸出管腳為一個通用輸入輸出管腳，檢測控制模塊的輸入端與偏置輸出管腳相連，其輸出端與偏置電壓產(chǎn)生模塊的使能端相連，檢測控制模塊包括檢測單元、控制單元，檢測單元的輸入端與偏置輸出管腳相連，其輸出端與控制單元的輸入端相連。
[0007]作為優(yōu)選，比較電路由微處理器、存儲器、晶振、電容A、電容B、電容C、電阻A組成，存儲器的五腳、六腳分別與微處理器的Pl.5腳、Pl.4腳連接，晶振、電容A、電容B、電容C、電阻A組成微處理器的外圍電路。
[0008]作為優(yōu)選，抗干擾電路包括電阻C、電容D、電容E、電容F、電感A、電感B,電阻C并聯(lián)在電容D兩端，電容D的一端通過電感A連接電容E的一端，電容E另一端接地，電容D的另一端通過電感B連接電容F的正極，電容F的另一端接地，電容E和電容F的非接地端連接光電轉(zhuǎn)換模塊的輸入端。
[0009]本實(shí)用新型的有益效果在于:
[0010](I)本實(shí)用新型采用的藍(lán)牙接口電路，當(dāng)與通信終端超距5米后，密鑰和完整性安全保護(hù)算法FINT被自動銷毀，從而保護(hù)通信數(shù)據(jù)。
[0011](2)本實(shí)用新型增加抗干擾電路，可對作用于數(shù)據(jù)傳送系統(tǒng)的干擾進(jìn)行有效的泄放，能夠有效避免干擾對傳輸過程中的數(shù)據(jù)進(jìn)行破壞。
【附圖說明】
:
[0012]圖1為本實(shí)用新型的電路連接結(jié)構(gòu)框圖；
[0013]圖2為本實(shí)用新型的藍(lán)牙接口電路圖；
[0014]圖3為本實(shí)用新型的比較電路與控制電路連接圖；
[0015]圖4為本實(shí)用新型的抗干擾電路圖。
【具體實(shí)施方式】
:
[0016]為使本實(shí)用新型的發(fā)明目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本實(shí)用新型的實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0017]如圖1所示，一種FINT通信接口電路，主要包括具有分割密鑰和完整性安全保護(hù)算法FINT的電路，該電路主要由藍(lán)牙接口電路1、比較電路2、控制電路3以及抗干擾電路4組成，藍(lán)牙接口電路I通過比較電路2連接控制電路3，藍(lán)牙接口電路I還連接抗干擾電路4。
[0018]如圖2所示，藍(lán)牙接口電路I包括偏置電壓產(chǎn)生模塊5、偏置輸出管腳6和檢測控制模塊7，偏置電壓產(chǎn)生模塊5的輸入端與電源端相連，其輸出端與偏置輸出管腳6相連，偏置輸出管腳6為一個通用輸入輸出管腳，檢測控制模塊7的輸入端與偏置輸出管腳6相連，其輸出端與偏置電壓產(chǎn)生模塊5的使能端相連，檢測控制模塊7包括檢測單元71、控制單元72，檢測單元71的輸入端與偏置輸出管腳6相連，其輸出端與控制單元72的輸入端相連。檢測單元71用于檢測所述偏置輸出管腳6是否輸出預(yù)定電平信號，當(dāng)偏置輸出管腳6輸出預(yù)定電平信號時，檢測單元71輸出第一檢測信號，當(dāng)偏置輸出管腳6未輸出預(yù)定電平信號時，檢測單元71輸出第二檢測信號，第一檢測信號和第二檢測信號可以是一個信號的兩種邏輯狀態(tài)，比如，第一檢測信號為低電平，第二檢測信號為高電平。檢測單元71輸出第一檢測信號時，控制單元72輸出非使能信號給偏置電壓產(chǎn)生模塊5，并且控制單元72每隔預(yù)定時長會輸出一次使能信號以重新使能偏置電壓產(chǎn)生模塊5。本實(shí)用新型采用的藍(lán)牙接口電路，當(dāng)與通信終端超距5米后，密鑰和完整性安全保護(hù)算法FINT被自動銷毀，從而保護(hù)通信數(shù)據(jù)。
[0019]如圖3所示，比較電路2由微處理器8、存儲器9、晶振10、電容Alb、電容B2b、電容C3b、電阻Ala組成，存儲器9的五腳95、六腳96分別與微處理器8的Pl.5腳、Pl.4腳連接，晶振10、電容Alb、電容B2b、電容C3b、電阻Ala組成微處理器8的外圍電路，控制電路包括電阻2a、三極管12、繼電器13，電阻2a —端連接微處理器8的Pl.6腳，電阻2a另一端連接三極管12的基極，三極管12的發(fā)射極連接繼電器13并接地，存儲器9采用靜態(tài)或動態(tài)存貯器芯片。
[0020]如圖4所示，抗干擾電路4包括電阻C3a、電容D4b、電容E5b、電容F6b、電感Alc、電感B2c，電阻C3a并聯(lián)在電容D4b兩端，電容D4b的一端通過電感Alc連接電容E5b的一端，電容E5b另一端接地，電容D4b的另一端通過電感B2c連接電容F6b的正極，電容F6b的另一端接地，電容E5b和電容F6b的非接地端連接光電轉(zhuǎn)換模塊11的輸入端。電感Alc、電感B2c用于衰減高頻干擾；電容D4b、電容E5b用于將高頻共模干擾引入大地，電阻C3a和電容F6b用于抑制過電壓干擾，本實(shí)用新型增加抗干擾電路，可對作用于數(shù)據(jù)傳送系統(tǒng)的干擾進(jìn)行有效的泄放，能夠有效避免干擾對傳輸過程中的數(shù)據(jù)進(jìn)行破壞。
[0021]上述實(shí)施例只是本實(shí)用新型的較佳實(shí)施例，并不是對本實(shí)用新型技術(shù)方案的限制，只要是不經(jīng)過創(chuàng)造性勞動即可在上述實(shí)施例的基礎(chǔ)上實(shí)現(xiàn)的技術(shù)方案，均應(yīng)視為落入本實(shí)用新型專利的權(quán)利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種FINT通信接口電路，其特征在于:主要包括具有分割密鑰和完整性安全保護(hù)算法FINT的電路，該電路主要由藍(lán)牙接口電路(1)、比較電路(2)、控制電路(3)以及抗干擾電路⑷組成，所述藍(lán)牙接口電路⑴通過所述比較電路⑵連接所述控制電路(3)，所述藍(lán)牙接口電路(I)還連接所述抗干擾電路(4)。2.根據(jù)權(quán)利要求1所述的一種FINT通信接口電路，其特征在于:所述藍(lán)牙接口電路(I)包括偏置電壓產(chǎn)生模塊(5)、偏置輸出管腳(6)和檢測控制模塊(7)，所述偏置電壓產(chǎn)生模塊(5)的輸入端與電源端相連，其輸出端與所述偏置輸出管腳(6)相連，所述偏置輸出管腳(6)為一個通用輸入輸出管腳，所述檢測控制模塊(7)的輸入端與所述偏置輸出管腳(6)相連，其輸出端與所述偏置電壓產(chǎn)生模塊(5)的使能端相連，所述檢測控制模塊(7)包括檢測單元(71)、控制單元(72)，所述檢測單元(71)的輸入端與所述偏置輸出管腳(6)相連，其輸出端與所述控制單元(72)的輸入端相連。3.根據(jù)權(quán)利要求1所述的一種FINT通信接口電路，其特征在于:所述比較電路(2)由微處理器(8)、存儲器(9)、晶振(10)、電容A (Ib)、電容B (2b)、電容C (3b)、電阻A (Ia)組成，所述存儲器(9)的五腳(95)、六腳(96)分別與所述微處理器(8)的Pl.5腳、Pl.4腳連接，晶振(10)、電容A(Ib)、電容B (2b)、電容C(3b)、電阻A(Ia)組成所述微處理器(8)的外圍電路。4.根據(jù)權(quán)利要求1所述的一種FINT通信接口電路，其特征在于:所述抗干擾電路(4)包括電阻C(3a)、電容D (4b)、電容E (5b)、電容F(6b)、電感A(Ic)、電感B (2c)，電阻C(3a)并聯(lián)在電容D(4b)兩端，所述電容D(4b)的一端通過電感A(Ic)連接電容E(5b)的一端，電容E(5b)另一端接地，電容D(4b)的另一端通過電感B(2c)連接電容F(6b)的正極，電容F (6b)的另一端接地，電容E (5b)和電容F (6b)的非接地端連接光電轉(zhuǎn)換模塊(11)的輸入端。
【專利摘要】本實(shí)用新型提供了一種FINT通信接口電路，主要包括與通信終端進(jìn)行身份認(rèn)證和向其發(fā)送分割密鑰和完整性安全保護(hù)算法FINT的電路，該電路主要由藍(lán)牙接口電路、比較電路、控制電路以及抗干擾電路組成，藍(lán)牙接口電路通過比較電路連接控制電路，藍(lán)牙接口電路還連接抗干擾電路，本實(shí)用新型電路原理簡單，采用的藍(lán)牙接口電路，當(dāng)與通信終端超距5米后，密鑰和完整性安全保護(hù)算法FINT被自動銷毀，從而保護(hù)通信數(shù)據(jù)，同時增加抗干擾電路，可對作用于數(shù)據(jù)傳送系統(tǒng)的干擾進(jìn)行有效的泄放，能夠有效避免干擾對傳輸過程中的數(shù)據(jù)進(jìn)行破壞。
【IPC分類】H04N5/765
【公開號】CN204652543
【申請?zhí)枴緾N201520401365
【發(fā)明人】陳亮
【申請人】成都嗨游互動科技有限公司
【公開日】2015年9月16日
【申請日】2015年6月11日