一種控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電子電路技術(shù)領(lǐng)域，尤其涉及一種控制電路。
【背景技術(shù)】
[0002]高清晰度多媒體接口(HighDefinit1n Multimedia Interface，簡稱HDMI)是一種數(shù)字化視頻/音頻接口技術(shù)，是適合影像傳輸?shù)膶Ｓ眯蛿?shù)字化接口，其可同時傳送音頻和影像信號，最高數(shù)據(jù)傳輸速度為2.25GB/S。隨著科技的發(fā)展，越來越多的設(shè)備采用HDMI纜線進(jìn)行連接，實現(xiàn)DDC(Direct Digital control，簡稱DDC)雙向通訊，設(shè)備之間相互傳遞過渡調(diào)制差分信號和控制信號。在建立通訊前，從機(jī)設(shè)備需要對主機(jī)設(shè)備進(jìn)行識別偵測，因此需要占用從機(jī)設(shè)備的一個輸入或輸出引腳作為偵測引腳，偵測主機(jī)設(shè)備發(fā)送的偵測電平。偵測引腳將相應(yīng)的電平數(shù)據(jù)傳遞給從機(jī)設(shè)備進(jìn)行識別，識別成功后才進(jìn)行DDC通訊。故現(xiàn)有技術(shù)方案占用了芯片的引腳資源和從機(jī)設(shè)備的內(nèi)部空間，造成資源浪費。

【發(fā)明內(nèi)容】

[0003]本實用新型所要解決的技術(shù)問題是，提供一種控制電路，能節(jié)省芯片的引腳資源，優(yōu)化設(shè)備的內(nèi)部空間。
[0004]為解決以上技術(shù)問題，本實用新型實施例提供一種控制電路，包括第一芯片、第二芯片、第一電阻、第二電阻、第三電阻和靜電保護(hù)電路；
[0005]所述第一芯片包括第一時鐘腳、第一數(shù)據(jù)腳和熱插拔引腳；
[0006]所述第二芯片包括第二時鐘腳、第二數(shù)據(jù)腳和待機(jī)信號腳；
[0007]其中，所述第一時鐘腳與所述第二時鐘腳連接；
[0008]所述第一數(shù)據(jù)腳與所述第二數(shù)據(jù)腳連接；
[0009]所述熱插拔引腳與所述第一數(shù)據(jù)腳連接；
[0010]所述待機(jī)信號腳與所述第二時鐘腳連接；
[0011]所述第一電阻連接在所述熱插拔引腳與所述第一數(shù)據(jù)腳之間；
[0012]所述第二電阻連接在所述待機(jī)信號腳與所述第二時鐘腳之間；
[0013]所述第三電阻連接在所述第一數(shù)據(jù)腳與信號地之間；
[0014]所述靜電保護(hù)電路分別與所述第一時鐘腳、第一數(shù)據(jù)腳連接。
[0015]進(jìn)一步的，所述靜電保護(hù)電路包括:第一電容、第二電容、第一二極管和第二二極管；
[0016]所述靜電保護(hù)電路分別與所述第一時鐘腳、第一數(shù)據(jù)腳連接，具體為:
[0017]所述第一電容連接在所述第一時鐘腳和信號地之間；
[0018]所述第二電容連接在所述第一數(shù)據(jù)腳和信號地之間；
[0019]所述第一二極管連接在所述第一時鐘腳和信號地之間；
[0020]所述第二二極管連接在所述第一數(shù)據(jù)腳和信號地之間。
[0021]進(jìn)一步的，所述控制電路還包括:第四電阻；
[0022]所述第四電阻連接在所述第一時鐘腳和第二時鐘腳之間。
[0023]進(jìn)一步的，所述控制電路還包括:第五電阻；
[0024]所述第五電阻連接在所述第一數(shù)據(jù)腳和第二數(shù)據(jù)腳之間。
[0025]可見，本實用新型實施例提供的控制電路，在第一芯片的第一數(shù)據(jù)腳處接入第一電阻和第一芯片的熱插拔引腳，在第一芯片的第一時鐘腳處接入第二電阻和第二芯片的待機(jī)信號腳。當(dāng)?shù)谝恍酒c第二芯片通過HDMI纜線連接后，熱插拔引腳生成高電平，并通過第一電阻拉高第二數(shù)據(jù)腳的電平，第二芯片根據(jù)第二數(shù)據(jù)腳的電平變化進(jìn)行識別判斷。與此同時待機(jī)信號腳生成高電平，并通過第二電阻拉高第一時鐘腳的電平，第一芯片根據(jù)第一時鐘腳的電平變化進(jìn)行識別判斷。當(dāng)?shù)谝恍酒偷诙酒R別成功時，第一芯片與第二芯片進(jìn)行DDC通訊，傳遞控制信號。在通訊完成時，第三電阻將第二數(shù)據(jù)腳的電平進(jìn)行快速放電，避免放電過慢導(dǎo)致第二芯片發(fā)生誤判斷。相比于現(xiàn)有技術(shù)通過占用一個輸入或輸出引腳進(jìn)行識別判斷，本控制電路能節(jié)省芯片的引腳資源，優(yōu)化設(shè)備的內(nèi)部空間。
[0026]進(jìn)一步的，本實用新型的控制電路還包括靜電保護(hù)電路，通過電容和二極管對控制電路進(jìn)行靜電保護(hù)，進(jìn)一步保障了本實用新型的穩(wěn)定性和安全性。
【附圖說明】
[0027]圖1是本實用新型提供的控制電路的一種實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0028]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述。
[0029]參見圖1，是本實用新型提供的控制電路的一種實施例的結(jié)構(gòu)示意圖。如圖1所示，本控制電路包括第一芯片1、第二芯片2、第一電阻RH1、第二電阻RH2、第三電阻RH3和靜電保護(hù)電路。其中，靜電保護(hù)電路包括:第一電容CH8、第二電容CH9、第一二極管DH7和第二二極管DH6。
[0030]在本實施例中，第一芯片I和第二芯片2可以但不限于安裝在不同的終端中，通過HDMI纜線連接，從而實現(xiàn)HDMI通訊。該終端可以為帶HDMI功能的電視，機(jī)頂盒等設(shè)備。
[0031]第一芯片I包括第一時鐘腳11、第一數(shù)據(jù)腳12和熱插拔引腳13。熱插拔引腳13用于在第一芯片I與第二芯片2通過HDMI纜線連接時，輸出5V高電平，從而拉高第二數(shù)據(jù)腳22的電平。
[0032]第二芯片2包括第二時鐘腳21、第二數(shù)據(jù)腳22和待機(jī)信號腳23。待機(jī)信號腳23為第二芯片2待機(jī)時的信號輸出引腳，用于輸出5V待機(jī)信號，從而拉高第一時鐘腳的電平。
[0033]在本實施例中，如圖1所示，第一時鐘腳11與第二時鐘腳21連接。第一數(shù)據(jù)腳12與第二數(shù)據(jù)腳22連接。熱插拔引腳13與第一數(shù)據(jù)腳12連接。待機(jī)信號腳23與第二時鐘腳21連接。
[0034]在本實施例中，第一電阻RHl連接在熱插拔引腳13與第一數(shù)據(jù)腳12之間。第一電阻RHl為上拉電阻，用于在接入HDMI纜線時，將第二數(shù)據(jù)腳22由低電平拉高為高電平。
[0035]在本實施例中，第二電阻RH2連接在待機(jī)信號腳23與第二時鐘腳22之間。第二電阻RH2為上拉電阻，用于在接入HDMI纜線時，將第一時鐘腳11由低電平拉高為高電平。
[0036]在本實施例中，第一芯片I與第二芯片2通過HDMI纜線進(jìn)行連接時，使得第一時鐘腳11與第二時鐘腳21連接，第一數(shù)據(jù)腳12與第二數(shù)據(jù)腳22連接。這時，熱插拔引腳13輸出高電平，通過第一電阻RHl拉高第二數(shù)據(jù)腳22的電平，第二芯片2根據(jù)第二數(shù)據(jù)腳22的電平變化，進(jìn)行識別判斷，確定是否進(jìn)行DDC通訊。與此同時，待機(jī)信號腳23輸出高電平，通過第二電阻RH2拉高第一時鐘腳11的電平，第一芯片I根據(jù)第一時鐘腳的電平變化進(jìn)行識別判斷，確定是否進(jìn)行DDC通訊。當(dāng)兩芯片均完成判斷并確定進(jìn)行可DDC通訊時，第一芯片I與第二芯片2開始DDC通訊，傳遞過渡調(diào)制差分信號和控制信號。
[0037]在本實施例中，第三電阻RH3連接在第一數(shù)據(jù)腳12與信號地GND之間。第三電阻RH3用于在第一芯片與第二芯片完成DDC通訊時，對第二數(shù)據(jù)引腳22進(jìn)行快速放電，避免因放電過慢導(dǎo)致第二芯片2發(fā)生誤判斷。
[0038]在本實施例中，靜電保護(hù)電路分別與第一時鐘腳11、第一數(shù)據(jù)腳12連接，具體為:第一電容CH8連接在第一時鐘腳11和信號地GND之間。第二電容CH9連接在第一數(shù)據(jù)腳12和信號地GND之間。第一二極管DH7連接在第一時鐘腳11和信號地GND之間。第二二極管DH6連接在第一數(shù)據(jù)腳和信號地GND之間。
[0039]在本實施例中，控制電路還包括:第四電阻RH19和第五電阻RH21。第四電阻RH19連接在第一時鐘腳11和第二時鐘腳21之間。第五電阻RH21連接在第一數(shù)據(jù)腳12和第二數(shù)據(jù)腳22之間。第四電阻RH19與第五電阻RH21均為分壓電阻，在第一芯片I和第二芯片2進(jìn)行通訊時進(jìn)行分壓。
[0040]由上可見，本實用新型實施例提供的控制電路，在第一芯片I的第一數(shù)據(jù)腳12處接入第一電阻RHl和第一芯片I的熱插拔引腳13，在第一芯片I的第一時鐘腳11處接入第二電阻RH2和第二芯片2的待機(jī)信號腳23。當(dāng)?shù)谝恍酒琁與第二芯片2通過HDMI纜線連接后，熱插拔引腳13生成高電平，并通過第一電阻RHl拉高第二數(shù)據(jù)腳22的電平，第二芯片2根據(jù)第二數(shù)據(jù)腳22的電平變化進(jìn)行識別判斷。與此同時待機(jī)信號23腳生成高電平，并通過第二電阻RH2拉高第一時鐘腳11的電平，第一芯片I根據(jù)第一時鐘腳11的電平變化進(jìn)行識別判斷。當(dāng)?shù)谝恍酒琁和第二芯片2均識別成功時，第一芯片I與第二芯片2進(jìn)行DDC通訊，傳遞控制信號。在通訊完成時，第三電阻RH3將第二數(shù)據(jù)腳22的電平進(jìn)行快速放電，避免放電過慢導(dǎo)致第二芯片發(fā)生誤判斷。相比于現(xiàn)有技術(shù)通過占用一個輸入或輸出引腳進(jìn)行識別判斷，本控制電路能節(jié)省芯片的引腳資源，優(yōu)化設(shè)備的內(nèi)部空間。
[0041]進(jìn)一步的，本實用新型的控制電路還包括靜電保護(hù)電路，通過電容和二極管對控制電路進(jìn)行靜電保護(hù)，進(jìn)一步保障了本實用新型的穩(wěn)定性和安全性。
[0042]以上所述是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也視為本實用新型的保護(hù)范圍。
【主權(quán)項】
1.一種控制電路，其特征在于，包括第一芯片、第二芯片、第一電阻、第二電阻、第三電阻和靜電保護(hù)電路； 所述第一芯片包括第一時鐘腳、第一數(shù)據(jù)腳和熱插拔引腳； 所述第二芯片包括第二時鐘腳、第二數(shù)據(jù)腳和待機(jī)信號腳； 其中，所述第一時鐘腳與所述第二時鐘腳連接； 所述第一數(shù)據(jù)腳與所述第二數(shù)據(jù)腳連接； 所述熱插拔引腳與所述第一數(shù)據(jù)腳連接； 所述待機(jī)信號腳與所述第二時鐘腳連接； 所述第一電阻連接在所述熱插拔引腳與所述第一數(shù)據(jù)腳之間； 所述第二電阻連接在所述待機(jī)信號腳與所述第二時鐘腳之間； 所述第三電阻連接在所述第一數(shù)據(jù)腳與信號地之間； 所述靜電保護(hù)電路分別與所述第一時鐘腳、第一數(shù)據(jù)腳連接。2.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述靜電保護(hù)電路包括:第一電容、第二電容、第一二極管和第二二極管； 所述靜電保護(hù)電路分別與所述第一時鐘腳、第一數(shù)據(jù)腳連接，具體為: 所述第一電容連接在所述第一時鐘腳和信號地之間； 所述第二電容連接在所述第一數(shù)據(jù)腳和信號地之間； 所述第一二極管連接在所述第一時鐘腳和信號地之間； 所述第二二極管連接在所述第一數(shù)據(jù)腳和信號地之間。3.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述控制電路還包括:第四電阻； 所述第四電阻連接在所述第一時鐘腳和第二時鐘腳之間。4.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述控制電路還包括:第五電阻； 所述第五電阻連接在所述第一數(shù)據(jù)腳和第二數(shù)據(jù)腳之間。
【專利摘要】本實用新型公開了一種控制電路，包括第一芯片、第二芯片、第一電阻、第二電阻、第三電阻和靜電保護(hù)電路；第一芯片包括第一時鐘腳、第一數(shù)據(jù)腳和熱插拔引腳；第二芯片包括第二時鐘腳、第二數(shù)據(jù)腳和待機(jī)信號腳；第一時鐘腳與第二時鐘腳連接；第一數(shù)據(jù)腳與第二數(shù)據(jù)腳連接；熱插拔引腳與第一數(shù)據(jù)腳連接；待機(jī)信號腳與第二時鐘腳連接；第一電阻連接在熱插拔引腳與所述第一數(shù)據(jù)腳之間；第二電阻連接在待機(jī)信號腳與所述第二時鐘腳之間；第三電阻連接在第一數(shù)據(jù)腳與信號地之間；靜電保護(hù)電路分別與第一時鐘腳、第一數(shù)據(jù)腳連接。本實用新型技術(shù)方案能節(jié)省芯片的引腳資源，優(yōu)化設(shè)備的內(nèi)部空間。
【IPC分類】H04N5/765
【公開號】CN204721475
【申請?zhí)枴緾N201520440374
【發(fā)明人】黃朝煥, 劉威河, 周海, 潘軍璋, 陳榮堅, 陳湘武, 洪煥清, 李定松, 康厚均, 張海明
【申請人】廣州視源電子科技股份有限公司
【公開日】2015年10月21日
【申請日】2015年6月24日