基于udp的tdma協(xié)議控制平臺(tái)的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本實(shí)用新型涉及一種基于UDP的TDMA協(xié)議控制平臺(tái)，具體地說是在UDP數(shù)據(jù)傳輸協(xié)議下，實(shí)現(xiàn)基于TDMA的信道接入控制的平臺(tái)。
【背景技術(shù)】
[0002]隨著互聯(lián)網(wǎng)的飛速發(fā)展，以太網(wǎng)的應(yīng)用也越來越廣泛，速度也越來越快。目前，近八成的網(wǎng)絡(luò)都采用的是以太網(wǎng)技術(shù)。同時(shí)，隨著技術(shù)的不斷成熟與進(jìn)步，以太網(wǎng)的應(yīng)用范圍也不再局限于局域網(wǎng)，基于以太網(wǎng)的接入技術(shù)也得到了廣泛的應(yīng)用。物理層與鏈路層間的接口是接入網(wǎng)領(lǐng)域中不斷發(fā)展的技術(shù)，其職能是負(fù)責(zé)從物理層得到的數(shù)據(jù)中提取ATM，IP分組，通過物理層與鏈路層間的高速接口提交給專用ASIC或網(wǎng)絡(luò)處理器進(jìn)行處理。物理層與鏈路層間的接口負(fù)責(zé)在物理層和鏈路層之間傳輸數(shù)據(jù)，通常發(fā)送方向定義為鏈路層到物理層的數(shù)據(jù)傳輸，接收方向定義為物理層到鏈路層的數(shù)據(jù)傳輸，一般支持變長的數(shù)據(jù)包格式傳輸，并且要求數(shù)據(jù)的發(fā)送方和接收方都擁有獨(dú)立的流量控制。數(shù)據(jù)的發(fā)送方提供發(fā)送數(shù)據(jù)的有效標(biāo)識(shí)，數(shù)據(jù)接收方提供接收空間的有效標(biāo)識(shí)。
[0003]基于UDP的TDMA協(xié)議控制技術(shù)研究對(duì)于以太網(wǎng)接入技術(shù)有著重大的意義，隨著制造工藝的不斷提升，集成電路的集成度也越來越高，相同面積可以集成更多的元件，但是這也使得制造一片芯片所需要的時(shí)間和成本也相應(yīng)的提高了。這些問題給FPGA提供了很好的發(fā)展機(jī)遇，在FPGA上實(shí)現(xiàn)UDP的TDMA協(xié)議控制，并將其應(yīng)用到以太網(wǎng)的相關(guān)應(yīng)用中，是有一定的實(shí)際意義的。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的是提供一種基于UDP的TDMA協(xié)議控制平臺(tái)，在此平臺(tái)上實(shí)現(xiàn)TDMA協(xié)議的控制，從而使得上MAC軟件與物理層軟件實(shí)現(xiàn)互聯(lián)互通。
[0005]為了達(dá)到上述目的，本實(shí)用新型采用的技術(shù)方案是:
[0006]—種基于UDP的TDMA協(xié)議控制平臺(tái)，其平臺(tái)包括:綜合業(yè)務(wù)處理模件1，ATOM核心板模件2、變頻板模件3。綜合業(yè)務(wù)處理模件1和ATOM核心板模件2通過網(wǎng)口相連，與變頻板模件3構(gòu)成了基于UDP的TDMA協(xié)議控制平臺(tái)。
[0007]所述綜合業(yè)務(wù)處理模件1為模塊化結(jié)構(gòu)，包括1個(gè)FPGA芯片11，1個(gè)中頻DAC信號(hào)處理器12,1個(gè)USB串口 13,1個(gè)以太網(wǎng)口 14,1個(gè)FLASH15,1個(gè)JTAG 口 16。
[0008]所述ATOM核心板模件2，包括1個(gè)CPU 21，1個(gè)收發(fā)頻率控制單元22，1個(gè)發(fā)功率控制單元23,1個(gè)人機(jī)接口板24,1個(gè)FLASH模塊25。
[0009]所述變頻板模件3，包括1個(gè)FPGA芯片31，1個(gè)頻合指示單元32，1個(gè)ADC轉(zhuǎn)化模塊33。
[〇〇1〇]本實(shí)用新型提供基于UDP的TDMA協(xié)議控制平臺(tái)，采用模塊化結(jié)構(gòu)設(shè)計(jì)，明確接口標(biāo)準(zhǔn)，以簡明的結(jié)構(gòu)建立硬件平臺(tái)，側(cè)重以功能和電路模塊對(duì)應(yīng)。具體是將綜合業(yè)務(wù)軟件、上MAC軟件對(duì)應(yīng)硬件平臺(tái)的綜合業(yè)務(wù)電路模件、ATOM核心板電路模件。該平臺(tái)只需要網(wǎng)線和PC機(jī)就可以實(shí)現(xiàn)媒體傳輸功能。同時(shí)本實(shí)用新型具有理念新穎、設(shè)計(jì)簡單、方法可靠、實(shí)用性強(qiáng)，操作靈活快捷，整體結(jié)構(gòu)合理等特點(diǎn)。
【附圖說明】
[0011]圖1本實(shí)用新型電路模件電原理框圖
[0012]圖中符號(hào)說明:
[0013]1為綜合業(yè)務(wù)處理模件，2為ATOM核心板模件，3為變頻板模件。
[0014]11為FPGA芯片，12為中頻DAC信號(hào)處理器，13為USB串口，14為以太網(wǎng)口，15為FLASH，16 為 JTAG 口。
[0015]21為CPU，22為收發(fā)頻率控制單元，23為發(fā)功率控制單元，24為人機(jī)接口板，25為FLASH模塊。
[0016]31為FPGA芯片，32為頻合指示單元，33為ADC轉(zhuǎn)化模塊。
【具體實(shí)施方式】
[0017]請(qǐng)參閱圖1所示，為本實(shí)用新型具體實(shí)施例。
[0018]從圖1可以看出:
[0019]—種基于UDP的TDMA協(xié)議控制平臺(tái)，其平臺(tái)包括:綜合業(yè)務(wù)處理模件1，ATOM核心板模件2、變頻板模件3。綜合業(yè)務(wù)處理模件1和ATOM核心板模件2通過網(wǎng)口相連，與變頻板模件3構(gòu)成了一個(gè)整體，形成了基于UDP的TDMA協(xié)議控制平臺(tái)。其中:
[0020]所述綜合業(yè)務(wù)處理模件1為模塊化結(jié)構(gòu)，包括1個(gè)FPGA芯片11，1個(gè)中頻DAC信號(hào)處理器12,1個(gè)USB串口 13,1個(gè)以太網(wǎng)口 14, 一個(gè)FLASH 15,1個(gè)JTAG 口 16 ;中頻DAC信號(hào)處理器12、USB串口 13,以太網(wǎng)口 14，F(xiàn)LASH 15，JTAG 口 16分別通過腳A2、A3、A4、A5、A6與FPGA芯片11進(jìn)行控制信息與數(shù)據(jù)的交互。FPGA芯片11的A7腳與ATOM板的CPU的B4腳相連進(jìn)行控制信息的交流。FPGA芯片11的FIFO與ATOM板的B3相連進(jìn)行數(shù)據(jù)交互。
[0021]所述ATOM核心板模件2包括1個(gè)CPU 21，1個(gè)收發(fā)頻率控制單元22，1個(gè)發(fā)功率控制單元23,1個(gè)人機(jī)接口板24,1個(gè)FLASH模塊25 ;收發(fā)頻率控制單元22,發(fā)功率控制單元23通過引腳B7、B6與CPU芯片21進(jìn)行控制信號(hào)和數(shù)據(jù)信號(hào)的交互；人機(jī)接口板24, FLASH模塊25通過Bl、B2與CPU 21進(jìn)行數(shù)據(jù)交互的。
[0022]所述變頻板模件3包括1個(gè)FPGA芯片31，1個(gè)頻合指示單元32,1個(gè)ADC轉(zhuǎn)化模塊33,頻合指示單元32與變頻的集成電路31的C1腳相連，與ATOM核心板CPU 21的B5腳相連，實(shí)現(xiàn)信息的交換與傳遞；ADC轉(zhuǎn)化模塊33通過C2腳與FPGA芯片11進(jìn)行交互的；變頻板模件3接收來自外部射頻單元的中頻信號(hào)，發(fā)射中頻信號(hào)給外部射頻單元。
[0023]值得說明的是本實(shí)用新型選用的主要元器件型號(hào)依次為:綜合業(yè)務(wù)處理模件1上的FPGA芯片(Xilinx xc6vlx240t)，以太網(wǎng)驅(qū)動(dòng)芯片(88ellll)，ADC芯片(AD9248BSTZ-65) ;ΑΤ0Μ 核心板 2 上的 CPU 采用 Inter 凌動(dòng)系列 L 6GHZAtomZ530,芯片組米用 Inter Poulsbo(US15W)SCH chipset;變頻板模件 3 上的 FPGA 芯片(XilinxXC3S250E144QFP)，其余為工業(yè)級(jí)元器件與精加工自制件。
[0024]以上實(shí)施例，僅為本實(shí)用新型的較佳實(shí)施例而已，用以說明本實(shí)用新型的技術(shù)特征和可實(shí)施性，并非用以限定本實(shí)用新型的申請(qǐng)專利權(quán)利；同時(shí)以上的描述，對(duì)于熟知本技術(shù)領(lǐng)域的專業(yè)人士應(yīng)可明了加以實(shí)施，因此，其它在未脫離本實(shí)用新型所揭示的前提下所完成的等效改變或修飾，均應(yīng)包含在所述的申請(qǐng)專利范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于UDP的TDMA協(xié)議控制平臺(tái)，其平臺(tái)包括:綜合業(yè)務(wù)處理模件(1)，ATOM核心板模件(2)、變頻板模件(3)共3個(gè)部分相結(jié)合構(gòu)成一個(gè)整體，其特征是: 所述綜合業(yè)務(wù)處理模件(1)為模塊化結(jié)構(gòu)，包括1個(gè)FPGA芯片(11)，1個(gè)中頻DAC信號(hào)處理器(12)，1 個(gè)USB 串口(13)，1 個(gè)以太網(wǎng)口 (14)，一個(gè) FLASH(15)，1 個(gè) JTAG 口 (16)；中頻DAC信號(hào)處理器(12)、USB串口 (13)，以太網(wǎng)口 (14)，F(xiàn)LASH(15)，JTAG 口 (16)分別通過腳A2、A3、A4、A5、A6與FPGA芯片(11)進(jìn)行控制信息與數(shù)據(jù)的交互；FPGA芯片(11)的A7腳與ATOM板的CPU的B4腳相連進(jìn)行控制信息的交流；FPGA芯片(11)的FIFO與ATOM板的B3相連進(jìn)行數(shù)據(jù)交互。2.如權(quán)利要求1所述的一種基于UDP的TDMA協(xié)議控制平臺(tái)，其特征是: 所述ATOM核心板模件(2)包括1個(gè)CPU (21)，1個(gè)收發(fā)頻率控制單元(22)，1個(gè)發(fā)功率控制單元(23)，1個(gè)人機(jī)接口板(24)，1個(gè)FLASH模塊(25);收發(fā)頻率控制單元(22)，發(fā)功率控制單元(23)通過引腳B7、B6與CPU芯片(21)進(jìn)行控制信號(hào)和數(shù)據(jù)信號(hào)的交互；人機(jī)接口板(24)、FLASH模塊(25)通過Bl、B2與CPU(21)進(jìn)行數(shù)據(jù)交互的。3.如權(quán)利要求1所述的一種基于UDP的TDMA協(xié)議控制平臺(tái)，其特征是: 所述變頻板模件(3)包括1個(gè)變頻集成電路(31)，1個(gè)頻合指示單元(32)，1個(gè)ADC轉(zhuǎn)化模塊(33)，頻合指示單元(32)與變頻的集成電路(31)的C1腳相連，與ATOM核心板CPU (21)的B5腳相連，實(shí)現(xiàn)信息的交換與傳遞；ADC轉(zhuǎn)化模塊(33)通過C2腳與FPGA芯片(11)進(jìn)行交互的；變頻板模件(3)接收來自外部射頻單元的中頻信號(hào)，發(fā)射中頻信號(hào)給外部射頻單元。
【專利摘要】本實(shí)用新型為一種基于UDP的TDMA協(xié)議控制平臺(tái)。它滿足MAC層軟件到物理層軟件的設(shè)計(jì)與傳輸需求，實(shí)現(xiàn)了兩者之間的互聯(lián)互通，使得TDMA的協(xié)議功能實(shí)現(xiàn)方式更加簡單化。基于UDP的TDMA協(xié)議控制平臺(tái)，其平臺(tái)包括：綜合業(yè)務(wù)處理模件1，ATOM核心板模件2、變頻板模件3。本實(shí)用新型提供的基于UDP的TDMA協(xié)議控制平臺(tái)采用模塊化結(jié)構(gòu)設(shè)計(jì)，明確接口標(biāo)準(zhǔn)，以簡明的結(jié)構(gòu)建立硬件平臺(tái)，側(cè)重以功能和電路模塊對(duì)應(yīng)。<!-- 2 -->
【IPC分類】H04L29/06, H04L29/08
【公開號(hào)】CN205051727
【申請(qǐng)?zhí)枴緾N201520781655
【發(fā)明人】嚴(yán)忠, 黃華東, 黃祥, 彭宇, 李國治, 劉月, 余召仿, 鐘秉飛, 喻磊, 童嘉新, 高立, 付培培
【申請(qǐng)人】武漢中元通信股份有限公司
【公開日】2016年2月24日
【申請(qǐng)日】2015年10月9日