一種監(jiān)聽電梯總線通訊的解碼器的制造方法
【專利摘要】一種監(jiān)聽電梯總線通訊的解碼器，涉及一種監(jiān)聽電梯總線通訊的解碼器，所述解碼器配置超低功耗的8位閃存單片機(jī)及邏輯單元模塊和數(shù)控振蕩器；CLC模塊的輸出連接外設(shè)CLC模塊以及輸出引腳；其配置有鎖存器、觸發(fā)器、透明鎖存器；其定時器為數(shù)控振蕩器NCO模塊，D型觸發(fā)器管腳RB5連接到CLC4配置的D型觸發(fā)器的D端，D型觸發(fā)器的CLK端RA1連接NCO模塊的輸出RC1；D型觸發(fā)器的輸出是曼徹斯特解碼的數(shù)據(jù)線，連接SPI模塊的DATA腳RB4；異或門的輸入端一個是連接第一級CLC4的輸出端。本實(shí)用新型通過監(jiān)聽電梯控制系統(tǒng)總線數(shù)據(jù)，及時了解電梯運(yùn)行情況；如，電梯發(fā)生運(yùn)行故障，及時上報監(jiān)控中心，實(shí)現(xiàn)電梯困人快速救援。
【專利說明】
一種監(jiān)聽電梯總線通訊的解碼器
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種監(jiān)聽解碼器，特別是涉及一種監(jiān)聽電梯總線通訊的解碼器。
【背景技術(shù)】
[0002 ]目前主流的電梯控制系統(tǒng)常用的數(shù)據(jù)總線有:RS485總線，CAN總線，LonWorks總線，RSL總線等。通過監(jiān)聽電梯控制系統(tǒng)總線數(shù)據(jù)，可以實(shí)時了解電梯運(yùn)行情況。如果電梯發(fā)生運(yùn)行故障，及時上報監(jiān)控中心，實(shí)現(xiàn)電梯困人快速救援。
[0003]世界上最大的電梯公司之一的通力電梯有限公司其電梯控制系統(tǒng)采用LonWorks數(shù)據(jù)總線。
[0004]LonWorks控制網(wǎng)絡(luò)是當(dāng)前較為流行、通信能力較強(qiáng)的一種現(xiàn)場總線。在采用雙絞線波特率的78kbps通信網(wǎng)絡(luò)中，直接通信距離可達(dá)2700米。LonWorks傳輸信號采用曼徹斯特編碼，使網(wǎng)絡(luò)具有很強(qiáng)的抗干擾能力。曼徹斯特編碼在每一位的起始時刻總有一次跳變。這種編碼方式有利于在接收端從數(shù)據(jù)流中提取發(fā)送端的時鐘信息而不需要專用時鐘線。
[0005]傳統(tǒng)的設(shè)計一般采用專用的曼徹斯特編碼譯碼器HD15530，傳輸速率由外部時鐘電路控制，與系統(tǒng)主機(jī)的數(shù)據(jù)交換則通過8位的串入并出和并入串出移位寄存器實(shí)現(xiàn)，結(jié)構(gòu)較為復(fù)雜。

【發(fā)明內(nèi)容】

[0006]本實(shí)用新型的目的在于提供一種監(jiān)聽電梯總線通訊的解碼器，本實(shí)用新型采用PIC16F1509片內(nèi)資源實(shí)現(xiàn)曼徹斯特編碼譯碼器，電路簡單，價格便宜，可以進(jìn)行高級應(yīng)用，靈活、適用性強(qiáng)。
[0007]本實(shí)用新型的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0008]—種監(jiān)聽電梯總線通訊的解碼器，所述解碼器配置超低功耗的8位閃存單片機(jī)及邏輯單元模塊和數(shù)控振蕩器;CLC模塊的輸出連接外設(shè)CLC模塊以及輸出引腳;其配置有鎖存器、觸發(fā)器、透明鎖存器；其定時器為數(shù)控振蕩器NCO模塊，D型觸發(fā)器管腳RB5連接到CLC4配置的D型觸發(fā)器的D端，D型觸發(fā)器的CLK端RA I連接NCO模塊的輸出RCI; D型觸發(fā)器的輸出是曼徹斯特解碼的數(shù)據(jù)線，連接SPI模塊的DATA腳RB4;異或門的輸入端一個是連接第一級CLC4的輸出端，另一個輸入端連接RC3 ;NC0的輸出RCl連接到SPI模塊的CLOCK腳RB6;SPI模塊DATA的RB4腳連接解碼的數(shù)據(jù)線，SPI模塊CLOCK的RB6連接解碼的時鐘線。
[0009]所述的一種監(jiān)聽電梯總線通訊的解碼器，所述定時器包括16位增量寄存器與20位累加器。
[0010]本實(shí)用新型的優(yōu)點(diǎn)與效果是:
[0011]本實(shí)用新型的PIC16F1509器件是Microchip新推出的采用低功耗XLP技術(shù)的增強(qiáng)型內(nèi)核器件。解碼器只需要很少的固件支持，因此在模塊初始化之后，只需要非常少的CPU周期數(shù)據(jù)和時鐘可以直接送至PIC16F1509內(nèi)部SPI模塊，從而實(shí)現(xiàn)速率最高為500 kbps的曼徹斯特數(shù)據(jù)解碼。通過監(jiān)聽電梯控制系統(tǒng)總線數(shù)據(jù)，及時了解電梯運(yùn)行情況;如，電梯發(fā)生運(yùn)行故障，及時上報監(jiān)控中心，實(shí)現(xiàn)電梯困人快速救援。
【附圖說明】
[0012]圖1是本實(shí)用新型解碼器片內(nèi)構(gòu)成圖；
[0013]圖2是本實(shí)用新型解碼器電路圖；
[0014]圖3是本實(shí)用新型解碼測試點(diǎn)波形圖。
【具體實(shí)施方式】
[0015]下面結(jié)合實(shí)施例對本實(shí)用新型進(jìn)行詳細(xì)說明。
[0016]本實(shí)用新型PIC16F1509是Microchip公司的超低功耗的8位閃存單片機(jī)，特別是其具有兩個模塊，可配置邏輯單元(Configurable Logic Cel I，CLC)模塊和數(shù)控振蕩器(Numerically Controlled Oscillator，NC0)，通過配置可以實(shí)現(xiàn)曼徹斯特解碼器。
[0017]PIC16F1509器件內(nèi)部配置邏輯單元(CLC)提供的可編程邏輯在工作時不受CPU執(zhí)行的限制。該邏輯單元允許復(fù)用其他外設(shè)、輸入引腳或寄存器位的信號，這通過能驅(qū)動可選單輸出邏輯功能的可配置門來實(shí)現(xiàn)。每個CLC模塊的輸出都可以在內(nèi)部送至外設(shè)、其他CLC模塊以及輸出引腳。可以配置以下八種邏輯功能:與-或門、或-異或門、與門、SR鎖存器、帶置位和復(fù)位功能的D型觸發(fā)器、帶復(fù)位功能的D型觸發(fā)器、帶復(fù)位功能的J-K觸發(fā)器和帶置位和復(fù)位功能的透明鎖存器。每個邏輯功能有四個輸入和一個輸出。四個輸入是上一級的四個數(shù)據(jù)門輸出。
[0018]PIC16F1509器件內(nèi)部數(shù)控振蕩器NCO模塊是一個定時器，該定時器使用16位增量寄存器與20位累加器相加來對輸入頻率進(jìn)行分頻。通過參數(shù)配置可以實(shí)現(xiàn)在高精度的固定占空比下輸出，用于與CLC配合生產(chǎn)曼徹斯特編碼的時鐘線。
[0019]PIC16F1509實(shí)現(xiàn)曼徹斯特解碼的片內(nèi)構(gòu)成圖如圖1所示，片外連線原理圖如圖2所示。PICl 6F1509實(shí)現(xiàn)曼徹斯特解碼邏輯分四級:
[0020]第一級——D型觸發(fā)器(CLC4)
[0021]曼徹斯特原始信號由管腳RB5輸入到CLC4配置的D型觸發(fā)器的D端，D型觸發(fā)器的CLK端RAUPIC16F1509的18腳)接NCO模塊的輸出RCUPIC16F1509的15腳XD型觸發(fā)器的輸出是曼徹斯特解碼的數(shù)據(jù)線，接SPI模塊的DATA腳RB4(PIC16F1509的13腳)；
[0022]此級在時鐘信號的下降沿鎖存曼徹斯特數(shù)據(jù)。輸出為將饋入單片機(jī)的恢復(fù)數(shù)據(jù)。數(shù)據(jù)在時鐘下降沿進(jìn)行采樣，并且可在時鐘上升沿穩(wěn)定讀取，因?yàn)閿?shù)據(jù)線在時鐘上升沿不會發(fā)生變化。
[0023]第二級——異或門(CLC2)
[0024]CLC2的輸入端一個是第一級CLC4的輸出端，另一個輸入端RC3(PIC16F1509的7腳)接曼徹斯特原始信號。由于曼徹斯特編碼可確保在每個位的中間位置發(fā)生轉(zhuǎn)換，因此可使用異或門來確保每個位中轉(zhuǎn)換都會為第3級提供一個上升沿。這意味著在每個位的中間位置同步解碼器。
[0025]第三級——NCO +與-或(CLCl)
[0026]PIC16F1509的NCO模塊用于生成%位時間以捕捉數(shù)據(jù)值。在低電平有效脈沖頻率模式下，在3/1位時間結(jié)束時使用NCO輸出一個脈沖?？梢允褂锰厥夤δ芗拇嫫骺刂泼}沖寬度。該模塊還需要一個時鐘源，便于以指定的時鐘速率將一個固定值重復(fù)添加到累加器，該時鐘將由 CLCl 提供。NCO 的輸出 RCUPIC16F1509 的 15 腳)接到 SPI 模塊的 CLOCK 腳 RB6(PIC16F1509的11腳)；
[0027]第四級一一 SPI模塊接收曼徹斯特數(shù)據(jù)
[0028]SPI模塊的DATA的RB4(PIC16F1509的13腳)腳接曼徹斯特解碼的數(shù)據(jù)線，SPI模塊的CLOCK的RB6 (PIC16F1509的11腳)接曼徹斯特解碼的時鐘線。配置SPI模塊可以實(shí)現(xiàn)速率最高為500 kbps的曼徹斯特數(shù)據(jù)解碼。
[0029]各邏輯單元輸入輸出點(diǎn)的波形如圖3所示:
[0030]第(I)測試點(diǎn)的波形是總線輸入的曼徹斯特信號；
[0031]第(2)測試點(diǎn)觸發(fā)NCO時捕捉輸入數(shù)據(jù)的D型觸發(fā)器，也是曼徹斯特解碼的數(shù)據(jù)線；
[0032]第(3)測試點(diǎn)為NCO提供起始時間的異或門；
[0033]第(4)測試點(diǎn)為NCO提供時鐘的與-或門，還用于確保時鐘持續(xù)完整的3/4位時間；
[0034]第(5)測試點(diǎn)用于生成3/4位時間的NC0，也是曼徹斯特解碼的時鐘線。
【主權(quán)項(xiàng)】
1.一種監(jiān)聽電梯總線通訊的解碼器，其特征在于，所述解碼器配置超低功耗的8位閃存單片機(jī)及邏輯單元模塊和數(shù)控振蕩器;CLC模塊的輸出連接外設(shè)CLC模塊以及輸出引腳;其配置有鎖存器、觸發(fā)器、透明鎖存器;其定時器為數(shù)控振蕩器NCO模塊，D型觸發(fā)器管腳RB5連接到CLC4配置的D型觸發(fā)器的D端，D型觸發(fā)器的CLK端RAl連接NCO模塊的輸出RCl ;D型觸發(fā)器的輸出是曼徹斯特解碼的數(shù)據(jù)線，連接SPI模塊的DATA腳RB4;異或門的輸入端一個是連接第一級CLC4的輸出端，另一個輸入端連接RC3 ;NC0的輸出RCl連接到SPI模塊的CLOCK腳RB6; SPI模塊DATA的RB4腳連接解碼的數(shù)據(jù)線，SPI模塊CLOCK的RB6連接解碼的時鐘線。2.根據(jù)權(quán)利要求1所述的一種監(jiān)聽電梯總線通訊的解碼器，其特征在于，所述定時器包括16位增量寄存器與20位累加器。
【文檔編號】H04L12/40GK205545317SQ201620171309
【公開日】2016年8月31日
【申請日】2016年3月7日
【發(fā)明人】田衛(wèi)華, 龐新富, 閆鴻魁, 鄧瑋, 包妍, 于宏濤, 張中日, 趙航, 李文祥
【申請人】沈陽工程學(xué)院