一種低功耗便攜式td-lte應(yīng)急通信系統(tǒng)的制作方法
【專利摘要】本實用新型實施例提供一種低功耗便攜式TD?LTE應(yīng)急通信系統(tǒng)，包括基帶處理單元和射頻處理單元，所述基帶處理單元包括主基帶芯片，所述主基帶芯片為高集成度片上系統(tǒng)；所述射頻處理單元由高集成度FPGA基帶處理裝置、高集成度射頻收發(fā)裝置和天線構(gòu)成，所述高集成度FPGA基帶處理裝置與所述高集成度射頻收發(fā)裝置相連，所述高集成度射頻收發(fā)裝置與所述天線相連；所述基帶處理單元還包括第一接口，所述第一接口與所述高集成度片上系統(tǒng)連接；所述射頻處理單元還包括第二接口，所述第二接口與所述高集成度FPGA基帶處理裝置連接；所述第一接口和所述第二接口通過低電壓差分信號連接。采用本方案可以在基站小型化、便攜化的同時可以滿足信號發(fā)射要求。
【專利說明】
一種低功耗便攜式TD-LTE應(yīng)急通信系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本申請涉及通信技術(shù)領(lǐng)域，特別涉及一種低功耗便攜式1D-LTE應(yīng)急通信系統(tǒng)?！颈尘凹夹g(shù)】[〇〇〇2]隨著公網(wǎng)運營商4G技術(shù)應(yīng)用的成熟，大部分專網(wǎng)廠家開始把4G技術(shù)應(yīng)用于專網(wǎng)系統(tǒng)，專網(wǎng)的基站已逐步考慮使用公網(wǎng)基站。但是目前的公網(wǎng)基站在專網(wǎng)使用過程中有一定的問題。第一是采用4G宏站，目前的4G宏站具有體積和功耗過大的缺點，這些不能滿足專網(wǎng)某些便攜式要求;第二是采用小基站，小基站雖然體積較小，但是由于其信號本身特性導(dǎo)致了在專網(wǎng)大功率發(fā)射的時候信號雜散太大而無法滿足發(fā)射要求。所以目前的技術(shù)無論是采用4G宏站還是小基站都存在一些問題。4G技術(shù)專網(wǎng)便攜式問題亟待解決?！緦嵱眯滦蛢?nèi)容】
[0003]有鑒于此，本實用新型實施例的主要目的在于提供一種低功耗便攜式TD-LTE應(yīng)急通信系統(tǒng)，可以在基站小型化、便攜化的同時可以滿足信號發(fā)射要求。
[0004]本實用新型實施例是這樣實現(xiàn)的，一種低功耗便攜式TD-LTE應(yīng)急通信系統(tǒng)，包括基帶處理單元和射頻處理單元，所述基帶處理單元包括主基帶芯片，所述主基帶芯片為高集成度片上系統(tǒng);所述射頻處理單元由高集成度FPGA基帶處理裝置、高集成度射頻收發(fā)裝置和天線構(gòu)成，所述高集成度FPGA基帶處理裝置與所述高集成度射頻收發(fā)裝置相連，所述高集成度射頻收發(fā)裝置與所述天線相連;所述基帶處理單元還包括第一接口，所述第一接口與所述高集成度片上系統(tǒng)連接;所述射頻處理單元還包括第二接口，所述第二接口與所述高集成度FPGA基帶處理裝置連接;所述第一接口和所述第二接口通過低電壓差分信號連接。
[0005]進一步地，所述射頻處理單元還包括:外圍最小系統(tǒng)電路、第一時鐘網(wǎng)絡(luò)、第一電源網(wǎng)絡(luò)；
[0006]所述外圍最小系統(tǒng)電路，用于從千兆以太網(wǎng)獲取基帶數(shù)據(jù)和射頻監(jiān)控信息，并對所述基帶數(shù)據(jù)進行調(diào)制解調(diào)，然后將調(diào)制解調(diào)后的數(shù)據(jù)和所述射頻監(jiān)控信息發(fā)送至所述第一接口；
[0007]所述第一電源網(wǎng)絡(luò)，用于為所述基帶處理單元提供電源；
[0008]所述第一時鐘網(wǎng)絡(luò)，用于系統(tǒng)時鐘同源同步。
[0009]進一步地，所述射頻處理單元還包括:監(jiān)控裝置、第二時鐘網(wǎng)絡(luò)、第二電源網(wǎng)絡(luò)； [〇〇1〇]所述監(jiān)控裝置用于解析第一接口和第二接口傳輸?shù)谋O(jiān)控信息；[〇〇11]所述第二時鐘網(wǎng)絡(luò)，用于以所述第一時鐘網(wǎng)絡(luò)為參考，與所述基帶處理單元的時鐘同步，并為所述射頻處理單元提供工作時鐘和射頻參考時鐘；
[0012]所述第二電源網(wǎng)絡(luò)，用于為所述射頻處理單元提供電源。
[0013]進一步地，所述高集成度片上系統(tǒng)為T2K芯片。[〇〇14]進一步地，所述高集成度射頻收發(fā)裝置為ADI9363芯片。
[0015]根據(jù)上述技術(shù)方案，本實用新型實施例具有如下效果:本系統(tǒng)采用S0C+FPGA+ ADI9363高集成度系統(tǒng)設(shè)計方案，射頻單元和不同的S0C基帶處理單元的靈活組合，由于采用高集成度芯片，與宏站用分立器件來搭的基站對比在成本和體積上有很大的優(yōu)勢；由于采用高集成度FPGA，相對于4G傳統(tǒng)小基站的方案來說它可以對信號削峰從而達到低峰均比以此達到發(fā)射雜散低的要求。【附圖說明】
[0016]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯:
[0017]圖1示出了本申請?zhí)峁┑囊环N低功耗便攜式ID-LTE應(yīng)急通信系統(tǒng)一種實施例的結(jié)構(gòu)框圖；
[0018]圖2示出本申請?zhí)峁┑膽?yīng)急通信系統(tǒng)中下行信號處理流程圖；
[0019]圖3示出本申請?zhí)峁┑膽?yīng)急通信系統(tǒng)中上行信號處理流程圖?！揪唧w實施方式】
[0020]下面結(jié)合附圖和實施例對本申請作進一步的詳細說明?？梢岳斫獾氖牵颂幩枋龅木唧w實施例僅僅用于解釋相關(guān)實用新型，而非對該實用新型的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與有關(guān)實用新型相關(guān)的部分。
[0021]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細說明本申請。[〇〇22]如圖1所示，為本實用新型實施例提供的一種低功耗便攜式ID-LTE應(yīng)急通信系統(tǒng)， 包括基帶處理單元10和射頻處理單元20,所述基帶處理單元10包括主基帶芯片101，所述主基帶芯片為高集成度片上系統(tǒng);所述射頻處理單元由高集成度FPGA基帶處理裝置201、高集成度射頻收發(fā)裝置202和天線203構(gòu)成，所述高集成度FPGA基帶處理裝置201與所述高集成度射頻收發(fā)裝置202相連，所述高集成度射頻收發(fā)裝置202與所述天線203相連;所述基帶處理單元10還包括第一接口 102,所述第一接口 102與所述高集成度片上系統(tǒng)101連接;所述射頻處理單元20還包括第二接口 204，所述第二接口與所述高集成度FPGA基帶處理裝置連接； 所述第一接口 102和所述第二接口 204通過低電壓差分信號連接。[〇〇23]具體來說，本方案采用S0C+FPGA+射頻收發(fā)裝置高集成度系統(tǒng)設(shè)計方案，射頻處理單元和不同的S0C基帶處理單元可以靈活組合。本實用新型實施例中的基帶處理單元10和射頻處理單元20通過接口連接。其中基帶處理單元有主基帶芯片T2K、基帶芯片外圍最小系統(tǒng)電路、第一時鐘網(wǎng)絡(luò)103、第一電源網(wǎng)絡(luò)、第一接口 102組成;其中基帶最小系統(tǒng)電路從千兆以太網(wǎng)獲取基帶數(shù)據(jù)和射頻監(jiān)控信息，基帶最小系統(tǒng)電路將基帶數(shù)據(jù)進行調(diào)制解調(diào)，然后將調(diào)制解調(diào)后的數(shù)據(jù)和監(jiān)控信息送至與射頻處理單元的第一接口 102,這個接口遵循基帶處理單元和射頻處理單元的通信接口時序和通信協(xié)議，通過低壓差分信號LVDS與射頻處理單元20的第二接口 204連接?；鶐幚韱卧?0的第一電源網(wǎng)絡(luò)為基帶板提供各種電源;第一時鐘網(wǎng)絡(luò)103給基帶板提供工作時鐘和接口時鐘，同時還有提供射頻處理單元10提供時鐘，保證整個系統(tǒng)時鐘同源同步。射頻處理單元20由監(jiān)控裝置205、第二時鐘網(wǎng)絡(luò)206、第二電源網(wǎng)絡(luò)、高集成度FPGA基帶處理裝置201、高集成度射頻收發(fā)裝置202和第二接口 204部分組成。監(jiān)控裝置204負責解析基帶處理單元10與射頻處理單元20直接接口傳輸?shù)谋O(jiān)控信息； 第二時鐘網(wǎng)絡(luò)206完成以基帶處理單元10提供的時鐘為參考，與基帶處理單元10的時鐘同步，并為射頻處理單元20提供工作時鐘和射頻參考時鐘;高集成度FPGA基帶處理裝置201完成基帶數(shù)據(jù)上下變頻和上下變頻濾波功能，然后完成基帶數(shù)據(jù)的削峰功能。
[0024]本實用新型實施例優(yōu)選提供的所述高集成度片上系統(tǒng)為T2K芯片。[〇〇25]本實用新型實施例優(yōu)選提供的所述高集成度射頻收發(fā)裝置為ADI9363芯片。
[0026]下面按照信號流向，對本系統(tǒng)的信號流程進行說明，如圖2所示，為信號下行通道， 小基站通過千兆以太網(wǎng)收到下行信號，完成網(wǎng)絡(luò)數(shù)據(jù)接收和解包，得到需要發(fā)射的基帶數(shù)據(jù);對基帶數(shù)據(jù)進行調(diào)制解調(diào)；然后送給射頻處理單元進行上變頻;在進行下行基帶削峰； 最后進行射頻發(fā)射。
[0027]上行信號處理流程如圖3所示，接收到上行射頻信號，首先進行射頻下變頻，然后進行基帶的解調(diào)，解出基帶信號，再將基帶數(shù)據(jù)進行封包，通過網(wǎng)口發(fā)送給核心網(wǎng)。
[0028]以上描述僅為本申請的較佳實施例以及對所運用技術(shù)原理的說明。本領(lǐng)域技術(shù)人員應(yīng)當理解，本申請中所涉及的實用新型范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時也應(yīng)涵蓋在不脫離所述實用新型構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術(shù)特征進行互相替換而形成的技術(shù)方案。
【主權(quán)項】
1.一種低功耗便攜式TD-LTE應(yīng)急通信系統(tǒng)，其特征在于，包括基帶處理單元和射頻處 理單元，所述基帶處理單元包括主基帶芯片，所述主基帶芯片為高集成度片上系統(tǒng);所述射 頻處理單元由高集成度FPGA基帶處理裝置、高集成度射頻收發(fā)裝置和天線構(gòu)成，所述高集 成度FPGA基帶處理裝置與所述高集成度射頻收發(fā)裝置相連，所述高集成度射頻收發(fā)裝置與 所述天線相連;所述基帶處理單元還包括第一接口，所述第一接口與所述高集成度片上系 統(tǒng)連接;所述射頻處理單元還包括第二接口，所述第二接口與所述高集成度FPGA基帶處理 裝置連接;所述第一接口和所述第二接口通過低電壓差分信號連接。2.根據(jù)權(quán)利要求1所述的應(yīng)急通信系統(tǒng)，其特征在于，所述射頻處理單元還包括:外圍 最小系統(tǒng)電路、第一時鐘網(wǎng)絡(luò)、第一電源網(wǎng)絡(luò)；所述外圍最小系統(tǒng)電路，用于從千兆以太網(wǎng)獲取基帶數(shù)據(jù)和射頻監(jiān)控信息，并對所述 基帶數(shù)據(jù)進行調(diào)制解調(diào)，然后將調(diào)制解調(diào)后的數(shù)據(jù)和所述射頻監(jiān)控信息發(fā)送至所述第一接 P;所述第一電源網(wǎng)絡(luò)，用于為所述基帶處理單元提供電源；所述第一時鐘網(wǎng)絡(luò)，用于系統(tǒng)時鐘同源同步。3.根據(jù)權(quán)利要求2所述的應(yīng)急通信系統(tǒng)，其特征在于，所述射頻處理單元還包括:監(jiān)控 裝置、第二時鐘網(wǎng)絡(luò)、第二電源網(wǎng)絡(luò)；所述監(jiān)控裝置用于解析第一接口和第二接口傳輸?shù)谋O(jiān)控信息；所述第二時鐘網(wǎng)絡(luò)，用于以所述第一時鐘網(wǎng)絡(luò)為參考，與所述基帶處理單元的時鐘同 步，并為所述射頻處理單元提供工作時鐘和射頻參考時鐘；所述第二電源網(wǎng)絡(luò)，用于為所述射頻處理單元提供電源。4.根據(jù)權(quán)利要求1?3任一所述的應(yīng)急通信系統(tǒng)，其特征在于，所述高集成度片上系統(tǒng) 為T2K芯片。5.根據(jù)權(quán)利要求1?3任一所述的應(yīng)急通信系統(tǒng)，其特征在于，所述高集成度射頻收發(fā) 裝置為ADI9363芯片。
【文檔編號】H04W4/22GK205584502SQ201620371816
【公開日】2016年9月14日
【申請日】2016年4月27日
【發(fā)明人】覃煥勇
【申請人】廣州彩頻通信科技有限公司