多頻共用pll調(diào)制電路及使用該電路的麥克風的制作方法
【專利摘要】本實用新型涉及多頻共用PLL調(diào)制電路及使用該電路的麥克風，多頻共用PLL調(diào)制電路，包括音頻調(diào)制輸入電路，設(shè)有外部調(diào)制信號輸入端(AUDIO_MOD)；環(huán)路濾波及ADC檢測電路；壓控振蕩電路；脈寬調(diào)制積分濾波電路；其中，所述音頻調(diào)制輸入電路的輸出分別與所述環(huán)路濾波及ADC檢測電路和所述壓控振蕩電路進行連接；所述脈寬調(diào)制積分濾波電路與所述壓控振蕩電路相連接；所述環(huán)路濾波及ADC檢測電路采用變?nèi)荻O管。本實用新型的多頻共用PLL調(diào)制電路，通過變?nèi)荻O管使電壓維持在1個設(shè)定的范圍內(nèi)，省事省人工，可以讓電路在較寬的頻率變化時，自動修正使得PLL的VCO控制電壓能在較小的范圍內(nèi)變化。
【專利說明】
多頻共用PLL調(diào)制電路及使用該電路的麥克風
技術(shù)領(lǐng)域
[0001 ]本實用新型涉及音頻調(diào)制麥克風，特別是多頻共用PLL調(diào)制的麥克風。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)的使用的FM音頻調(diào)制電路中，使用的是單一的以PLL專用控制芯片控制VCO電壓(PLL-DO)，在多頻道更換使用時，此VCO電壓將隨不同的設(shè)定頻率而發(fā)生變化，在頻率低段時，控制電壓是低的，在頻率的高段時，控制電壓是高的，這樣在VCO控制電壓的環(huán)路濾波器的電容充放電曲線的將在頻率的高段時，放電速率快而充電速率慢，在頻率的低段時將會是放電速度慢而充電速率快的現(xiàn)象。該現(xiàn)象將會影響音頻信號在正半周調(diào)制或在負半周調(diào)制時，F(xiàn)M調(diào)制度不對稱，進而在接收解調(diào)后將出現(xiàn)波形不對稱失真現(xiàn)象。
【實用新型內(nèi)容】
[0003]基于此，針對現(xiàn)有技術(shù)，本實用新型的所要解決的技術(shù)問題就是提供一種無波形不對稱失真現(xiàn)象的PLL的VCO控制電壓寬頻率范圍基本保持一致的多頻共用PLL調(diào)制電路。
[0004]本實用新型的技術(shù)方案如下:
[0005]—種多頻共用PLL調(diào)制電路，包括:
[0006]音頻調(diào)制輸入電路，設(shè)有外部的調(diào)制信號輸入端(AUD10_M0D);
[0007]環(huán)路濾波及ADC檢測電路；
[0008]壓控振蕩電路；
[0009]脈寬調(diào)制積分濾波電路；
[0010]其中，
[0011]所述音頻調(diào)制輸入電路的輸出分別與所述環(huán)路濾波及ADC檢測電路和所述壓控振蕩電路進彳丁連接；
[0012]所述脈寬調(diào)制積分濾波電路與所述壓控振蕩電路相連接；
[0013]所述環(huán)路濾波及ADC檢測電路采用變?nèi)荻O管。
[0014]在其中一個實施例中，所述環(huán)路濾波及ADC檢測電路中的直流電壓，并接入所述脈寬調(diào)制積分濾波電路的輸入端。
[0015]在其中一個實施例中，輸出的脈寬調(diào)制信號，經(jīng)積分濾波后，控制所述變?nèi)荻O管。
[0016]在其中一個實施例中，所述環(huán)路濾波及ADC檢測電路設(shè)有控制VCO電壓端(PLL_D0)和 ADC 測試端(ADC_TEST)。
[0017]在其中一個實施例中，所述脈寬調(diào)制積分濾波電路設(shè)有脈寬調(diào)制DAC端(PWM_DAC)0
[0018]在其中一個實施例中，所述壓控振蕩電路設(shè)有鎖相環(huán)輸入端(PLL_Fin)和射頻輸出(RF_0UPUT)。
[0019]本實用新型的另一目的是提供一種高中低頻的頻譜曲線更容易調(diào)整的麥克風。
[0020]一種麥克風，包括如前面所述的多頻共用PLL調(diào)制電路、M⑶控制電路和PLL控制IC電路
[0021]在其中一個實施例中，所述MCU控制電路的MCU接線腳23與所述脈寬調(diào)制DAC端連接，所述MCU接線腳8與ADC測試端連接。
[0022]在其中一個實施例中，所述PLL控制IC電路的IC的接線腳5與所述控制VCO電壓端連接，所述IC的接線腳8與鎖相環(huán)輸入端連接。
[0023]相對現(xiàn)有技術(shù)，本實用新型的有益效果為，通過變?nèi)荻O管使電壓維持在I個設(shè)定的范圍內(nèi)，省事省人工，可以讓電路在較寬的頻率變化時，自動修正使得PLL的VCO控制電壓能在10%較小的范圍內(nèi)變化。
【附圖說明】
[0024]圖1為本實用新型的多頻共用PLL調(diào)制電路圖；
[0025]圖2為使用本實用新型的多頻共用PLL調(diào)制電路的麥克風音頻調(diào)制電路圖。
[0026]以上各圖中，C10—首頻調(diào)制輸入電路;C20—環(huán)路濾波及ADC檢測電路;C30—脈寬調(diào)制積分濾波電路;C40—壓控振蕩電路;C50—MCU控制電路;C60—PLL控制IC電路;AUD10_MOD—外部的調(diào)制信號輸入端;PLL_D0—控制VCO電壓端;DC201—變?nèi)荻O管;ADC_TEST—ADC測試端;PWM_DAC—脈寬調(diào)制DAC端;PLL_Fin—鎖相環(huán)輸入端;RF_0UPUT—射頻輸出。
【具體實施方式】
[0027]下面參考附圖并結(jié)合實施例對本實用新型進行詳細說明。需要說明的是，在不沖突的情況下，以下各實施例及實施例中的特征可以相互組合。
[0028]圖1給出了多頻共用PLL調(diào)制電路圖，圖2為對應(yīng)麥克風應(yīng)用電路圖，結(jié)合圖1-圖2可知，該多頻共用PLL調(diào)制電路包括音頻調(diào)制輸入電路C1、環(huán)路濾波及ADC檢測電路C20、脈寬調(diào)制積分濾波電路C30、壓控振蕩電路C40。音頻調(diào)制輸入電路ClO設(shè)有外部的調(diào)制信號輸入端AUD10_M0D，環(huán)路濾波及ADC檢測電路C20設(shè)有控制VCO電壓端PLL_D0和ADC測試端ADC_TEST，脈寬調(diào)制積分濾波電路C30設(shè)有脈寬調(diào)制DAC端PWM_DAC，壓控振蕩電路C40設(shè)有鎖相環(huán)輸入端PLL_Fin-和射頻輸出RF_0UPUT。音頻調(diào)制輸入電路ClO的輸出分別與環(huán)路濾波及ADC檢測電路C20和壓控振蕩電路C40進行連接;脈寬調(diào)制積分濾波電路C30與壓控振蕩電路C40相連接。
[0029]環(huán)路濾波及ADC檢測電路C20使用變?nèi)荻O管DC201，使整個的VCO控制電壓穩(wěn)定在一個預(yù)定的電壓值范圍內(nèi)，保證在整個多頻共用的PLL調(diào)制器，在頻率的高段和低段，VCO的控制電壓維持在一個較小的范圍內(nèi)變化，進而使VCO控制電壓的環(huán)路濾波器的電容充放電速率基本保持一致。在電路中，振蕩器的輸出信號分出兩路，I路輸出給后級的高頻信號放大器，另I路輸入PLL控制1C，檢出相位差后，由PLL_D0控制信號，經(jīng)環(huán)路濾波器整成直流控制電壓，控制振蕩器中的I個變?nèi)荻O管，使電路的振蕩頻率控制在要求的頻率內(nèi)。在環(huán)路濾波器整成的直流電壓取出，并接入MCU的ADC輸入端，并由MCU比較后，輸出I個脈寬調(diào)制(PffM)信號，經(jīng)積分濾波后，控制振蕩器中的I個變?nèi)荻O管，使MCU的ADC檢測到的電壓維持在I個設(shè)定的范圍內(nèi)，這樣，就可以讓電路在較寬的頻率變化時，PLL的VCO控制電壓能在I個較小的范圍內(nèi)變化。
[0030]圖2的麥克風電路中，包括前面所述的多頻共用PLL調(diào)制電路、MCU控制電路和PLL控制IC電路，MCU接線腳23與脈寬調(diào)ffjijDAC端連接，接線腳8與ADC測試端連接;PLL控制IC電路的IC的接線腳5與控制VCO電壓端連接，接線腳8與鎖相環(huán)輸入端連接。本實用新型的麥克風，音頻輸出的高中低頻的頻譜曲線更容易調(diào)整，并更接近原聲高中低頻的組合狀態(tài)。
[0031 ] 從上面可知，本實用新型的多頻共用PLL調(diào)制電路，通過用M⑶輸出的PffM控制信號控制I個變?nèi)荻O管，實現(xiàn)自動修正現(xiàn)有技術(shù)電路中的電容電感參數(shù)的不一致造成的VCO電壓需用I個機械調(diào)整的電容來墊整，調(diào)整也不需要專用的調(diào)試設(shè)備，省時省人工。VCO的控制電壓自動控制在I個設(shè)定的值，使環(huán)路濾波器中的電容兩端的電壓維持在充電和放電由基本一致的曲線上，使調(diào)制信號在FM的調(diào)制時，在調(diào)制信號的正半周和負半周，都有基本一致的調(diào)制度。
[0032]以上所述實施例僅表達了本實用新型的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本實用新型專利范圍的限制。應(yīng)當指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本實用新型的保護范圍。因此，本實用新型專利的保護范圍應(yīng)以所附權(quán)利要求為準。。
【主權(quán)項】
1.一種多頻共用PLL調(diào)制電路，其特在在于，包括: 音頻調(diào)制輸入電路，設(shè)有外部的調(diào)制信號輸入端(AUD1_MOD); 環(huán)路濾波及ADC檢測電路； 壓控振蕩電路； 脈寬調(diào)制積分濾波電路； 其中， 所述音頻調(diào)制輸入電路的輸出分別與所述環(huán)路濾波及ADC檢測電路和所述壓控振蕩電路進行連接； 所述脈寬調(diào)制積分濾波電路與所述壓控振蕩電路相連接； 所述環(huán)路濾波及ADC檢測電路采用變?nèi)荻O管。2.根據(jù)權(quán)利要求1所述的多頻共用PLL調(diào)制電路，其特征在于，所述環(huán)路濾波及ADC檢測電路中的直流電壓，并接入所述脈寬調(diào)制積分濾波電路的輸入端。3.根據(jù)權(quán)利要求2所述的多頻共用PLL調(diào)制電路，其特征在于，輸出的脈寬調(diào)制信號，經(jīng)積分濾波后，控制所述變?nèi)荻O管。4.根據(jù)權(quán)利要求1?3任一項所述的多頻共用PLL調(diào)制電路，其特征在于，所述環(huán)路濾波及ADC檢測電路設(shè)有控制VCO電壓端(PLL_D0 )和ADC測試端(ADC_TEST )。5.根據(jù)權(quán)利要求1?3任一項所述的多頻共用PLL調(diào)制電路，其特征在于，所述脈寬調(diào)制積分濾波電路設(shè)有脈寬調(diào)制DAC端(PffM_DAC)。6.根據(jù)權(quán)利要求1?3任一項所述的多頻共用PLL調(diào)制電路，其特征在于，所述壓控振蕩電路設(shè)有鎖相環(huán)輸入端(PLL_Fin)和射頻輸出(RF_0UPUT)。7.—種麥克風，其特征在于，包括如權(quán)利要求1?6任一項所述的多頻共用PLL調(diào)制電路、MCU控制電路和PLL控制IC電路。8.根據(jù)權(quán)利要求7所述的麥克風，其特征在于，所述MCU控制電路的MCU接線腳23與所述脈寬調(diào)制DAC端連接，所述MCU接線腳8與ADC測試端連接。9.根據(jù)權(quán)利要求7所述的麥克風，其特征在于，所述PLL控制IC電路的IC的接線腳5與所述控制VCO電壓端連接，所述IC的接線腳8與鎖相環(huán)輸入端連接。
【文檔編號】H04R3/00GK205622847SQ201620489059
【公開日】2016年10月5日
【申請日】2016年5月25日
【發(fā)明人】張淵華, 林文斌
【申請人】珠海市鑫潤達電子有限公司