以太網(wǎng)接口電路和網(wǎng)絡(luò)設(shè)備的制造方法
【專利摘要】本實用新型提供一種以太網(wǎng)接口電路和網(wǎng)絡(luò)設(shè)備，其中，以太網(wǎng)接口電路包括：以太網(wǎng)物理層PHY芯片、以太網(wǎng)媒體接入控制器MAC芯片、中央處理器CPU，以及設(shè)置在所述中央處理器CPU內(nèi)部的控制器；所述中央處理器CPU的一個輸出引腳分別與所述以太網(wǎng)物理層PHY芯片的時鐘輸入引腳和所述以太網(wǎng)媒體接入控制器MAC芯片的時鐘輸入引腳連接；所述控制器通過與所述輸出引腳的連接，控制所述輸出引腳輸出的數(shù)字信號的頻率和占空比。本實用新型提供的以太網(wǎng)接口電路，可以提高以太網(wǎng)接口的工作穩(wěn)定性，降低系統(tǒng)成本。
【專利說明】
以太網(wǎng)接口電路和網(wǎng)絡(luò)設(shè)備
技術(shù)領(lǐng)域
[0001]本實用新型涉及通信領(lǐng)域，尤其涉及一種以太網(wǎng)接口電路和網(wǎng)絡(luò)設(shè)備。
【背景技術(shù)】
[0002]以太網(wǎng)是目前應(yīng)用最廣泛的局域網(wǎng)通訊方式，可以將不同的計算機(jī)設(shè)備連接在一起。在計算機(jī)設(shè)備的主板上，以太網(wǎng)的硬件構(gòu)成包括:以太網(wǎng)水晶頭接口、物理層(PhysicalLayer，簡稱PHY)芯片和媒體接入控制器(Media Access Control，簡稱MAC)芯片。其中，PHY芯片用于時鐘恢復(fù)與同步、幀同步、沖突檢測等，MAC芯片用于錯誤檢測、自動沖突檢測和重發(fā)、地址過濾等，PHY芯片和MAC芯片之間的以太網(wǎng)接口稱為媒體獨立接口( Med i umIndependent Interface，簡稱MII) ,MII需要時鐘輸入才能正常工作。
[0003]圖1為現(xiàn)有的以太網(wǎng)接口電路的結(jié)構(gòu)不意圖，如圖1所不，石英晶體震蕩電路13與PHY芯片11的時鐘輸入引腳XTl和時鐘輸出引腳XT2連接，石英晶體震蕩電路13還與MAC芯片12的時鐘輸入引腳XT連接，石英晶體震蕩電路13為PHY芯片11和MAC芯片12提供時鐘源，時鐘源信號經(jīng)過PHY芯片和MAC芯片的處理，為以太網(wǎng)接口 14提供時鐘，從而使得以太網(wǎng)接口14正常工作。
[0004]但是，石英晶體震蕩電路通常包括石英晶體、電容、電阻等元器件，采用石英晶體震蕩電路作為時鐘源，當(dāng)在強(qiáng)電磁干擾的環(huán)境下，石英晶體很可能工作不穩(wěn)定，進(jìn)而降低了以太網(wǎng)接口的工作穩(wěn)定性，而且，采用石英晶體震蕩電路作為時鐘源，也增加了系統(tǒng)成本。
【實用新型內(nèi)容】
[0005]本實用新型提供一種以太網(wǎng)接口電路和網(wǎng)絡(luò)設(shè)備，不需要增加額外的元器件，通過中央處理器內(nèi)部的控制器為以太網(wǎng)接口提供時鐘源，提高了以太網(wǎng)接口的工作穩(wěn)定性，同時降低了系統(tǒng)成本。
[0006]本實用新型提供的以太網(wǎng)接口電路，包括:以太網(wǎng)物理層PHY芯片、以太網(wǎng)媒體接入控制器MAC芯片、中央處理器CPU，以及設(shè)置在所述中央處理器CPU內(nèi)部的控制器；
[0007]所述中央處理器CPU的一個輸出引腳分別與所述以太網(wǎng)物理層PHY芯片的時鐘輸入引腳和所述以太網(wǎng)媒體接入控制器MAC芯片的時鐘輸入引腳連接；
[0008]所述控制器通過與所述輸出引腳的連接，控制所述輸出引腳輸出的數(shù)字信號的頻率和占空比。
[0009]可選的，所述數(shù)字信號的頻率與所述以太網(wǎng)物理層PHY芯片的工作時鐘的頻率相同。
[0010]可選的，所述數(shù)字信號的占空比為50%。
[0011 ]可選的，所述控制器為脈沖寬度調(diào)制PffM控制器或者攝像頭控制器。
[0012]可選的，所述以太網(wǎng)物理層PHY芯片和所述以太網(wǎng)媒體接入控制器MAC芯片之間的以太網(wǎng)接口為:媒體獨立接口MI1、簡化媒體獨立接口RMI1、串行媒體獨立接口 SMII，或者千兆媒體獨立接口 GMII。
[0013]本實用新型提供的網(wǎng)絡(luò)設(shè)備，包括:設(shè)備主板，所述設(shè)備主板上設(shè)置有以太網(wǎng)網(wǎng)絡(luò)接口以及如本實用新型任一實施例提供的以太網(wǎng)接口電路，所述以太網(wǎng)網(wǎng)絡(luò)接口與所述以太網(wǎng)接口電路中的以太網(wǎng)物理層PHY芯片連接；
[0014]所述網(wǎng)絡(luò)設(shè)備通過所述以太網(wǎng)網(wǎng)絡(luò)接口接入以太網(wǎng)。
[0015]本實用新型提供了一種以太網(wǎng)接口電路和網(wǎng)絡(luò)設(shè)備，其中，以太網(wǎng)接口電路包括:以太網(wǎng)PHY芯片、以太網(wǎng)MAC芯片、CPU，以及設(shè)置在CPU內(nèi)部的控制器，CPU的一個輸出引腳分別與以太網(wǎng)PHY芯片的時鐘輸入引腳和以太網(wǎng)MAC芯片的時鐘輸入引腳連接，控制器，用于控制輸出引腳輸出的數(shù)字信號的頻率和占空比。本實用新型提供的以太網(wǎng)接口電路，通過CPU內(nèi)部的控制器與CI3U的輸出引腳連接，控制輸出引腳輸出一定頻率和占空比的數(shù)字信號，以此數(shù)字信號為以太網(wǎng)接口提供時鐘源，由于電路中沒有增加額外的元器件，因此提升了以太網(wǎng)接口的工作穩(wěn)定性，同時降低了整個系統(tǒng)的成本。
【附圖說明】
[0016]為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1為現(xiàn)有的以太網(wǎng)接口電路的結(jié)構(gòu)示意圖；
[0018]圖2為本實用新型實施例一提供的以太網(wǎng)接口電路的結(jié)構(gòu)示意圖；
[0019]圖3為本實用新型實施例一提供的網(wǎng)絡(luò)設(shè)備的結(jié)構(gòu)示意圖。
【具體實施方式】
[0020]為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護(hù)的范圍。
[0021]圖2為本實用新型實施例一提供的以太網(wǎng)接口電路的結(jié)構(gòu)示意圖，如圖2所示，本實施例提供的以太網(wǎng)接口電路，可以包括:以太網(wǎng)PHY芯片21、以太網(wǎng)MAC芯片22、中央處理器(Central Processing Unit，簡稱CPU)23，以及設(shè)置在CPU23內(nèi)部的控制器24。
[0022]CPU23的一個輸出引腳Pin分別與以太網(wǎng)PHY芯片21的時鐘輸入引腳XTl和以太網(wǎng)MAC芯片2 2的時鐘輸入引腳XT連接。
[0023]控制器24通過與輸出引腳Pin的連接，控制輸出引腳Pin輸出的數(shù)字信號的頻率和占空比。
[0024]在本實施例中，在電路布線上，CPU23的一個輸出引腳Pin分別與以太網(wǎng)PHY芯片21和以太網(wǎng)MAC芯片22上的時鐘輸入引腳連接，輸出引腳Pin還與控制器24連接，在工作原理上，CPU23的輸出引腳Pin可以輸出數(shù)字信號，該數(shù)字信號為以太網(wǎng)PHY芯片21和以太網(wǎng)MAC芯片22提供了時鐘源，以太網(wǎng)PHY芯片21和以太網(wǎng)MAC芯片22對該時鐘源進(jìn)行處理，從而可以為以太網(wǎng)接口25提供時鐘源，以使以太網(wǎng)接口25正常工作。其中，輸出引腳Pin輸出的數(shù)字信號的頻率和占空比通過CPU23內(nèi)部的控制器24進(jìn)行控制調(diào)整。
[0025]可見，本實施例提供的以太網(wǎng)接口電路，不需要增加額外的元器件提供時鐘源，通過CPU23內(nèi)部的控制器24與輸出引腳Pin連接，控制CPU23的輸出引腳Pin輸出一定頻率和占空比的數(shù)字信號，以此數(shù)字信號為以太網(wǎng)接口25提供時鐘源，由于電路中沒有增加額外的元器件，因此提升了以太網(wǎng)接口 25的工作穩(wěn)定性，同時也降低了整個系統(tǒng)的成本。
[0026]需要說明的是，本實施例中的控制器24，可以是CPU23內(nèi)部現(xiàn)有的任意一個可以控制輸出引腳Pin輸出的數(shù)字信號的頻率和占空比的控制器，本實施例對此不加以限制。
[0027]可選的，作為一種具體的實現(xiàn)方式，控制器24可以是脈沖寬度調(diào)制(PulseWidthModu Iat i on，簡稱PffM)控制器或者攝像頭(簡稱camera)控制器。
[0028]需要說明的是，本實施例中的輸出引腳Pin，可以是CPU23上的任意一個引腳，本實施例對此不加以限制。
[0029]可選的，當(dāng)控制器24為P麗控制器時，輸出引腳Pin可以稱為P麗輸出引腳，當(dāng)控制器24為camera控制器時，輸出引腳Pin可以稱為camera控制器時鐘輸出引腳。
[0030]可選的，數(shù)字信號的頻率與以太網(wǎng)PHY芯片21的工作時鐘的頻率相同。
[0031]可選的，數(shù)字信號的占空比為50%。
[0032]通過設(shè)置數(shù)字信號的占空比為50%，可以進(jìn)一步提升以太網(wǎng)接口的工作穩(wěn)定性。
[0033]需要說明的是，以太網(wǎng)PHY芯片21和以太網(wǎng)MAC芯片22之間的以太網(wǎng)接口 25可以為現(xiàn)有的任意協(xié)議接口。
[0034]例如:以太網(wǎng)PHY芯片21和以太網(wǎng)MAC芯片22之間的以太網(wǎng)接口 25可以為:MII接口、簡化媒體獨立接口(Reduced Media Independent Interface，簡稱RMII)、串行媒體獨立接口(Reduced Medium Independent Interface，簡稱SMII)，或者千兆媒體獨立接口(Gigabit Medium Independent Interface，簡稱GMII)。
[0035]其中，MII接口是IEEE-802.3定義的以太網(wǎng)行業(yè)標(biāo)準(zhǔn)，在數(shù)據(jù)收發(fā)上包括16條信號線。對于MII接口，當(dāng)數(shù)據(jù)傳輸速率為lOMb/s時，時鐘頻率為2.5MHz，當(dāng)數(shù)據(jù)傳輸速率為100Mb/s時，時鐘頻率為25MHz。
[0036]RMII接口是簡化的MII接口，在數(shù)據(jù)收發(fā)上比MII接口少了一倍的信號線，為8根信號線，時鐘頻率為25MHz。
[0037]SMII接口相比于RMII接口，信號線進(jìn)一步減少到4根，包括TXD、RXD、SYNC三類信號線，所有的端口共用一個時鐘信號，該時鐘信號為125MHz。
[0038]GMII接口是IEEE 802.3-2000定義的以太網(wǎng)行業(yè)標(biāo)準(zhǔn)，相比于MII接口，提供了8位的數(shù)據(jù)通道，數(shù)據(jù)傳輸速率為1000Mbps，時鐘信號為125MHz，同時兼容MII所規(guī)定的10/10Mbps工作方式。
[0039]又例如:以太網(wǎng)PHY芯片21和以太網(wǎng)MAC芯片22之間的以太網(wǎng)接口 25還可以為:串行同步媒體獨立接口(Serial Sync Medium Independent Interface，簡稱SSMII)、源同步串行媒體獨立接口(Source Sync Serial Medium Independent Interface，簡稱SSSMII)、簡化千兆媒體獨立接口(Reduced Gigabit Medium Independent Interface，簡稱RGMII)，或者串行千兆媒體獨立接口(Serial Gigabit Medium Independent Interface，簡稱SGMII) ο
[0040]需要說明的是，以太網(wǎng)MAC芯片22可以集成在CPU23上，也可以是獨立的元器件，本實施例對此不加以限制。
[0041]本實施例提供了一種以太網(wǎng)接口電路，包括:以太網(wǎng)PHY芯片、以太網(wǎng)MAC芯片、CPU，以及設(shè)置在CPU內(nèi)部的控制器，CPU的一個輸出引腳分別與以太網(wǎng)PHY芯片的時鐘輸入弓丨腳和以太網(wǎng)MAC芯片的時鐘輸入引腳連接，控制器，用于控制輸出引腳輸出的數(shù)字信號的頻率和占空比。本實施例提供的以太網(wǎng)接口電路，通過CPU內(nèi)部的控制器與CPU的輸出引腳連接，控制輸出引腳輸出一定頻率和占空比的數(shù)字信號，以此數(shù)字信號為以太網(wǎng)接口提供時鐘源，由于電路中沒有增加額外的元器件，因此提升了以太網(wǎng)接口的工作穩(wěn)定性，同時降低了整個系統(tǒng)的成本。
[0042]圖3為本實用新型實施例一提供的網(wǎng)絡(luò)設(shè)備的結(jié)構(gòu)示意圖。如圖3所示，本實施例提供的網(wǎng)絡(luò)設(shè)備，可以包括:設(shè)備主板31，設(shè)備主板31上設(shè)置有以太網(wǎng)網(wǎng)絡(luò)接口 311以及本實用新型任一實施例提供的以太網(wǎng)接口電路312，以太網(wǎng)網(wǎng)絡(luò)接口 311與以太網(wǎng)接口電路312中的以太網(wǎng)PHY芯片21連接。
[0043]網(wǎng)絡(luò)設(shè)備通過以太網(wǎng)網(wǎng)絡(luò)接口31接入以太網(wǎng)32。
[0044]其中，以太網(wǎng)接口電路312可以包括:以太網(wǎng)PHY芯片21、以太網(wǎng)MAC芯片22、CPU23，以及設(shè)置在CPU23內(nèi)部的控制器24。
[0045]CPU23的一個輸出引腳Pin分別與以太網(wǎng)PHY芯片21的時鐘輸入引腳XTl和以太網(wǎng)MAC芯片2 2的時鐘輸入引腳XT連接。
[0046]控制器24通過與輸出引腳Pin的連接，控制輸出引腳Pin輸出的數(shù)字信號的頻率和占空比。
[0047]其中，以太網(wǎng)網(wǎng)絡(luò)接口可以為水晶頭，型號可以為RJ45。
[0048]其中，網(wǎng)絡(luò)設(shè)備可以是個人計算機(jī)(Personal Computer，簡稱PC)、便攜式筆記本電腦、服務(wù)器等等，本實施例對于網(wǎng)絡(luò)設(shè)備的具體形態(tài)和型號不加以限制。
[0049]最后應(yīng)說明的是:以上各實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制;盡管參照前述各實施例對本實用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的范圍。
【主權(quán)項】
1.一種以太網(wǎng)接口電路，其特征在于，包括:以太網(wǎng)物理層PHY芯片、以太網(wǎng)媒體接入控制器MAC芯片、中央處理器CPU，以及設(shè)置在所述中央處理器CPU內(nèi)部的控制器； 所述中央處理器CPU的一個輸出引腳分別與所述以太網(wǎng)物理層PHY芯片的時鐘輸入引腳和所述以太網(wǎng)媒體接入控制器MAC芯片的時鐘輸入引腳連接； 所述控制器通過與所述輸出引腳的連接，控制所述輸出引腳輸出的數(shù)字信號的頻率和占空比。2.根據(jù)權(quán)利要求1所述的以太網(wǎng)接口電路，其特征在于，所述數(shù)字信號的頻率與所述以太網(wǎng)物理層PHY芯片的工作時鐘的頻率相同。3.根據(jù)權(quán)利要求1所述的以太網(wǎng)接口電路，其特征在于，所述數(shù)字信號的占空比為50%。4.根據(jù)權(quán)利要求1至3任一所述的以太網(wǎng)接口電路，其特征在于，所述控制器為脈沖寬度調(diào)制PffM控制器或者攝像頭控制器。5.根據(jù)權(quán)利要求1至3任一所述的以太網(wǎng)接口電路，其特征在于，所述以太網(wǎng)物理層PHY芯片和所述以太網(wǎng)媒體接入控制器MAC芯片之間的以太網(wǎng)接口為:媒體獨立接口 MI1、簡化媒體獨立接口RMI1、串行媒體獨立接口 SMII，或者千兆媒體獨立接口GMII。6.—種網(wǎng)絡(luò)設(shè)備，其特征在于，包括:設(shè)備主板，所述設(shè)備主板上設(shè)置有以太網(wǎng)網(wǎng)絡(luò)接口以及如權(quán)利要求1至5任一所述的以太網(wǎng)接口電路，所述以太網(wǎng)網(wǎng)絡(luò)接口與所述以太網(wǎng)接口電路中的以太網(wǎng)物理層PHY芯片連接； 所述網(wǎng)絡(luò)設(shè)備通過所述以太網(wǎng)網(wǎng)絡(luò)接口接入以太網(wǎng)。
【文檔編號】H04L12/28GK205647557SQ201620459954
【公開日】2016年10月12日
【申請日】2016年5月19日
【發(fā)明人】楊光, 田社校
【申請人】龍芯中科技術(shù)有限公司