專利名稱：一種多芯片集成電路載體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與集成電路封裝有關(guān)。特別地，本發(fā)明與用于集成電路封裝的集成電路載體有關(guān)。
集成電路載體通常是指一個(gè)內(nèi)插板(interposer)并且可以利用不同的材料例如陶瓷，或者塑性材料，例如BT(bismaleimide triazine)進(jìn)行制造。
通過熱傳導(dǎo)而去除集成電路的熱量，集成電路載體也可以起到散熱片的作用。因此集成電路載體容易受到熱應(yīng)變的影響。
另外，包括集成電路、集成電路載體和PCB的電子封裝組件具有多種采用不同機(jī)械性能的不同材料。在使用過程當(dāng)中由于溫度分布不均、幾何尺寸、材料結(jié)構(gòu)和熱膨脹不一致而在元件內(nèi)部產(chǎn)生復(fù)雜的熱應(yīng)變。
通常情況下，當(dāng)前的集成電路是通過金或焊接凸點(diǎn)的球柵陣列連接到集成電路載體。同樣，集成電路載體進(jìn)一步通過更大的焊球的球柵陣列與集成電路板PCB相連。通常在PCB和集成電路載體之間與焊球接界處的熱機(jī)械應(yīng)變是非常嚴(yán)重的。這會(huì)導(dǎo)致焊球連接的剪切應(yīng)變(shearing)。該問題被由PCB和集成電路載體之間熱應(yīng)變差的增加而引起的集成電路載體邊緣長度的增加而擴(kuò)大。通常集成電路載體邊緣長度會(huì)隨集成電路連接和焊球數(shù)目的增加而增加。
目前球柵陣列設(shè)計(jì)的可靠性受到集成電路引腳數(shù)目的限制。
通常焊球的最大彈性剪切應(yīng)變大約為0.08％。申請人采用厚度為500微米固態(tài)硅載體，間距為1毫米、直徑為500微米的焊球，厚度為700微米的PCB和邊長16毫米的硅芯片進(jìn)行實(shí)驗(yàn)計(jì)算，結(jié)果顯示在封裝最外部焊球的最大剪切應(yīng)變?yōu)?.476％，該數(shù)值遠(yuǎn)大于焊球的塑變值。
該結(jié)果意味集成電路封裝的最外部邊緣的焊球產(chǎn)生最大的平移剪切應(yīng)變。
正如《Intemational Technology Road Map for Semiconductors》1999年版裝配及封裝一節(jié)第217頁表59a所述，該版本是提出本申請時(shí)的最新版本，高性能集成電路引腳數(shù)目可達(dá)到1800個(gè)引腳的水平。在近期內(nèi)，也就是說直到2005年，此技術(shù)要求說明對于引腳的數(shù)目超過3,000的高性能集成電路，如表所示，至今還沒有解決方案。同樣，如該出版物第219頁表59b所述，在更長期的時(shí)間內(nèi)，直到大約2014年，高性能集成電路封裝引腳數(shù)目將達(dá)到9,000個(gè)的層次。同樣，在表當(dāng)中也顯示沒有針對該類型集成電路封裝的解決方案。
以上幾個(gè)方面的問題是本發(fā)明關(guān)注的焦點(diǎn)。
該集成電路載體由非導(dǎo)電材料的晶片制作而成。
一些容納區(qū)可由晶片的表面劃分而成，一些容納區(qū)可由制作在晶片內(nèi)的凹槽而確定，其他容納區(qū)則可通過貫通晶片的通道而確定，在晶片上通道的周圍設(shè)置多個(gè)電觸點(diǎn)。
在采用最后提及的容納區(qū)時(shí)，該集成電路載體包括一個(gè)將每個(gè)集成電路安裝在其相關(guān)通道內(nèi)的裝配裝置。
為降低集成電路載體和集成電路之間的熱膨脹不匹配現(xiàn)象，晶片可以采用與集成電路相同的材料制作，以獲得與集成電路相近的熱膨脹系數(shù)。
島嶼界定部分和剛性降低裝置可以采取對晶片蝕刻的方法而制作，該蝕刻方法也可以采取重入式蝕刻法。
當(dāng)容納區(qū)采取凹槽或者通道的情況時(shí)，該凹槽或者通道也可以通過在晶片內(nèi)蝕刻的方法進(jìn)行制作。
每個(gè)剛性降低裝置都可以采取蛇形件的形式。
每個(gè)同與其相關(guān)的容納區(qū)相鄰的島嶼界定部分由輔助剛性降低裝置連接到上述容納區(qū)。每個(gè)輔助剛性降低裝置由之字形元件構(gòu)成。
每個(gè)島嶼界定部分的電端子可以采取金屬襯墊的形式。


圖11所示為集成電路載體的另外一個(gè)具體實(shí)施例的側(cè)視圖；圖12也所示為集成電路載體的另外一個(gè)具體實(shí)施例的側(cè)視圖；圖13所示為安裝多芯片模塊的集成電路載體；圖14所示為安裝多芯片模塊的集成電路載體的側(cè)視圖。
集成電路載體10具有一個(gè)容納區(qū)12，用以安裝一個(gè)集成電路或者芯片14(圖7)。
多個(gè)島嶼界定部分或者島嶼16圍繞著容納區(qū)12。每個(gè)島嶼界定部分16其上具有一個(gè)電端子18，該電端子18與焊球20附著或者回流(reflow)。
每個(gè)島嶼界定部分16通過一個(gè)制作成蛇形件22形式的剛性降低裝置連接到與其相鄰的島嶼界定部分或者島嶼16。圖1對此給予了詳細(xì)的概念性說明。如圖1所示，每個(gè)蛇形件22起到類似彈簧的作用，這樣每個(gè)島嶼界定部分16相對于其相鄰的島嶼界定部分16都具有一定的移動(dòng)自由度。因此，印刷電路板24(圖7至圖9)和集成電路載體10之間的膨脹差可以通過相關(guān)蛇形件22的伸縮而得到補(bǔ)償。由此，島嶼界定部分16上焊球20的剪切應(yīng)變被顯著降低，同時(shí)對焊球20產(chǎn)生的疲勞失效(fatigue fatilure)也相應(yīng)下降。
下面結(jié)合圖3到附圖6對集成電路載體10的各種具體實(shí)施例給予具體說明。如圖3所示，集成電路載體10通過采用單個(gè)曲線臂26的蛇形件22將每個(gè)島嶼界定部分16連接到其相鄰的島嶼界定部分16。
在如圖4所示的本發(fā)明的具體實(shí)施例中，每個(gè)蛇形件22通過由矩形連接件30而相互連接的一對并行臂28，將一個(gè)島嶼界定部分16連接到其相鄰的島嶼界定部分16。
在圖5所示的具體實(shí)施例中，每個(gè)蛇形件22通過具有三個(gè)彼此并行延伸的臂34的結(jié)構(gòu)，將一個(gè)島嶼界定部分16連接到其相鄰的島嶼界定部分16，相鄰臂34通過矩形連接件32連接在一起。
在圖6所顯示的具體實(shí)施例中，每個(gè)具有五個(gè)并行臂36的蛇形件22將一個(gè)島嶼界定部分16連接到其相鄰的島嶼界定部分16，并且，相鄰的平等臂36通過一個(gè)矩形連接件38而連接。
為便于說明，在附圖的圖3到圖6中所示的具體實(shí)施例可以在以下內(nèi)容中分別稱為單臂26蛇形件22，兩臂28蛇形件22，三臂34蛇形件22，以及五臂36蛇形件22。
如附圖的圖7到附圖9所示，圍繞容納區(qū)12周圍的島嶼界定部分16由之字形元件40所構(gòu)成的第二剛性降低裝置而連接到接收區(qū)，該之字形元件40可進(jìn)一步降低作用在焊球20上的應(yīng)變。
同樣，如圖7到圖9所示，集成電路14通過焊接凸點(diǎn)44連接到容納區(qū)12內(nèi)的電觸點(diǎn)42(圖2)上。
集成電路載體10由與集成電路14相同的材料制成。因此，集成電路載體10是由具有一層二氧化硅絕緣層的硅而制成的。該絕緣層也可以作為蛇形件22的蝕刻掩膜，這一點(diǎn)將在以下內(nèi)容給予更加細(xì)致的討論。
在集成電路載體10的制作過程當(dāng)中，首先提供一個(gè)硅晶片46。該晶片46可以為單晶硅或者多晶硅。
需要指明的是，附圖的圖10中所示的載體10的版本是接收區(qū)12與圖7中所示的襯墊18相同一側(cè)的載體10。如圖8所示，當(dāng)容納區(qū)12位于與集成電路載體10的相對表面上時(shí)，電路層可應(yīng)用在晶片46的兩側(cè)。這一點(diǎn)在圖9中以較大比例進(jìn)行了顯示。在該具體實(shí)施例內(nèi)，每條軌道52都通過延伸到晶片46的電鍍通道58而電連接到其相關(guān)襯墊18上。
現(xiàn)在參照圖11和12，對集成電路載體10的另外兩個(gè)具體實(shí)施例給予說明。參照前面的附圖，除非特別指定，相同部件采用相同的數(shù)字編號(hào)標(biāo)注。
在圖示的實(shí)例當(dāng)中，容納區(qū)12不是被限定在集成電路載體10的表面上，而是一個(gè)制作在集成電路載體10內(nèi)的通道60。集成電路14貼附在由金屬蓋所構(gòu)成的安裝裝置或者固定裝置上，該裝置連接在集成電路載體10的一個(gè)表面上。集成電路14的相反表面上具有可將集成電路連接到集成電路載體10上的多個(gè)連接襯墊。需要注意的是，在本實(shí)施例中，在集成電路載體10圍繞通道60的部分設(shè)置以電觸點(diǎn)。在如圖11所述的具體實(shí)施例中，通過采取引線鍵合64而實(shí)現(xiàn)相互連接。也可采用球壓焊或者楔焊的形式。在圖12所示的具體實(shí)施例中，相互連接是通過采取是卷帶自動(dòng)接合(TAB)薄層66或者其他諸如梁式引線等平面連接形式。
結(jié)合圖13，在以下內(nèi)容對集成電路載體的進(jìn)展給予了說明，并且采用參考數(shù)字70表示集成電路載體。參照前面的附圖，除非特別指定，相同部件采用相同的參考數(shù)字。
在本發(fā)明的本實(shí)施例中，集成電路載體70是一個(gè)多芯片模塊的基板70，安裝有多個(gè)集成電路或者芯片，例如圖13所示的72，74和76。芯片72，74和76即可以安裝在集成電路載體70的表面，或者參照上述圖10和圖11中的情況，將芯片內(nèi)嵌入集成電路載體70，如圖14所示。
如上所述，蛇形件22具有不同的結(jié)構(gòu)，例如，單臂26結(jié)構(gòu)，兩臂28結(jié)構(gòu)，三臂34結(jié)構(gòu)或者五臂36結(jié)構(gòu)組態(tài)。通過有限元分析也可以采用例如四臂、六臂或者更多臂結(jié)構(gòu)等其他結(jié)構(gòu)，因此對于具有不同形狀的蛇形件22和不同球柵的不同載體裝置可產(chǎn)生不同的矩陣結(jié)構(gòu)。下面所列舉的矩陣是根據(jù)每排采用一到二十四個(gè)焊球，分別采用固態(tài)硅，固態(tài)Al2O3，固態(tài)BT制作載體，以及分別采用單臂26蛇形件22，兩臂28蛇形件22，三臂34蛇形件22和五臂36蛇形件的結(jié)構(gòu)球柵陣列而得到的結(jié)果。


如上所示，焊料彈性應(yīng)變極限大約為0.08％。從容納區(qū)12的邊緣到集成電路載體10的邊緣被定義為一個(gè)焊球排。
以上結(jié)果顯示，由于PCB 24和載體10之間的機(jī)械-熱應(yīng)變累積效應(yīng)，固體載體的焊球應(yīng)變數(shù)值隨焊球數(shù)目增加而增加，在接近20處達(dá)到某一個(gè)峰值。焊球應(yīng)變實(shí)際上由于焊接了大量焊球而下降，這可能是由于固態(tài)硅載體發(fā)生變形而造成的。雖然集成電路載體和PCB之間的不同膨脹效果已經(jīng)得到最大限度的降低，但是在最外側(cè)的焊球仍然出現(xiàn)最大應(yīng)變。而且，除了BT載體，固態(tài)載體的最大應(yīng)變值仍然遠(yuǎn)遠(yuǎn)超過焊料的彈性應(yīng)變極限。
采用不同的蛇形件22表明隨著焊球數(shù)目的增加最大焊球應(yīng)變降低。這是由于熱應(yīng)變不匹配分布到了大量焊球20，從而導(dǎo)致較輕程度的形變。球柵陣列越小，即每行的焊球越少，就會(huì)顯示出越嚴(yán)重的形變，從而在焊球20的最內(nèi)側(cè)和最外側(cè)都會(huì)造成一個(gè)集中負(fù)荷現(xiàn)象。
因此，本發(fā)明的一個(gè)優(yōu)點(diǎn)在于，由于應(yīng)變的峰值隨焊球20數(shù)目的增加而減少，所以對于集成電路引腳的數(shù)目不存在熱機(jī)械性的限制。在容納區(qū)12各邊設(shè)置每行100個(gè)焊球的結(jié)構(gòu)相當(dāng)于一個(gè)大于40,000個(gè)焊球的球柵陣列，遠(yuǎn)遠(yuǎn)超過到2014年9,000個(gè)焊球的要求。對于具有三個(gè)或更多臂的蛇形件，設(shè)置以8行或者更多排焊球的載體，有限元計(jì)算表明最大焊球應(yīng)變低于焊料的彈性應(yīng)變極限。當(dāng)容納區(qū)材料為硅時(shí)，即與硅集成電路具有相同的熱膨脹系數(shù)，則最大限度地降低了從集成電路14至集成電路載體10的焊接凸點(diǎn)上的應(yīng)變。這一點(diǎn)表明本文所述的帶有蝕刻縱折區(qū)域的硅BGA，對于當(dāng)前采用球柵陣列作為芯片和PCB之間的引腳時(shí)，由于熱循環(huán)對其所制作的引腳數(shù)目的限制問題，可以提供一個(gè)確切的解決方案。同樣，如上所述，通過設(shè)置蛇形件22，可以提供更大的表面積并且該表面積通過重入式蝕刻50進(jìn)一步增加從而增強(qiáng)了集成電路載體10的散熱能力。這一點(diǎn)也增加了構(gòu)成陣列的焊球20的數(shù)目。
本領(lǐng)域的技術(shù)人員應(yīng)該明確在不違背本發(fā)明所廣泛說明的精神和范圍的情況下，可以對本發(fā)明進(jìn)行各種變化和/或改進(jìn)。因此，應(yīng)當(dāng)將本發(fā)明的實(shí)施例作為說明而不是限制。
權(quán)利要求
1.一種集成電路載體，包括多個(gè)容納區(qū)，用以容納一個(gè)或者多個(gè)集成電路，每個(gè)容納區(qū)包括多個(gè)電觸點(diǎn)；多個(gè)集成電路島嶼界定部分，設(shè)置在每個(gè)容納區(qū)周圍，至少一個(gè)島嶼界定部分具有一個(gè)電端子，電連接到與其相關(guān)的容納區(qū)的某一個(gè)電觸點(diǎn)；以及一個(gè)剛性降低裝置，將每個(gè)島嶼界定部分連接到與其相鄰的島嶼界定部分。
2.如權(quán)利要求1所述的集成電路載體，其特征在于，該集成電路載體由非導(dǎo)電材料的晶片制作而成。
3.如權(quán)利要求2所述的集成電路載體，其特征在于，某些容納區(qū)由晶片的表面劃分而成。
4.如權(quán)利要求2所述的集成電路載體，其特征在于，某些容納區(qū)由制作在晶片內(nèi)的凹槽確定。
5.如權(quán)利要求2所述的集成電路載體，其特征在于，某些容納區(qū)由貫通晶片的通道確定，在晶片上通道的周圍設(shè)置多個(gè)電觸點(diǎn)。
6.如權(quán)利要求5所述的集成電路載體，其特征在于，該集成電路載體包括一個(gè)將每個(gè)集成電路安裝在其相關(guān)通道內(nèi)的裝配裝置。
7.如權(quán)利要求2所述的集成電路載體，其特征在于，晶片采用與集成電路相同的材料制作，以獲得與集成電路相近的熱膨脹系數(shù)。
8.如權(quán)利要求2所述的集成電路載體，其特征在于，島嶼界定部分和剛性降低裝置采取對晶片蝕刻的方法制作。
9.如權(quán)利要求8所述的集成電路載體，其特征在于，該蝕刻方法采取重入式蝕刻法。
10.如權(quán)利要求8所述的集成電路載體，其特征在于，容納區(qū)采用對晶片蝕刻的方法制作。
11.如權(quán)利要求1所述的集成電路載體，其特征在于，每個(gè)剛性降低裝置都可以采取蛇形件的形式。
12.如權(quán)利要求1所述的集成電路載體，其特征在于，每個(gè)同與其相關(guān)的容納區(qū)相鄰的島嶼界定部分由輔助剛性降低裝置連接到上述容納區(qū)。
13.如權(quán)利要求12所述的集成電路載體，其特征在于，每個(gè)輔助剛性降低裝置由之字形元件構(gòu)成。
14.如權(quán)利要求1所述的集成電路載體，其特征在于，每個(gè)島嶼界定部分的電端子采取金屬襯墊的形式。
全文摘要
一種集成電路芯片封裝載體，包括一個(gè)晶片，具有至少一個(gè)容納區(qū)。該容納區(qū)由晶片上的鉆孔而確定。在容納區(qū)周圍布置多個(gè)島嶼界定部分。每個(gè)島嶼界定部分具有一個(gè)電端子并電連接到上述至少一個(gè)容納區(qū)的電觸點(diǎn)。一個(gè)剛性降低裝置，將每個(gè)島嶼界定部分連接到與其相鄰的島嶼界定部分。
文檔編號(hào)H05K3/34GK1471803SQ01817761
公開日2004年1月28日 申請日期2001年10月19日 優(yōu)先權(quán)日2000年10月20日
發(fā)明者卡·西爾弗布魯克, 卡 西爾弗布魯克 申請人:西爾弗布魯克研究有限公司