專利名稱：印刷電路板的電路布局的電性連接體的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是與電子工業(yè)有關(guān)，特別是關(guān)于一種印刷電路板的電路布局的電性連接體的制造方法。
背景技術(shù)：
在已知的印刷電路扳(printed circuit board，PCB)中，大多都具有電性連接體(connections)，例如用以連接多層印刷電路版(multi-layerPCB)層與層間的層間電性連接體(interfacial connections)，或是用以連接該印刷電路板的電路布局(conductor pattern)與其他電子元件或電路的互連電性連接體(interconnections)。
一般已知的制作互連電性連接體的方法為將覆蓋于電路布局的抗蝕罩(solder mask)的預(yù)定部位移除，藉以使部分的電路布局暴露，接著在電路布局暴露的部分上鍍上一層鎳-金層，此鎳-金層即為業(yè)界俗稱的“金手指(golden fingers)”，可由打線(wire bonding)與其他電子元件或電路連接。該鎳-金層亦可為焊墊(bonding pads)，可以直接搭載(directchip attach，DCA)的方式與一裸晶(bare chip)連接。
至于在制作層間電性連接體時，電鍍法(plate method)是業(yè)界最普遍使用的方法。因此，在現(xiàn)有的(多層)印刷電路板上，我們常會發(fā)現(xiàn)鍍通孔(plated through hole，PTH)、盲孔(blind hole)或埋孔(buried hole)。
已知的電性連接體大多會占去較大的空間，而且在電鍍微孔(platedvia)的二端會有端接面(lands)的設(shè)置，因此，電路布局中的二路的間距(pitch)被迫要加大。此不利于將PCB體積縮小的設(shè)計趨勢。另外，電性連接體還有許多問題，例如微孔對準(zhǔn)誤差(registration errorof via)、微孔內(nèi)膠渣的清除(cleaning the smear)、塞孔(hole filling)以有蝕薄銅(copper reduction)等問題。這些問題均會影響制程的良率。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種印刷電路板的電路布局的電性連接體的制造方法，其可減少電性連接體所占用的空間，本發(fā)明的次一目的在于提供一種印刷電路板的電路布局的電性連接體的制造方法，其可提高制程的良率。
為達前述的發(fā)明目的，本發(fā)明所提供的印刷電路板的電路布局的電性連接體的制造方法，包含有下列步驟a)準(zhǔn)備一基板，在其一面或二面上具有一導(dǎo)電層。
b)將該導(dǎo)電層制作為一電路布局，而該電路布局具有第一部分以及第二部分，其中該第一與該第二部分是具有高度差，且該第一部分的高度高于該第二部分，以及c)設(shè)置一絕緣層覆蓋該電路布局的第二部分，但是讓該第一部分暴露。
其中該第一與該第二部分是先成形于該導(dǎo)電層上，然后將該導(dǎo)電層制作為該電路布局。
其中先將該導(dǎo)電層制作為該電路布局，然后再在該電路布局上形成該第一與該第二部分。
其中該第一與該第二部分的形成方式為將該導(dǎo)電層的預(yù)定部位移除一部分，使其變薄，如此，該導(dǎo)電層較薄的部分即形成該第二部分，而其余較厚的部分即形成該第一部分。
其中該第一與該第二部分的形成方式為設(shè)置一抗蝕罩于該基板上，以覆蓋該導(dǎo)電層，接著保角打開該抗蝕層的預(yù)定部位，使其形成微孔，接著在微孔中設(shè)置導(dǎo)電材料，使其與該導(dǎo)電層電性連接，最后移除該抗蝕罩，如此，設(shè)置于微孔中的導(dǎo)電材料即形成該第一部分，而其余的部分則為該第二部分。
其中該第一與該第二部分的形成方式為將該電路布局的預(yù)定部位移除一部分，使其變薄，如此，該電路布局較薄的部分即形成該第二部分，而其余較厚的部分即形成該第一部分。
其中該第一與該第二部分的形成方式為設(shè)置一抗蝕罩于該基板上，以覆蓋該電路布局，接著保角打開該抗蝕罩的預(yù)定部位，使其形成微孔，接著在微孔中設(shè)置導(dǎo)電材料，使其與該電路布局電性連接，最后移除該抗蝕罩，如此，設(shè)置于微孔中的導(dǎo)電材料即形成該第一部分、而其余的部分則為該第二部分。
其中包含有刷磨該絕緣層的表面使該電路布局的第一部分暴露于該絕緣層外。
其中包含有蝕刻該絕緣層的表面使該電路布局的第一部分暴露于該絕緣層外。
其中該包含有移除該絕緣層位于該第一部分上方的部分，使該電路布局的第一部分暴露于該絕緣層外，其中該電路布局的第一部分暴露于該絕緣層外是藉由控制該絕緣層的厚度，使該第一部分在該絕緣層設(shè)置于該基板上后，直接暴露于外。
其中還包含有以下步驟設(shè)置一第二導(dǎo)電層于該絕緣層上，使其與該電路布局的第一部分電性連接；將該導(dǎo)電層制作為一第二電路布局，而該第二電路布局具有第一部分以及第二部分，其中該第一與該第二部分是具有高度差，且該第一部分的高度高于該第二部分，以及設(shè)置一第二絕緣層覆蓋該第二電路布局的第二部分，但是讓該第一部分暴露。
其中還包含有在該第一部分的被暴露的部分設(shè)置一鎳-金層。
其中該電路布局的第一部分的頂面與該絕緣層的表面呈平齊。
其中該電路布局的第一部分的頂面高于該絕緣層的表面。
其中該電路布局的第一部分的頂面低于該絕緣層的表面。
其微孔中設(shè)置的導(dǎo)電材料可以是與其連接的電路布局具有相同抑或不同的等電性材料，亦即該電路布局的第一部分可能包含多種導(dǎo)電性材料。


為進一步說明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實施倒及附圖詳細說明于后，其中圖1是本發(fā)明較佳實施例的流程圖；圖2是本發(fā)明較佳實施例所提供的制程的步驟a的示意圖；圖3是本發(fā)明較佳實施例所提供的制程的步驟b的示意圖；
圖4是本發(fā)明較佳實施例所提供的制程的步驟c的示意圖；圖5是本發(fā)明較佳實施例的形成具有高低差的電路布局的第一種方法的示意圖；圖6至圖9是本發(fā)明較佳實施例的形成具有高低差的電路布局的第二種方法的示意圖；圖10至圖12是本發(fā)明較佳實施倒的電路布局的第一部分暴露于絕緣層外的三種態(tài)樣的示意圖；圖13至圖15是本發(fā)明較佳實施例應(yīng)用于增層法的示意圖，以及圖16是本發(fā)明較佳實施例應(yīng)用于制作金手指的示意圖。
具體實施例方式
請參閱圖1至圖4所示，本發(fā)明較佳實施例所提供的印刷電路板的電路布局的電性連接體的制造方法，包含有下列步驟a)準(zhǔn)備一基板10，在其一面具有一導(dǎo)電層20。
請參閱圖2，該基板10是以基板材料(base material)，例如多功能環(huán)氧樹脂(multi-function epoxy resin)所制成。而該導(dǎo)電層20是為一銅箔。
b)將該導(dǎo)電層20制作為一電路布局21，而該電路布局21具有第一部分22以及第二部分23，其中該第一與該第二部分22、23是具有高度差，且該第一部分22的高度為于該第二部分23。
請參閱圖3，已知的照相顯影法(photochemical processes)施用于該導(dǎo)電層10，以移除不需要的部分，如此可形成一電路布局21。該電路布局21具有第一部分22以及第二部分23，其中該第一與該第二部分22、23是具有高度差，且該第一部分22的高度為于該第二部分23。
在此，發(fā)明人提供以下二種在電路布局21上形成該第一與該第二部分22、23的方法b1)請參閱圖5，首先提供一厚度較大的電路布局21在該基板上，接著將該電路布局21的預(yù)定部分移除，使其變薄(圖中以虛線表示的部分)，如此，該電路布局21上較薄的部分即形成該第二部分23，而其余較厚的部分即為該第一部分22。
b2)請參閱圖6至圖9，先在基板10上設(shè)置一抗蝕罩15，接著保角打開(conformal open)該抗蝕罩15的預(yù)定部位，以形成微孔16。接著在該等微孔16中電鍍導(dǎo)電材料(銅)，以使電鍍導(dǎo)電材料填滿該等微孔16。最后再移除該抗蝕罩15。如此，該等電鍍導(dǎo)電材料即形成第一部分22，而其余的部分即形成第二部分23。
在此要特別提出說明的是，該第一與該第二部分22、23的高低差可預(yù)先在該導(dǎo)電層20上形成，然后再將該導(dǎo)電層20制作成該電路布局21，或亦可先將該導(dǎo)電層20制作成該電路布局21，然后再于該電路布局21上形成具有高低差的該第一與該第二部分22、23。
c)請參閱圖4，設(shè)至一絕緣層30覆蓋該電路布局21的第二部分23，但是讓該第一部分22暴露。
該絕緣層30的設(shè)置可以涂布(coating)或壓合(laminating)等方式進行，或是如發(fā)明人的先前發(fā)明(US Pat.6,395,625)所揭的以背膠銅箔(resin coated copper foil，RCC)為之。
至于使該電路布局21的第一部分22暴露于該絕緣層30外的方式有1.刷磨(scrubbing)該絕緣層30的表面。
2.電漿蝕刻(plasma etching)該絕緣層30的表面。
3.保角打開(conformal opening)該絕緣層30的預(yù)定部位，以移除該絕緣層30位于該第一部分22上方的部分?？梢岳咨浠螂姖{蝕刻為之。
4)控制涂布或壓合該絕緣層30的厚度，使其等于或略小于該第一部分22的高度，如此在該絕緣層30完成后，該第一部分22會自然暴露于外。
圖10至圖12是顯示該電路布局21的第一部分22暴露于該絕緣層30外的三種態(tài)樣。圖10顯示該第一部分22與該絕緣層30呈平齊狀，前述的方法1、方法2與方法4可能使該第一部分22形成如此的狀態(tài)。圖11顯示該第一部分22呈凸出狀，前述的方法2與方法4可能使該第一部分22形成如此的狀態(tài)。圖12顯示該第一部分22呈凹陷狀，前述的方法3可能使該第一部分22形成如此的狀態(tài)。
在此要特別提出說明，本較佳實施例的圖示是顯示該基板10僅具有一面設(shè)有該具有高低差的該第一與該第二部分22、23的電路布局21。實務(wù)上，該基板10的另一面亦可以相同的方式形成一具有高低差的該第一與該第二部分的電路布局(未表示)。而二電路布局間可以鍍通孔(PTH)等方式達成電性連接。亦即，本發(fā)明可應(yīng)用于單面印刷電路板(single side PCB)以及雙面印刷電路板(double sides PCB)上。
當(dāng)本發(fā)明的制作方法被應(yīng)用于增層法(build-up process)時，請參閱圖13至圖15，在該絕緣層30的表面以化學(xué)沉積以及電鍍(非一定必要)的方式設(shè)置一第二導(dǎo)電層40，其會于該電路布局21的第一部分22達成實體與電性的連接(圖13)。接著運用前述的方式，將該第二導(dǎo)電層40制作成一第二電路布局41，且其上具有第一部分42與第二部分43(圖14)。該第一部分42與第二部分43，如前所述，之間具有高低差，且該第一部分42的高度高于第二部分43。接著再設(shè)置一第二絕緣層50，用以覆蓋該第二電路布局41的第二部分43，但使該第一部分42暴露于外(圖15)。如此，即完成一雙層印刷電路板(double-layer PCB)。重復(fù)執(zhí)行前述的步驟b與步驟c即可制作多層印刷電路板(multi-layer PCB)。而該等第一部分22，42即形成層與層間的電路布局21，41的層間電性連接體。
當(dāng)本發(fā)明的制作方法被應(yīng)用于制作金手指或是焊墊時，請參閱圖16，僅需要在該第一部分22的暴露的部分電鍍上一層鎳-金層的即可。
本發(fā)明的優(yōu)點在于1.本發(fā)明的第一部分所需占據(jù)的空間比已知的電鍍微孔(platedvia)，而且在電路布局上并不需要設(shè)置端接面，因此該電路布局可為無端接面(landless)的電路布局。因此，以本發(fā)明的方法所制成的印刷電路板的體積可縮小。
2.本發(fā)明呈實心的第一部分具有較佳的熱效應(yīng)強度(thermalstrength)、與電路布局以及絕緣層均具有較佳的附著狀態(tài)、無因基板漲縮所造成對準(zhǔn)誤差的問題，以及具有較佳的可靠度等優(yōu)點，因此，以本發(fā)明所提供的方法所制造出的印刷電路板具有較高的良率。
3.本發(fā)明的制造方法可同時應(yīng)用于增層法或是制作金手指。
權(quán)利要求
1.一種印刷電路板的電路布局的電性連接體的制造方法，其特征在于，包含有下列步驟準(zhǔn)備一基板，在其一面或二面上具有一導(dǎo)電層；將該導(dǎo)電層制作為一電路布局，而該電路布局具有第一部分以及第二部分，其中該第一與該第二部分是具有高度差，且該第一部分的高度高于該第二部分，以及設(shè)置一絕緣層覆蓋該電路布局的第二部分，但是讓該第一部分暴露。
2.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該第一與該第二部分是先成形于該導(dǎo)電層上，然后將該導(dǎo)電層制作為該電路布局。
3.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中先將該導(dǎo)電層制作為該電路布局，然后再在該電路布局上形成該第一與該第二部分。
4.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該第一與該第二部分的形成方式為將該導(dǎo)電層的預(yù)定部位移除一部分，使其變薄，如此，該導(dǎo)電層較薄的部分即形成該第二部分，而其余較厚的部分即形成該第一部分。
5.根據(jù)權(quán)利要求2所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該第一與該第二部分的形成方式為設(shè)置一抗蝕罩于該基板上，以覆蓋該導(dǎo)電層，接著保角打開該抗蝕層的預(yù)定部位，使其形成微孔，接著在微孔中設(shè)置導(dǎo)電材料，使其與該導(dǎo)電層電性連接，最后移除該抗蝕罩，如此，設(shè)置于微孔中的導(dǎo)電材料即形成該第一部分，而其余的部分則為該第二部分。
6.根據(jù)權(quán)利要求3所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該第一與該第二部分的形成方式為將該電路布局的預(yù)定部位移除一部分，使其變薄，如此，該電路布局較薄的部分即形成該第二部分，而其余較厚的部分即形成該第一部分。
7.根據(jù)權(quán)利要求3所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該第一與該第二部分的形成方式為設(shè)置一抗蝕罩于該基板上，以覆蓋該電路布局，接著保角打開該抗蝕罩的預(yù)定部位，使其形成微孔，接著在微孔中設(shè)置導(dǎo)電材料，使其與該電路布局電性連接，最后移除該抗蝕罩，如此，設(shè)置于微孔中的導(dǎo)電材料即形成該第一部分、而其余的部分則為該第二部分。
8.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中包含有刷磨該絕緣層的表面使該電路布局的第一部分暴露于該絕緣層外。
9.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中包含有蝕刻該絕緣層的表面使該電路布局的第一部分暴露于該絕緣層外。
10.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該包含有移除該絕緣層位于該第一部分上方的部分，使該電路布局的第一部分暴露于該絕緣層外，
11.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該電路布局的第一部分暴露于該絕緣層外是藉由控制該絕緣層的厚度，使該第一部分在該絕緣層設(shè)置于該基板上后，直接暴露于外。
12.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中還包含有以下步驟設(shè)置一第二導(dǎo)電層于該絕緣層上，使其與該電路布局的第一部分電性連接；將該導(dǎo)電層制作為一第二電路布局，而該第二電路布局具有第一部分以及第二部分，其中該第一與該第二部分是具有高度差，且該第一部分的高度高于該第二部分，以及設(shè)置一第二絕緣層覆蓋該第二電路布局的第二部分，但是讓該第一部分暴露。
13.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中還包含有在該第一部分的被暴露的部分設(shè)置一鎳-金層。
14.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該電路布局的第一部分的頂面與該絕緣層的表面呈平齊。
15.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該電路布局的第一部分的頂面高于該絕緣層的表面。
16.根據(jù)權(quán)利要求1所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其中該電路布局的第一部分的頂面低于該絕緣層的表面。
17.根據(jù)權(quán)利要求7所述的印刷電路板的電路布局的電性連接體的制造方法，其特征在于，其微孔中設(shè)置的導(dǎo)電材料可以是與其連接的電路布局具有相同抑或不同的等電性材料，亦即該電路布局的第一部分可能包含多種導(dǎo)電性材料。
全文摘要
一種印刷電路板的電路布局的電性連接體的制造方法，包含有以下步驟a)準(zhǔn)備一基板，在其一面或二面上具有一導(dǎo)電層；b)將該導(dǎo)電層制作為一電路布局，而該電路布局具有第一部分以及第二部分，其中該第一與該第二部分是具有高度差，且該第一部分的高度高于該第二部分，以及c)設(shè)置一絕緣層覆蓋該電路布局的第二部分，但是讓該第一部分暴露；如此，在增層制造法(build－up process)，該第一部分可為層間電性連接體(interfacial connections)，亦可在該第一部分上電鍍一層鎳－金層，以做為電性連結(jié)墊(bonding pads)的用途。
文檔編號H05K3/40GK1516544SQ0310022
公開日2004年7月28日 申請日期2003年1月3日 優(yōu)先權(quán)日2003年1月3日
發(fā)明者池萬國 申請人:聯(lián)測科技股份有限公司